JPS60107889A - 配線パタ−ンの形成方法 - Google Patents

配線パタ−ンの形成方法

Info

Publication number
JPS60107889A
JPS60107889A JP21654883A JP21654883A JPS60107889A JP S60107889 A JPS60107889 A JP S60107889A JP 21654883 A JP21654883 A JP 21654883A JP 21654883 A JP21654883 A JP 21654883A JP S60107889 A JPS60107889 A JP S60107889A
Authority
JP
Japan
Prior art keywords
etching
layer
etched
photoresist
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21654883A
Other languages
English (en)
Inventor
尾島 信行
中村 恒
米本 克弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21654883A priority Critical patent/JPS60107889A/ja
Publication of JPS60107889A publication Critical patent/JPS60107889A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は印刷配線の導体回路形成において、特に導体幅
および導体間隔の狭い、いわゆる導体密度の高い導体パ
ターンの形成に用いることのできる配線パターンの形成
方法に関するものである。
従来例の構成とその問題点 近年、印刷配線板の導体回路形成において、その多くは
銅張り絶縁基板を化学エツチングにより作成しているが
、基板上の高密度実装が要望されるに伴い、基板自体の
配線密度が高まり、導体回路ピッチの狭い、高密度の配
線パターンの形成が要望されている。
以下に、図面を参照しながら、従来の配線パタ図は銅張
シ絶縁基板を示す断面図であり、1は絶縁基板2は導体
、3は所望の回路パターンを得るだめの耐エツチング用
のレジスト層である。そのレジスト層3は、スクリーン
印刷法やフォトレジスト法によって形成される。また、
第2図は、上記の第1図を化学エツチングした時の状態
を示す断面図であり、4はエツチングされた加工部であ
る。本来、レジスト層3のない部分の導体2がその導体
面に対して垂直方向にのみエツチングされることが望ま
しいが、通常、第2図に示したように導体面に対して平
行方向にもエツチングされる。
この平行方向のエツチングはサイドエツチングまたは、
アンダーカットと呼ばれるものであり、このサイドエツ
チングは通常、垂直方向のエツチング速度と同じ速度で
進行する。従って、導体2が厚い程、サイドエツチング
が大きくなる傾向にあり、その結果、導体パターンを狭
くし、パターン間隔を狭くした高密度配線にも限界があ
った。
発明の目的 本発明は前記欠点に鑑み、配線パターンを高密度に形成
することを可能にする配線パターンの形成方法を提供す
ることである。
発明の構成 前記目的を達成するために本発明の配線パターンの形成
方法は被蝕刻体表面に所望の回路パターンを得る耐エツ
チング層として第1のフォトレジストを形成する工程と
、前記第1の7オトレジスト層を耐エツチング層として
、前記被蝕刻体を、所定の深さまで化学エツチングする
工程と、その被蝕刻体の化学エツチングされた表面に耐
エツチング層としてネガタイプの第2の7オトレジスト
層を形成する工程と、前記第1の7オトレジストを蒸着
用のマスクとして、サイドエツチングされた表面を残し
て、エツチング底辺部表面に光遮断用無反射用の金属蒸
着層を形成したのち露光する工程と、化学エツチングに
より、前記金属蒸着層を除去したのち現像して、前記被
蝕刻体のサイドエツチングされた表面のみに、第2のフ
ォトレジスト層を残す工程と、さらには、前記第1.第
2の7オトレジスト層を耐エツチング層として、上記被
蝕刻体を再度、化学エツチングする工程を含むことを特
徴とする微細パターンの形成方法であり、また、前記金
属蒸着層は化学エツチングにより除去できる金属層であ
ることを特徴としたものであり、この方法により一挙に
化学エツチングすることなく、半分程度エツチングした
後に、サイドエツチングされた部分に第2のフォトレジ
スト層を形成するので、サイドエツチングが大きくなる
ことが防止され、微細で高密度の導体ノ(ターンを形成
することが可能となる。
さて、サイドエツチングされた導体表面のみに耐エツチ
ング用の第2のフォトレジストを形成する方法としては
、サイドエツチング部分、第1の7オトレジスト層表面
を含めた全体に、ネガタイプのフォトレジストを形成し
たのち、第1のフォトレジスト層のサイドエツチングさ
れた部分を蒸着用のマスクとして利用して、反射率が高
く、容易に化学エツチングにより除去できる金属を真空
蒸着すると、サイドエツチングされた部分のみを残して
、第1のフォトレジスト層表面一およびエツチングされ
た底辺部表面に金属蒸着粒子を堆積させることができる
。そして、その後に全面露光すると、底辺部表面の金属
蒸着層は、その下の第2の7オトレジスト層に対しては
光遮断層として、またサイドエツチング部分に対しては
光反射層として働くので、金属蒸着層を化学エツチング
によシ除去したのちに現像するとサイドエツチングされ
た部分のみに、耐エツチング層、すなわち、ネガタイプ
の第2の7オトレジスト層を形成させることができる。
なお、従来の公知技術として第2の7オトレジストとし
て、ポジタイプの7オトレジストを作用させ、サイドエ
ツチングの部分の第1の7オトレジストに光遮断層を設
けたのち露光する方法が提案されているが、この方法の
場合、露光時に、基板に対して垂直で、しかも十分な平
行光線が必要であり、もし斜め光線あるいは、反射光線
が存在すれば、サイドエツチング部分も現像時に溶出さ
れ、耐エツチング層の形成が不完全となる。しかし、本
発明のようにネガタイプの第2の7オトレジストを使用
し、金属蒸着層を光遮断層および光反射層として利用す
る方法では、垂直かつ平行光線は特に必要ではなく、む
しろ、通常のUV光照射で十分であり、耐エツチング層
の形成も容易で、かつ確実である。
実施例の説明 以下に本発明の実施例について、図面を参照しながら説
明する。第3図〜第8図は、それぞれ本発明を説明する
ための工程断面図を示すものである。
第3図〜第8図において、6は絶縁基板、6は被蝕刻体
あるいは導体パターン、7は耐エツチング用の第1のフ
ォトレジスト層、8はエツチングがされた部分、9はネ
ガタイプの耐エツチング用の第2のフォトレジスト層、
10は金属蒸着層である。
本発明では、先ず、第3図に示したように絶縁基板6上
に、全面に形成されている導体層を被蝕刻体6として、
さらに、その実に耐エツチング用の第1のフォトレジス
ト層7を所望のパターン状に形成する。このフォトレジ
スト層7は、例えばネガタイプの液状レジストとして、
インプレンゴム系のKMR−762(コダック■製)2
合成樹脂系のSMR/SN(ソマール工業■製)、ある
いは、ネガタイプのドライフィルムとしてE−16(厚
み、16μ旭化成工業■製)等が用いられ、その厚みは
、6〜16μが適当である。また、被蝕刻体6の厚みは
、例えば70μである。次に、第4図に示したように第
1のフォトレジスト層7をマスクとして被蝕刻体6を、
その表面より、半分程度の深さまでエツチングしエツチ
ング部分8を形成するが、被蝕刻体6の表面に対して、
水平方向にもエツチングが進みいわゆるサイドエツチン
グの部分が形成される。次に、第6図に示したように、
浸漬引き上げ法により、液状のネガタイプの第2のフォ
トレジスト9を1〜3μ程度エツチング部分8にまで塗
布したのち、第1のフォトレジスト層7をサイドエツチ
ング部分に対する蒸着マスクとして利用して、金属を真
空蒸着すると、第6図に示したように、サイドエツチン
グ部分を残して、エツチング底辺部の表面と、第1のレ
ジスト層7土に金属蒸着層10が形成される。なお蒸着
金属は、例えばアルミニウム、銅、ニッケル等のような
酸あるいはアルカリで化学エツチングできる金属であシ
、また、光の反射率の高いものが選ばれる。また、金属
蒸着層10の厚みは、アルミニウムの場合には3000
〜10ooO人が適当である。次にUV露光機により、
全面露光すると、エツチング底辺部の表面に形成された
金属蒸着層10で反射したUV光により、サイドエツチ
ング部分のみが感光される。そのだめ続いて例えば、塩
化第2鉄エツチング液を用いて溶解除去後、所、定の現
像を行うと第7図に示したように、サイドエツチング部
分にのみに、耐エツチング用の第2のフォトレジスト層
9が形成される。なお、ここで用いるUV光は、基板に
対して垂直で、かつ平行光である必要はなくむしろ通常
のランダム光が望ましい。以下、前述と同様に、第1お
よび第2のフォトレジスト7.9を、耐エツチング用レ
ジストとして、再度、被蝕刻体6を最後までエツチング
すると、第8図に示したようなサイドエツチングの少な
い導体パターンかえられる。
発明の効果 以上の説明から明らかなように、本発明の配線パターン
の形成法は、先ず、導体厚みの半分程度をエツチングし
たのち、現われたサイドエツチング部分に、耐エツチン
グ層として、ネガタイプのフォトレジスト層を形成し、
再び、エツチングを行うことにより、−挙にエツチング
する従来の方法と較べて、サイドエツチング部分が大き
くなるのを防止することができ、比較的、導体厚みの大
きいものでも導体幅、導体間隔、共に狭い高密度の配線
パターンを形成することができる。
例えば、従来、導体厚み70μで導体幅100μ。
導体間隔50μで第ルジストのみで、−挙にエツチング
した場合、サイドエツチングのため、導体幅が痩せ細り
、60μ程度となり、まだ、場合によっては、エツチン
グ時に絶縁基板から欠落する場合があった。また、この
時、導体間隔は約100μ程度まで広がっていた。しか
し、本発明によれば、サイドエツチング部分が大きくな
るの婦止でき、導体幅は90μ、導体間隔は60μ程度
のものが得られ一挙にエツチングした場合に較べて配線
パターンを高密度に形成することができる。さらに、本
発明はサイドエツチング部分の耐エツチング層の形成に
おいて、第2のフォトレジスト層としてネガタイプを用
い、金属蒸着層の反射光を利用するので、UV光は通常
のものでよく、配線板製造に当って設備コストが廉価で
あり生産性も良い。
【図面の簡単な説明】
第8図は本発明の一実施例における配線パターンの形成
方法を説明するだめの基板の断面図である。 6・・・・・・絶縁基板、6・・・・・・導体すなわち
被蝕刻体、7・・・・・・耐エツチング用フォトレジス
ト、8・・・・・・エツチング部分、9・・・・・・ネ
ガタイプの7オトレジスト、10・・・・・・金属蒸着
層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 第51!l 凍

Claims (2)

    【特許請求の範囲】
  1. (1)被蝕刻体表面に所望の回路パターンを得る耐エツ
    チング層として第1の7オトレジスト層を形成する工程
    と、前記第1の7オトレジスト層を耐エツチング層とし
    て、前記被蝕刻体を所定の深さまで化学エツチングする
    工程と、その被蝕刻体の化学エツチングされた表面に耐
    エツチング層として、ネガタイプの第2の7オトレジス
    ト層を形成する工程と、前記第1の7オトレジストを蒸
    着用のマスクとして、サイドエツチングされた表面を残
    して、エツチング底辺部の表面に光遮断用兼。 反射用の金属蒸着層を形成したのち露光する工程と、化
    学エツチングによシ、前記金属蒸着層を除去したのち現
    像して、前記被蝕刻体のサイドエツチングされた表面の
    みに、第2の7オトレジスト層を残す工程と、さらには
    、前記第1および第2記被蝕刻体を再度、化学エツチン
    グする工程を含むことを特徴とするa;i、@−:ター
    ンの形成方法。
  2. (2)金属蒸着層は化学エツチングにより除去できる金
    属層であることを特徴とする特許請求の範囲第1項記載
    の配線パターンの形成方法。
JP21654883A 1983-11-17 1983-11-17 配線パタ−ンの形成方法 Pending JPS60107889A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21654883A JPS60107889A (ja) 1983-11-17 1983-11-17 配線パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21654883A JPS60107889A (ja) 1983-11-17 1983-11-17 配線パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS60107889A true JPS60107889A (ja) 1985-06-13

Family

ID=16690159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21654883A Pending JPS60107889A (ja) 1983-11-17 1983-11-17 配線パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60107889A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125557A (ja) * 2018-04-11 2018-08-09 Dowaメタルテック株式会社 金属−セラミックス回路基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125557A (ja) * 2018-04-11 2018-08-09 Dowaメタルテック株式会社 金属−セラミックス回路基板およびその製造方法

Similar Documents

Publication Publication Date Title
US3849136A (en) Masking of deposited thin films by use of a masking layer photoresist composite
CN1917743B (zh) 形成金属板图形以及电路板的方法
US4312897A (en) Buried resist technique for the fabrication of printed wiring
US7007379B2 (en) Production method of printed circuit board
US4375390A (en) Thin film techniques for fabricating narrow track ferrite heads
US3991231A (en) Process for the production of circuit boards by a photo-etching method
JPS63153889A (ja) プリント基板のパタ−ン形成方法
JPS60107889A (ja) 配線パタ−ンの形成方法
US3458370A (en) Fotoform-metallic evaporation mask making
JPS60235426A (ja) 半導体集積回路装置の製造方法
JPH05145230A (ja) ガラスセラミツク基板の配線パターン形成方法
JPH08186373A (ja) プリント配線板の製造方法
JPS60211890A (ja) 高密度配線パタ−ンの製造方法
JP3446590B2 (ja) チップインダクタおよびその製造方法
JP3187630B2 (ja) 電鋳法
JPH06252529A (ja) プリント配線板の製造方法
JP2790884B2 (ja) 導体パターンの形成方法
JPS60173899A (ja) 微細導体パタ−ンの形成法
JPH02244790A (ja) プリント回路パターン形成方法
JPS6094789A (ja) 微細導体パタ−ンの形成法
JPH03110835A (ja) 半導体装置の製造方法
JPH0462451B2 (ja)
JPS59188915A (ja) 半導体装置の製造法
JP2002134911A (ja) 導電ビアを有する回路基板の製造方法
JPH0590736A (ja) プリント配線板の製造方法