JPS60105252A - 機能選択型集積回路 - Google Patents
機能選択型集積回路Info
- Publication number
- JPS60105252A JPS60105252A JP21201383A JP21201383A JPS60105252A JP S60105252 A JPS60105252 A JP S60105252A JP 21201383 A JP21201383 A JP 21201383A JP 21201383 A JP21201383 A JP 21201383A JP S60105252 A JPS60105252 A JP S60105252A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminals
- terminal
- input
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明は機能選択型集積回路に係り、特にゲート・アレ
イ型集積回路に使用する機能選択型集積回路に関するも
のである。
イ型集積回路に使用する機能選択型集積回路に関するも
のである。
（ｂ） 従来技術と問題点
現在、セミカスタムのゲート・アレイ集積回路は大規模
化の方向に向かって進んでいる為に、多くの電子機器、
通信機器はその主要部分の大半或いは大部分は大規模集
積回路１〜２個位で構成される様になってきている。
化の方向に向かって進んでいる為に、多くの電子機器、
通信機器はその主要部分の大半或いは大部分は大規模集
積回路１〜２個位で構成される様になってきている。
しかしながら、上記の主要部分の周辺部の多くは小規模
、多品種であまり量産出来ない、云うなれば大規模集積
回路化しに（い部分になっている。
、多品種であまり量産出来ない、云うなれば大規模集積
回路化しに（い部分になっている。
そのため、装置が小型化し難い、製作工数が増加する、
価格が高いなどの問題があった。
価格が高いなどの問題があった。
（Ｃ） 発明の目的
本発明は上記従来技術の問題に渇みなされたものであっ
て、大規模集積回路化が困難な回路の大規模集積回路化
を促進する為の機能選択型集積回路を提供することを目
的としている。
て、大規模集積回路化が困難な回路の大規模集積回路化
を促進する為の機能選択型集積回路を提供することを目
的としている。
（ｄ） 発明の構成
上記発明の目的は一つの集積回路用チップ上に形成され
た複数の機能ブロックの外部接続端子部を同一集積回路
チップ上に形成されたスイッチ部を介して該集積回路用
チップを収容したパッケージの外部接続端子部と接続し
、該スイッチ部を外部から制御することにより該複数の
機能プロソクのうちの任意の機能ブロックを選択出来る
様にしたことを特徴とする機能選択型集積回路を提供す
ることにより達成される。
た複数の機能ブロックの外部接続端子部を同一集積回路
チップ上に形成されたスイッチ部を介して該集積回路用
チップを収容したパッケージの外部接続端子部と接続し
、該スイッチ部を外部から制御することにより該複数の
機能プロソクのうちの任意の機能ブロックを選択出来る
様にしたことを特徴とする機能選択型集積回路を提供す
ることにより達成される。
（ｅｌ 発明の実施例
第１図は本発明の一実施例を示す図である。
図中、１〜３は制御端子を、４〜６は機（ｊジブロック
を、７は大規模集積回路を、１０〜１５は大規模集積回
路７の端子を、２０〜２８及び３０〜３８はアンドゲー
ト回路を、４１〜４８．５］、〜５８及び６１〜６８は
機能ブロックの端子をそれぞれ示す。
を、７は大規模集積回路を、１０〜１５は大規模集積回
路７の端子を、２０〜２８及び３０〜３８はアンドゲー
ト回路を、４１〜４８．５］、〜５８及び６１〜６８は
機能ブロックの端子をそれぞれ示す。
これらの各要素は次の様に接続されている。
即ち、制御端子１はアンドゲート回路２２，２５．２８
及び３２．３５．３８と、制御端子２はアンドゲート回
路２１．２４．２７及び３Ｌ３４．３７と、制御端子３
はアンドゲート回路２０，２３．２６及び３０，３３．
３６とそれぞれ接続される。
及び３２．３５．３８と、制御端子２はアンドゲート回
路２１．２４．２７及び３Ｌ３４．３７と、制御端子３
はアンドゲート回路２０，２３．２６及び３０，３３．
３６とそれぞれ接続される。
又、端子４Ｌ４２，４３はアントゲ−１−回路２０，２
３．２６を介して端子１０と、端子５１，５２．５３は
アンドゲート回路２１，２４．２７を介して端子１２と
、端子６Ｌ６２．６３はアンド回路２２，２５，２１３
を介して端子１４と、端子４５゜４６．４７はアンドケ
ート回路３０，３３．３６を介しで端子ＬＬ １３．１
５と、端子５５，５６，５７．ばアンドゲート回路３１
．３４．３７を介して端子ＬＬ１３．１５と、端子６５
，６６．６７はアンド回路３２，３５．３８を介して端
子１１．１３．１５とそれぞれ接続される。
３．２６を介して端子１０と、端子５１，５２．５３は
アンドゲート回路２１，２４．２７を介して端子１２と
、端子６Ｌ６２．６３はアンド回路２２，２５，２１３
を介して端子１４と、端子４５゜４６．４７はアンドケ
ート回路３０，３３．３６を介しで端子ＬＬ １３．１
５と、端子５５，５６，５７．ばアンドゲート回路３１
．３４．３７を介して端子ＬＬ１３．１５と、端子６５
，６６．６７はアンド回路３２，３５．３８を介して端
子１１．１３．１５とそれぞれ接続される。
この様に接続された機能選択型大規模集積回路の動作は
次の様である。
次の様である。
即ち、例えば制御端子１に“１”が、他の制御端子に”
ｏ ”が加えられると７ンドゲー１−回路２２．２５
．２Ｂ、及び３２，３５．３８のそれぞれの入力側の＆
：：１子に１″が加えられる。
ｏ ”が加えられると７ンドゲー１−回路２２．２５
．２Ｂ、及び３２，３５．３８のそれぞれの入力側の＆
：：１子に１″が加えられる。
そこで、端子１１．１３及び１５から“１゛が入力され
ればアンドゲート回路３０〜３８の入力側の別の端子は
全て１″が入力されるが、制御端子１から１゛が入力さ
れたアンドゲート回路３２＋３５及び３８のみがオンの
状態になり、′端子１１．１３及び１５に加えられた１
″が機能ブロック６に入力される。
ればアンドゲート回路３０〜３８の入力側の別の端子は
全て１″が入力されるが、制御端子１から１゛が入力さ
れたアンドゲート回路３２＋３５及び３８のみがオンの
状態になり、′端子１１．１３及び１５に加えられた１
″が機能ブロック６に入力される。
一方、機能ブロック６からの出力信号は端子６１〜６３
からアンドゲート回路２２．２５及び２８の入力側の端
子に加えられる。このアンドゲート回路の入力側の別の
端子には前記の様に制御端子１からの′“１”が加えら
れているので、端子６１〜６３の出力信号のみが端子１
４から出力されこの大規模集積回路７は機能ブロック６
として動作する。
からアンドゲート回路２２．２５及び２８の入力側の端
子に加えられる。このアンドゲート回路の入力側の別の
端子には前記の様に制御端子１からの′“１”が加えら
れているので、端子６１〜６３の出力信号のみが端子１
４から出力されこの大規模集積回路７は機能ブロック６
として動作する。
同様に、制御端子２に“１”を入力すると機能ブロック
５として、制御端子３に“１”を入力すると機能フロッ
ク４として大規模集積回路７はそたが、これは３つに限
定されるものではない事は云うまでもない。
５として、制御端子３に“１”を入力すると機能フロッ
ク４として大規模集積回路７はそたが、これは３つに限
定されるものではない事は云うまでもない。
又スイッチ回路としてアンドゲート回路を使用したが、
これもアンドゲート回路に限定されるものではなく原理
的にはスイッチ回路であれば良い。
これもアンドゲート回路に限定されるものではなく原理
的にはスイッチ回路であれば良い。
更に、第１図では機能ブロック４，５．６は互に独立の
ブロックになっているが必ずしも独立である必要はなく
、一部機能に就いては一部のブロック間又は全部のブロ
ック間で共通にする事ができる事は当然である。
ブロックになっているが必ずしも独立である必要はなく
、一部機能に就いては一部のブロック間又は全部のブロ
ック間で共通にする事ができる事は当然である。
（ｆｌ 発明の詳細
な説明した様に本発明によれば、１個の集積回路チップ
に複数の機能ブロックを形成し、その各機能ブロックの
外部接続端子と集積回路パッケージの外部接続端子との
間を外部からの制御に依ってオンまたはオフが可能なス
イッチ回路を介して接続する様に構成する。
に複数の機能ブロックを形成し、その各機能ブロックの
外部接続端子と集積回路パッケージの外部接続端子との
間を外部からの制御に依ってオンまたはオフが可能なス
イッチ回路を介して接続する様に構成する。
ソシて、この集積回路の完成後はこのスイッチ回路を制
御して複数の機能ブロックの中の一つの機能ブロックの
みを集積回路パッケージの外部接続端子に接続出来る様
にした為、１（１間の集積回路チップによる１個の集積
回路として設計・型造されながら使用する段階では複数
の種類の集積回路と等価となる。
御して複数の機能ブロックの中の一つの機能ブロックの
みを集積回路パッケージの外部接続端子に接続出来る様
にした為、１（１間の集積回路チップによる１個の集積
回路として設計・型造されながら使用する段階では複数
の種類の集積回路と等価となる。
従って、比較的大規模のセミカスタムゲ−１−・アレイ
の集積回路チップに比較的小規模の回路を多数搭載して
も比較的小型の安１ｉ１１ｉなパッケージで間に合わせ
ることが出来る。
の集積回路チップに比較的小規模の回路を多数搭載して
も比較的小型の安１ｉ１１ｉなパッケージで間に合わせ
ることが出来る。
又、機能が拡大される為に用途も広かり、■個当たりの
需要も拡大され量産効果によるコストの低域にも役立つ
。
需要も拡大され量産効果によるコストの低域にも役立つ
。
第１図は本発明の一実施例を示す。
図中、１〜３は制御端子を、４〜６は機能ブロックを、
７は大規模集積回路を、１０〜１５．４１〜４８゜５１
〜５８．６１〜６８は端子を、２０〜２８及び３０〜３
８はアントケート回路をそれぞれ示す。
７は大規模集積回路を、１０〜１５．４１〜４８゜５１
〜５８．６１〜６８は端子を、２０〜２８及び３０〜３
８はアントケート回路をそれぞれ示す。
Claims (1)
- 一つの集積回路用チップ上に形成された複数の機能ブロ
ックの外部接続端子部を同一集積回路チップ上に形成さ
れたスイッチ部を介して該集積回路用チップを収容した
パッケージの外部接続端子部と接続し、該スイッチ部を
外部から制御することにより該複数の機能ブロックのう
ちの任意の機能ブロックを選択出来る様にしたことを特
徴とする機能選択型集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21201383A JPS60105252A (ja) | 1983-11-11 | 1983-11-11 | 機能選択型集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21201383A JPS60105252A (ja) | 1983-11-11 | 1983-11-11 | 機能選択型集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60105252A true JPS60105252A (ja) | 1985-06-10 |
Family
ID=16615433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21201383A Pending JPS60105252A (ja) | 1983-11-11 | 1983-11-11 | 機能選択型集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105252A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145901A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | 発振回路 |
| JPS62241365A (ja) * | 1986-04-11 | 1987-10-22 | Nec Corp | システムｌｓｉ化方式 |
| JPH01134790A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| WO1994008356A1 (en) * | 1992-10-02 | 1994-04-14 | Seiko Epson Corporation | Semiconductor memory device |
| US5563821A (en) * | 1992-10-02 | 1996-10-08 | Seiko Epson Corporation | Semiconductor memory device having a program circuit for selecting device type |
| US7148503B2 (en) | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
-
1983
- 1983-11-11 JP JP21201383A patent/JPS60105252A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145901A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | 発振回路 |
| JPS62241365A (ja) * | 1986-04-11 | 1987-10-22 | Nec Corp | システムｌｓｉ化方式 |
| JPH01134790A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| WO1994008356A1 (en) * | 1992-10-02 | 1994-04-14 | Seiko Epson Corporation | Semiconductor memory device |
| US5563821A (en) * | 1992-10-02 | 1996-10-08 | Seiko Epson Corporation | Semiconductor memory device having a program circuit for selecting device type |
| US7148503B2 (en) | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63244654A (ja) | 樹脂封止型集積回路装置 | |
| JPS60105252A (ja) | 機能選択型集積回路 | |
| US4644192A (en) | Programmable array logic with shared product terms and J-K registered outputs | |
| JPS6362898B2 (ja) | ||
| JPS6290948A (ja) | 半導体集積回路装置 | |
| JPS5850768A (ja) | 半導体集積回路装置 | |
| JPS5684034A (en) | Logic circuit | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH0212754Y2 (ja) | ||
| JPS58166742A (ja) | マスタ−スライス基板 | |
| JPS6226186B2 (ja) | ||
| JPH0297049A (ja) | 集積回路用パッケージ装置 | |
| JPH058576B2 (ja) | ||
| JPH025561A (ja) | 半導体装置 | |
| JPS5679532A (en) | Logic circuit | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS6370450A (ja) | 半導体集積回路 | |
| JPS5984547A (ja) | 半導体装置 | |
| JPS61224434A (ja) | マスタスライス方式の半導体装置 | |
| JPH0269971A (ja) | インダクタンス内蔵型半導体装置 | |
| JPH03201175A (ja) | 端子電位制御装置 | |
| JPH01143251A (ja) | 半導体装置 | |
| JPS61103318A (ja) | 半導体論理回路 | |
| JPH09213874A (ja) | マルチチップモジュール | |
| JPS5380984A (en) | Semiconductor logical circuit device |