JPS60102743A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS60102743A JPS60102743A JP21032583A JP21032583A JPS60102743A JP S60102743 A JPS60102743 A JP S60102743A JP 21032583 A JP21032583 A JP 21032583A JP 21032583 A JP21032583 A JP 21032583A JP S60102743 A JPS60102743 A JP S60102743A
- Authority
- JP
- Japan
- Prior art keywords
- etched
- frequency
- dry etching
- etching
- type dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 abstract description 15
- 238000010168 coupling process Methods 0.000 abstract description 13
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ドライエツチング方法、特にエツチング断面
形状を制御できるドライエツチング方法に関するもので
ある。
形状を制御できるドライエツチング方法に関するもので
ある。
従来のＲＩＥ装置（カソードカップリング方式によるド
ライエツチング装り″Ｃは、ＲＦ周波数は１３．５６Ｍ
Ｈｚが多く使われている。しかしながら種々の基板配線
材料をエツチングする上において。
ライエツチング装り″Ｃは、ＲＦ周波数は１３．５６Ｍ
Ｈｚが多く使われている。しかしながら種々の基板配線
材料をエツチングする上において。
周波数が固定であるのは、半導体素子の特性や形状にと
もなう要求に応えられない面がある。
もなう要求に応えられない面がある。
たとえば５コンタクトホールのエツチング、ゲートポリ
シリコンのエツチングを行う場合に、従来のカソードカ
ップリング方式のＲＩＥでは、ゲート破壊の問題が生じ
る。アノードカップリング方式では、電極が接地されて
おシ、電荷が基板に蓄積しないため、この問題はおこら
ない。しかし。
シリコンのエツチングを行う場合に、従来のカソードカ
ップリング方式のＲＩＥでは、ゲート破壊の問題が生じ
る。アノードカップリング方式では、電極が接地されて
おシ、電荷が基板に蓄積しないため、この問題はおこら
ない。しかし。
アノードカップリングによるエツチングにおいて通常の
１３．５６ＭＨｚでは異方性エツチングは実現できない
。これはセルフバイアスがほとんどかからないためであ
る。しかし１■口以下の周波数でエツチングを行うと、
アノードカップリング方式のドライエツチング装置でも
、ＲＩＥ同様、十分に異方性エツチングを行うことがで
きる。それは第１図に示す様に、低周波数においてはイ
オンエネルギーが大きくなシ、スパッタ効果が強くなる
ためである。
１３．５６ＭＨｚでは異方性エツチングは実現できない
。これはセルフバイアスがほとんどかからないためであ
る。しかし１■口以下の周波数でエツチングを行うと、
アノードカップリング方式のドライエツチング装置でも
、ＲＩＥ同様、十分に異方性エツチングを行うことがで
きる。それは第１図に示す様に、低周波数においてはイ
オンエネルギーが大きくなシ、スパッタ効果が強くなる
ためである。
本発明の目的はエツチング断面形状の制御できるドライ
エツチング方法を提供することにある。
エツチング方法を提供することにある。
本発明によれば、平行平板型ドライエッチング装置を用
い、使用周波数を変化することによシエッチング断面形
状を制御するドライエツチング方法を得る。
い、使用周波数を変化することによシエッチング断面形
状を制御するドライエツチング方法を得る。
次に図面を参照して本発明をより詳細に説明する。
まず、第３図（ａ）に示す様に、アノードカップリング
方式のドライエツチング装置を用いてコンタクトホール
の形成を行う場合には、１３．５６ＭＨｚの周波数でエ
ツチングすると、等方的な形状になることを利用して、
最初にテーパーをつけ、その後、１ＭＨｚＭＨｚ以下数
を使用し、異方性エツチングを行うことができる。多結
晶シリコンによるゲート電極も、第３図Φ）の様に、ゲ
ート破壊を防止するためアノードカップリング方式のド
ライエツチング装置を用いて低周波数で、異方性エツチ
ングを行える。
方式のドライエツチング装置を用いてコンタクトホール
の形成を行う場合には、１３．５６ＭＨｚの周波数でエ
ツチングすると、等方的な形状になることを利用して、
最初にテーパーをつけ、その後、１ＭＨｚＭＨｚ以下数
を使用し、異方性エツチングを行うことができる。多結
晶シリコンによるゲート電極も、第３図Φ）の様に、ゲ
ート破壊を防止するためアノードカップリング方式のド
ライエツチング装置を用いて低周波数で、異方性エツチ
ングを行える。
さらに、 ＡＡ−８ｉ 、 Ａ７−８ Ｉ−ＣｕｔＤ様
な合金膜、あるいは、シリサイド膜等をエツチングする
場合にハ、 Ａ’ｌ’ｔｔノＲＩ Ｅ （１３，５６Ｍ
Ｈｚカソードカップリング方式）では、残渣なくエツチ
ングすることができず、よシ強いスパッタ効果の助けを
必要とする。そこで第１図からもわかる球に、カソード
カップリング方式で、低周波数を使用すると、よシ物理
的スパッタ効果が強く低周波に比べ、化学的エツチング
の強い高周波では、エツチングできないものも残渣なく
エツチングできる。ところが、第２図に示す様に物理的
エツチングが強くなると、下地との選択比が悪くなる。
な合金膜、あるいは、シリサイド膜等をエツチングする
場合にハ、 Ａ’ｌ’ｔｔノＲＩ Ｅ （１３，５６Ｍ
Ｈｚカソードカップリング方式）では、残渣なくエツチ
ングすることができず、よシ強いスパッタ効果の助けを
必要とする。そこで第１図からもわかる球に、カソード
カップリング方式で、低周波数を使用すると、よシ物理
的スパッタ効果が強く低周波に比べ、化学的エツチング
の強い高周波では、エツチングできないものも残渣なく
エツチングできる。ところが、第２図に示す様に物理的
エツチングが強くなると、下地との選択比が悪くなる。
そこで不発明によれば第３図（Ｃ）の様に、エツチング
すべき最終地点の近くまで、低周波数でエツチングを行
い、下地面が出た時に１３．５６ ＭＨｚに切シかえる
ことによって、選択性を上げている。
すべき最終地点の近くまで、低周波数でエツチングを行
い、下地面が出た時に１３．５６ ＭＨｚに切シかえる
ことによって、選択性を上げている。
以上説明してきた様に１本発明は、周波数を高周波から
低周波に可変できることによって、アノードカップリン
グ方式、カソードカップリング方式のエツチング装置に
対して、現在かかえている問題を解決できるものである
。
低周波に可変できることによって、アノードカップリン
グ方式、カソードカップリング方式のエツチング装置に
対して、現在かかえている問題を解決できるものである
。
第１図はｉ＜ Ｆ周波数によるイオンエネルギーの分布
を示した図である。第２図はＲＦ周波数による１、８１
０２の選択比を示した図である。第３図（ａ）、 （ｂ
）、 （Ｃ）はそれぞれ本発明の適用例を示す断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・８ｉ０□
ＰＳＧ、３・・・・・・１３．５６■口でのエツチング
部分、−４・・・・・・１■九以下のエツチング部分、
５・・・・・・５ｔＯ２膜、６・・・・・・ドープドポ
リシリコン、７・・・・・・Ｉ ＭＨｚ以下でのエツチ
ング部分、８・・・・・・ゲート酸化膜、９・・・・・
・ＩＭＨ２以下でのエツチング部分、１０・・・・・・
１３．５６ＭＨｚでのエツチング部分、１１・・・・・
・ＡＪＩ−８ｉ膜。 ５− にθ ２００ 初 ａｃｖ ｓｏ。 イオ、−ＬネＩレギ−（Ｖ） （（１） （１）） （Ｃ） 第２２ 図
を示した図である。第２図はＲＦ周波数による１、８１
０２の選択比を示した図である。第３図（ａ）、 （ｂ
）、 （Ｃ）はそれぞれ本発明の適用例を示す断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・８ｉ０□
ＰＳＧ、３・・・・・・１３．５６■口でのエツチング
部分、−４・・・・・・１■九以下のエツチング部分、
５・・・・・・５ｔＯ２膜、６・・・・・・ドープドポ
リシリコン、７・・・・・・Ｉ ＭＨｚ以下でのエツチ
ング部分、８・・・・・・ゲート酸化膜、９・・・・・
・ＩＭＨ２以下でのエツチング部分、１０・・・・・・
１３．５６ＭＨｚでのエツチング部分、１１・・・・・
・ＡＪＩ−８ｉ膜。 ５− にθ ２００ 初 ａｃｖ ｓｏ。 イオ、−ＬネＩレギ−（Ｖ） （（１） （１）） （Ｃ） 第２２ 図
Claims (1)
- 平行平板型ドライエツチング装置を用い、高周波周波数
を変化することにより、エツチング断面形状を制御する
ことを特徴とするドライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21032583A JPS60102743A (ja) | 1983-11-09 | 1983-11-09 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21032583A JPS60102743A (ja) | 1983-11-09 | 1983-11-09 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60102743A true JPS60102743A (ja) | 1985-06-06 |
Family
ID=16587551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21032583A Pending JPS60102743A (ja) | 1983-11-09 | 1983-11-09 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60102743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221620A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | プラズマ処理方法及び装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131374A (en) * | 1981-02-09 | 1982-08-14 | Nippon Telegr & Teleph Corp <Ntt> | Plasma etching device |
| JPS58186937A (ja) * | 1982-04-26 | 1983-11-01 | Hitachi Ltd | ドライエツチング方法 |
| JPS599173A (ja) * | 1982-07-06 | 1984-01-18 | ザ・パ−キン−エルマ−・コ−ポレイシヨン | 材料を制御可能にエツチングする方法および装置 |
-
1983
- 1983-11-09 JP JP21032583A patent/JPS60102743A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131374A (en) * | 1981-02-09 | 1982-08-14 | Nippon Telegr & Teleph Corp <Ntt> | Plasma etching device |
| JPS58186937A (ja) * | 1982-04-26 | 1983-11-01 | Hitachi Ltd | ドライエツチング方法 |
| JPS599173A (ja) * | 1982-07-06 | 1984-01-18 | ザ・パ−キン−エルマ−・コ−ポレイシヨン | 材料を制御可能にエツチングする方法および装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221620A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | プラズマ処理方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5174857A (en) | Slope etching process | |
| JPH06314775A (ja) | ダイナミックｒａｍセル及びその製造方法 | |
| US4566941A (en) | Reactive ion etching method | |
| JPS60102743A (ja) | ドライエツチング方法 | |
| JPH0232539A (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPS62136022A (ja) | 半導体装置の製造方法 | |
| CN100403494C (zh) | 干蚀刻方法 | |
| JPS62109319A (ja) | 半導体素子の製造方法 | |
| JPH0451473Y2 (ja) | ||
| JPS58184764A (ja) | 集積回路装置 | |
| JPS607145A (ja) | 半導体装置 | |
| JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
| JPS5846637A (ja) | 反応性イオンエツチング方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPS6022335A (ja) | 半導体装置の製造方法 | |
| JPH0289310A (ja) | シリコン層のエッチング方法 | |
| KR100467474B1 (ko) | 루테늄산화막식각방법 | |
| KR0139801B1 (ko) | 2중포울리 플레이트를 이용한 스텍트 커패시터 제조방법 | |
| JPS59117114A (ja) | 半導体装置の製造方法 | |
| JPS62295438A (ja) | コンタクトホ−ルの形成方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPS62219670A (ja) | 半導体装置の製造方法 | |
| US20070131649A1 (en) | Etching method | |
| JPH0465526B2 (ja) |