JPS5999777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5999777A JPS5999777A JP20889082A JP20889082A JPS5999777A JP S5999777 A JPS5999777 A JP S5999777A JP 20889082 A JP20889082 A JP 20889082A JP 20889082 A JP20889082 A JP 20889082A JP S5999777 A JPS5999777 A JP S5999777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- hole
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 239000010410 layer Substances 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 239000002344 surface layer Substances 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 241000087799 Koma Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 210000004087 cornea Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は、定電圧ダイオードの製造方法に関するもの
で、１−−７ンジスタ構造にしてパンチスルー現象を利
用して降伏状態を作るものにおける改善を図る技術であ
る。
で、１−−７ンジスタ構造にしてパンチスルー現象を利
用して降伏状態を作るものにおける改善を図る技術であ
る。
背景技術
従来より定電圧ダイオードは、周知の通りＰｌす接合の
空乏層に量子力学的トンネル効果による降伏現象を利用
したものが実用化されている。しかしこの種、定電圧ダ
イオードは、負の温度特性つまり、Ｐ Ｎ接合の温度上
昇が起ると降伏電圧ＶＺが低下してし甘う欠点があり、
他の素子を用いるなどして温度補償を行わねばならなか
った。そこで、第１図に示すように２層１止に１層２を
形成し、さらにｎ Ｍ’ｉ ２の中にＰ十層３を拡散さ
せて、いわゆるＰｎＰム！トランジスタ構造と類似して
いるザンドイッチＢｊｌ 泡を作り、次の動作原理によ
るものである。つ−ｉリトランジスタ構造のベースに相
当する１層２のベース幅Ｗを数μでと薄クシ、しかも１
層２の比抵抗を高く設定することによシ、コレクタ接合
相当のＰｎ接合４近傍の空乏層５を、エミッタ接合相当
のＰ ｎ接合６近傍の空乏ｊ−７−＼到達させてしまう
パンチスルー現象を利用して、ツ工−す降伏特性と同様
な電圧−電流特性を発揮させるものである。ところか、
この場合先述の狛の２！ｉ：ｉ度特性は解消されるもの
の、１１ ｉ０フ２のベース幅ＶＪの設定は２層３の深
さ制副が困輔で刑法粘度が不十分なため安定し７た設定
ル・留りか掛皓（い製五−上り問題が未解決であった。
空乏層に量子力学的トンネル効果による降伏現象を利用
したものが実用化されている。しかしこの種、定電圧ダ
イオードは、負の温度特性つまり、Ｐ Ｎ接合の温度上
昇が起ると降伏電圧ＶＺが低下してし甘う欠点があり、
他の素子を用いるなどして温度補償を行わねばならなか
った。そこで、第１図に示すように２層１止に１層２を
形成し、さらにｎ Ｍ’ｉ ２の中にＰ十層３を拡散さ
せて、いわゆるＰｎＰム！トランジスタ構造と類似して
いるザンドイッチＢｊｌ 泡を作り、次の動作原理によ
るものである。つ−ｉリトランジスタ構造のベースに相
当する１層２のベース幅Ｗを数μでと薄クシ、しかも１
層２の比抵抗を高く設定することによシ、コレクタ接合
相当のＰｎ接合４近傍の空乏層５を、エミッタ接合相当
のＰ ｎ接合６近傍の空乏ｊ−７−＼到達させてしまう
パンチスルー現象を利用して、ツ工−す降伏特性と同様
な電圧−電流特性を発揮させるものである。ところか、
この場合先述の狛の２！ｉ：ｉ度特性は解消されるもの
の、１１ ｉ０フ２のベース幅ＶＪの設定は２層３の深
さ制副が困輔で刑法粘度が不十分なため安定し７た設定
ル・留りか掛皓（い製五−上り問題が未解決であった。
発明の開示
この発明は、−に記問題に鑑み提案されたものであり、
ｐｎｘ・あるいはｎ Ｐ ｎのザンドイノチ）者ＪＺと
し、その−＼−ヌ算１域中でパンチスルー現ｇシを起さ
せて、１踵伏現象と同様な特性を出さぜるものについて
、−゛−ス１頂域となるｎ層あるいはＰｉ曽と、さらに
ベースｊｉｒｌ域七に設られるＰ）ゾｊあるい（・よ）
Ｉ Ｊｙ’＋５を、イオン圧入法により不純物住人後押
１〜込み外拡散させて形成する方法を採ったことに特１
具がある。したがって、この発明は、パンチスルー環９
．．！に寄り−するｙ） ｉｔ；ｑｉあるいはｐ ｉｔ
；３ｊの幅寸法を設計値、ｊηりに箱３９１よく拡散さ
せることかてきることは勿論、比較的低温で製造するこ
とかてき、坑産性か向」−する１（所かある。
ｐｎｘ・あるいはｎ Ｐ ｎのザンドイノチ）者ＪＺと
し、その−＼−ヌ算１域中でパンチスルー現ｇシを起さ
せて、１踵伏現象と同様な特性を出さぜるものについて
、−゛−ス１頂域となるｎ層あるいはＰｉ曽と、さらに
ベースｊｉｒｌ域七に設られるＰ）ゾｊあるい（・よ）
Ｉ Ｊｙ’＋５を、イオン圧入法により不純物住人後押
１〜込み外拡散させて形成する方法を採ったことに特１
具がある。したがって、この発明は、パンチスルー環９
．．！に寄り−するｙ） ｉｔ；ｑｉあるいはｐ ｉｔ
；３ｊの幅寸法を設計値、ｊηりに箱３９１よく拡散さ
せることかてきることは勿論、比較的低温で製造するこ
とかてき、坑産性か向」−する１（所かある。
うで明を′）ど施−１−るための最良の形１ル第２図〜
第１１図は、この発明の一実施り１］を示す定電圧タイ
オート′の製造Ｉ程におけるペレ７１−ウェーハのｔ’
Ｊｉ （ｆＬ１図である。そこて各図を参ｊｊ４４しな
がらＰ［λ−］フ゛型５ｊｌ電圧ダイオードの製造方法
を示すと次の通りて−ある。
第１１図は、この発明の一実施り１］を示す定電圧タイ
オート′の製造Ｉ程におけるペレ７１−ウェーハのｔ’
Ｊｉ （ｆＬ１図である。そこて各図を参ｊｊ４４しな
がらＰ［λ−］フ゛型５ｊｌ電圧ダイオードの製造方法
を示すと次の通りて−ある。
−まず第２図のよ・つに、１−４−７Ｊシウ工−ハ嘔体
８＋に公知のエビタギシャルトル、長をイ゛」わせでｐ
ｇ、Ｖ−ｔ１層９を堆積さぜる。Ｚ）き：・−第３［
ン１の通りＰ型層９ にを熱酸化させて絶縁保、角膜と
しての８１０．膜１０を覆わせる。ぞしで 、（−・２
）］ζへ１０」二にフォトレジストを塗布して、フへ１
リソグ・ノフィ技術を用いて第４区１のように９１ζｉ
′ｊｌ（１，Ｉを形成する。それからやや高温の水広気
雰囲ら・、中で第５図に示すように、窓部］１を含むＩ
） ７１’ｌｊ層９の仝而に薄５１０２膜１２を形成さ
せる。その後、第６１シ１に示すように高真空度雰囲気
中でｎ ９１ナーとしてのす杏イオン１３ヲ１００ＫＬ
■程度でビーノ、状に加速して窓部１１めがけて１１ク
イ射して、■゛型ｊΩ１９の表面付近へｎ−型不純物１
３′として圧入させる。さらにその後、今度は第７図の
ように約６００〜９００℃でドライブインさせてＰ＋型
ウェーハ基体８とＰ型層９との境兄から暫定的な幅寸法
Ｖ′となる寸で０−型層１４を形成さ拷る。
８＋に公知のエビタギシャルトル、長をイ゛」わせでｐ
ｇ、Ｖ−ｔ１層９を堆積さぜる。Ｚ）き：・−第３［
ン１の通りＰ型層９ にを熱酸化させて絶縁保、角膜と
しての８１０．膜１０を覆わせる。ぞしで 、（−・２
）］ζへ１０」二にフォトレジストを塗布して、フへ１
リソグ・ノフィ技術を用いて第４区１のように９１ζｉ
′ｊｌ（１，Ｉを形成する。それからやや高温の水広気
雰囲ら・、中で第５図に示すように、窓部］１を含むＩ
） ７１’ｌｊ層９の仝而に薄５１０２膜１２を形成さ
せる。その後、第６１シ１に示すように高真空度雰囲気
中でｎ ９１ナーとしてのす杏イオン１３ヲ１００ＫＬ
■程度でビーノ、状に加速して窓部１１めがけて１１ク
イ射して、■゛型ｊΩ１９の表面付近へｎ−型不純物１
３′として圧入させる。さらにその後、今度は第７図の
ように約６００〜９００℃でドライブインさせてＰ＋型
ウェーハ基体８とＰ型層９との境兄から暫定的な幅寸法
Ｖ′となる寸で０−型層１４を形成さ拷る。
その後、今度は、第８図のように、薄いＳ］０．膜１２
中の窓部１１めがけて、アクセプクイメンとし７てのボ
ロンイオン１５を照射して、Ｐ″型不純物１５′として
、ｎ−型層１４の表面付近へ注入させる。そして、第９
図のように１−ライブインさせてｒ］−型層１４が幅Ｖ
′からＶ′−１で、それと同時にｐ ＋−ｇｔ４月＋、
ｙ、ｉ ｌ、 ６か所望のべ一ノ、幅となるＷに達する
丑で引伸しを図るとＰ ｎ Ｐ４−ノＸＩ」定電圧タイ
オードか得られる。
中の窓部１１めがけて、アクセプクイメンとし７てのボ
ロンイオン１５を照射して、Ｐ″型不純物１５′として
、ｎ−型層１４の表面付近へ注入させる。そして、第９
図のように１−ライブインさせてｒ］−型層１４が幅Ｖ
′からＶ′−１で、それと同時にｐ ＋−ｇｔ４月＋、
ｙ、ｉ ｌ、 ６か所望のべ一ノ、幅となるＷに達する
丑で引伸しを図るとＰ ｎ Ｐ４−ノＸＩ」定電圧タイ
オードか得られる。
以」二の実施例から明らかな通り、この発明によれば、
ｐｎｐザンドイ、チ構造におけるベース幅ｗ−ｖや１１
−型層１４やｐＪ帝１６の濃度は、イオン注入エイ、ル
ギやドライブイン温度設定により理性的な設計イ１１′
ｆにほぼ等［７く採ることかでき、低い定’ｒ’ｑ Ｌ
−’ｃ−電流り性でも実現ｎ層能である。尚上述の実施
例は、丁’ｎｌ・４−型であったが、この発明は、その
開示説明で示しているように、その他にｌ’ｌ ｐ
ｌ’ｌ ’型の場合でも適用できる俊才１．た作用効果
かある。
ｐｎｐザンドイ、チ構造におけるベース幅ｗ−ｖや１１
−型層１４やｐＪ帝１６の濃度は、イオン注入エイ、ル
ギやドライブイン温度設定により理性的な設計イ１１′
ｆにほぼ等［７く採ることかでき、低い定’ｒ’ｑ Ｌ
−’ｃ−電流り性でも実現ｎ層能である。尚上述の実施
例は、丁’ｎｌ・４−型であったが、この発明は、その
開示説明で示しているように、その他にｌ’ｌ ｐ
ｌ’ｌ ’型の場合でも適用できる俊才１．た作用効果
かある。
第１図は、−・般的なＰ ｎ Ｐサン１−イノチ１黄造
の定電圧クイオートの断面図、第２図〜第９図は、この
発明の一実施例を示すＰｎ Ｐ″−型“」ンドイノテ
（苗偕の定電圧タイソー１−製造Ｔ程てのペレ、１−ウ
ェーハのＩ’＝’Ｊτ而図である面 ９ −リ８１′ｉ１１．型層（Ｐ型層・譚）、１３
１−ノー−イオン（燐イオン）、１３′−，４′：他物
、 ］４− 細溝″（（”ｉ型層（ｎ−型層）、］５ ア
クセブクイオン（ポロンイオン）、１５′ 不純物
、 ］６ ・・−導電型層（Ｐ＋型層）。 第 ２ 図 第３図 第６図
の定電圧クイオートの断面図、第２図〜第９図は、この
発明の一実施例を示すＰｎ Ｐ″−型“」ンドイノテ
（苗偕の定電圧タイソー１−製造Ｔ程てのペレ、１−ウ
ェーハのＩ’＝’Ｊτ而図である面 ９ −リ８１′ｉ１１．型層（Ｐ型層・譚）、１３
１−ノー−イオン（燐イオン）、１３′−，４′：他物
、 ］４− 細溝″（（”ｉ型層（ｎ−型層）、］５ ア
クセブクイオン（ポロンイオン）、１５′ 不純物
、 ］６ ・・−導電型層（Ｐ＋型層）。 第 ２ 図 第３図 第６図
Claims (1)
- 一導電型層上に他導電型層を形成し、さらに他導電型層
上に一導電型層を形成して、サンドイリチ構造とし、ザ
ンドイッチ構造のべ一ヌ領域となる他導電型層中でパン
チヌル−現象を起させるものに関して、他導電型層並び
に他導電型層上に設けられる一導電型層を、イオン注入
法により不純物注入後押し込み熱拡散させて形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20889082A JPS5999777A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20889082A JPS5999777A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999777A true JPS5999777A (ja) | 1984-06-08 |
Family
ID=16563815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20889082A Pending JPS5999777A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999777A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181681A (ja) * | 1985-01-22 | 1986-08-14 | ドレクスラー・テクノロジイ・コーポレーシヨン | 個人情報を記録するための方法 |
| JP2005505913A (ja) * | 2001-05-22 | 2005-02-24 | ゼネラル セミコンダクター，インク． | 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法 |
| CN102013436A (zh) * | 2010-01-15 | 2011-04-13 | 傲迪特半导体(南京)有限公司 | 具有双向击穿防护功能的低电压过电压抑制器及制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS536582A (en) * | 1976-07-07 | 1978-01-21 | Mitsubishi Electric Corp | Production of constant voltage semiconductor device |
-
1982
- 1982-11-29 JP JP20889082A patent/JPS5999777A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS536582A (en) * | 1976-07-07 | 1978-01-21 | Mitsubishi Electric Corp | Production of constant voltage semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181681A (ja) * | 1985-01-22 | 1986-08-14 | ドレクスラー・テクノロジイ・コーポレーシヨン | 個人情報を記録するための方法 |
| JP2005505913A (ja) * | 2001-05-22 | 2005-02-24 | ゼネラル セミコンダクター，インク． | 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法 |
| JP4685333B2 (ja) * | 2001-05-22 | 2011-05-18 | ゼネラル セミコンダクター，インク． | 低電圧パンチスルー双方向過渡電圧抑制素子 |
| CN102013436A (zh) * | 2010-01-15 | 2011-04-13 | 傲迪特半导体(南京)有限公司 | 具有双向击穿防护功能的低电压过电压抑制器及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161417A (en) | Method of making CMOS structure with retarded electric field for minimum latch-up | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| JPH0376575B2 (ja) | ||
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| GB1307546A (en) | Methods of manufacturing semiconductor devices | |
| US4025364A (en) | Process for simultaneously fabricating epitaxial resistors, base resistors, and vertical transistor bases | |
| US4662062A (en) | Method for making bipolar transistor having a graft-base configuration | |
| US3945857A (en) | Method for fabricating double-diffused, lateral transistors | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| US3954522A (en) | Integrated circuit process | |
| US3615938A (en) | Method for diffusion of acceptor impurities into semiconductors | |
| JPS5999777A (ja) | 半導体装置の製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| US4316319A (en) | Method for making a high sheet resistance structure for high density integrated circuits | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0282534A (ja) | 縦型ｍｏｓｆｅｔ及びその製造方法 | |
| KR100268857B1 (ko) | 수직 바이폴라 트랜지스터의 제조방법 | |
| KR100364924B1 (ko) | 대전력소자 제조방법 | |
| FR2647959A1 (fr) | Procede de fabrication simultanee de transistors mos a canal n et de transistors bipolaires verticaux pnp | |
| JPH03159151A (ja) | 半導体装置の製造方法 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH01310536A (ja) | 半導体装置の製造方法 | |
| JPS60109274A (ja) | 半導体集積回路装置とその製造法 | |
| JPH01134962A (ja) | 半導体装置の製造方法 | |
| JPH01268169A (ja) | バイポーラトランジスタ |