JPS5999750A - Ｉｃ用リ−ドフレ−ムの製造方法 - Google Patents
Ｉｃ用リ−ドフレ−ムの製造方法Info
- Publication number
- JPS5999750A JPS5999750A JP20865982A JP20865982A JPS5999750A JP S5999750 A JPS5999750 A JP S5999750A JP 20865982 A JP20865982 A JP 20865982A JP 20865982 A JP20865982 A JP 20865982A JP S5999750 A JPS5999750 A JP S5999750A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plated
- lead
- hole
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000010970 precious metal Substances 0.000 claims description 10
- 238000004080 punching Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩＣ用リードフレームの製造方法に関する。
半導体集積回路（ＩＣ）素子のパッケージ材料として、
例えば第１図に示すようなリードフレーム１が用いられ
ている。このリードフレーム１は樹月旨モールド形ＤＩ
Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋ・＠ｇｅの略
）用のもので、多数のリード２の群とＩＣ素子搭載部（
以下、「アイランド」という）３瀘複数組連続的に形成
されている。上記リードフレーム１は通常第２図に示す
ようにアイランド３及びリード２の内側先署部に金、銀
等の貴金属メッキが施されてＩＣ素子のパッケージ（供
される。このようなリードフレーム１は、金属板又は金
属条をフォトエツチングまたはプレス打抜きによシリー
ド２及びアイランド３を）形成した％ＰＪｒ４Ｊの部分
に貴金属をメッキ、するのが一般的である。所要の部分
にのみメッキする部分メッキ装置は、例えば特公昭４９
７２．４７７５１号公報に記載のように、メッキすべき
部分全透孔としたマスク板と抑圧板とで被メッキ材を挾
持し、この透孔にメッキ液を噴射すると同時に被メッキ
材（陰極）と陽極との間に通電スるようになっている。
例えば第１図に示すようなリードフレーム１が用いられ
ている。このリードフレーム１は樹月旨モールド形ＤＩ
Ｐ （Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋ・＠ｇｅの略
）用のもので、多数のリード２の群とＩＣ素子搭載部（
以下、「アイランド」という）３瀘複数組連続的に形成
されている。上記リードフレーム１は通常第２図に示す
ようにアイランド３及びリード２の内側先署部に金、銀
等の貴金属メッキが施されてＩＣ素子のパッケージ（供
される。このようなリードフレーム１は、金属板又は金
属条をフォトエツチングまたはプレス打抜きによシリー
ド２及びアイランド３を）形成した％ＰＪｒ４Ｊの部分
に貴金属をメッキ、するのが一般的である。所要の部分
にのみメッキする部分メッキ装置は、例えば特公昭４９
７２．４７７５１号公報に記載のように、メッキすべき
部分全透孔としたマスク板と抑圧板とで被メッキ材を挾
持し、この透孔にメッキ液を噴射すると同時に被メッキ
材（陰極）と陽極との間に通電スるようになっている。
ところが、このような部分メッキをリードフレーム１に
適用、した場合、リードフレームは通常０．２５簡程−
の厚さがある生め抑圧板とマスイ板で、挾持さ些たリー
ド２の側面付近顛若干の間豐を生じ否ことが避けやれず
、この間隙にメッキ液が侵入する結果第３図に示すよう
にリード２の両側面に正常のメッキ境界線４からはみ出
したメッキ漏れ部５が生じてしまう。このメッキ漏れ部
５を有するリードフレームに第２図の破線６を外形とす
る樹脂モールドを施すと、上記メッキ漏れ部５は樹脂と
外界との境界付近に達することになり、外界の湿度の影
響でリード間にエレクトロマイグレーンヨンが起きて短
絡するに至る。このマイグレーションは銀の場合特に顕
著である。メッキ境界線４と樹脂モールド外形線６との
距離が光分離れていれば多少のメッキ湿れ部５の存在は
あまり問題Ｋｆｉらないが、ＩＣ素子の集積度向上に伴
なってアイランド３が太きＣＩ、樹脂モールド外形を一
定限度に抑えようとすればこの距離は小さくなり、メッ
キ漏れ部５の存在は許容されなくなる。例えば、第２図
の破線６の長さ方向の寸法が６．３５ ｍｍ、貴金属メ
ッキ領域の長さ方向の寸法が６躯であると、両側におけ
るギャップは９．１７５ｍの如く狭小のものとなる。
適用、した場合、リードフレームは通常０．２５簡程−
の厚さがある生め抑圧板とマスイ板で、挾持さ些たリー
ド２の側面付近顛若干の間豐を生じ否ことが避けやれず
、この間隙にメッキ液が侵入する結果第３図に示すよう
にリード２の両側面に正常のメッキ境界線４からはみ出
したメッキ漏れ部５が生じてしまう。このメッキ漏れ部
５を有するリードフレームに第２図の破線６を外形とす
る樹脂モールドを施すと、上記メッキ漏れ部５は樹脂と
外界との境界付近に達することになり、外界の湿度の影
響でリード間にエレクトロマイグレーンヨンが起きて短
絡するに至る。このマイグレーションは銀の場合特に顕
著である。メッキ境界線４と樹脂モールド外形線６との
距離が光分離れていれば多少のメッキ湿れ部５の存在は
あまり問題Ｋｆｉらないが、ＩＣ素子の集積度向上に伴
なってアイランド３が太きＣＩ、樹脂モールド外形を一
定限度に抑えようとすればこの距離は小さくなり、メッ
キ漏れ部５の存在は許容されなくなる。例えば、第２図
の破線６の長さ方向の寸法が６．３５ ｍｍ、貴金属メ
ッキ領域の長さ方向の寸法が６躯であると、両側におけ
るギャップは９．１７５ｍの如く狭小のものとなる。
このようなメッキ漏れ部５を無くすにはり一ド２及びア
イランド３を形成する前に部分メッキを施せば良いと考
えられる。すなわち、第４図に示すように金属条７の両
縁部に位置決め用ビン孔８を設けておき、この金属条７
の中央部９に貴金属を部分メッキし、しかる後金携条７
をビン孔８を用いて位置決めしながらプレス打抜き加工
を施してリード２及びアイランド３を形成するのである
。
イランド３を形成する前に部分メッキを施せば良いと考
えられる。すなわち、第４図に示すように金属条７の両
縁部に位置決め用ビン孔８を設けておき、この金属条７
の中央部９に貴金属を部分メッキし、しかる後金携条７
をビン孔８を用いて位置決めしながらプレス打抜き加工
を施してリード２及びアイランド３を形成するのである
。
ところがこの方法では最終的にリードフレームを形成し
てみ々いとメッキ位置が正確であるかどうか容易に判別
できない欠点がある。メッキ位置はビン孔８を用いれば
成る程度正確にはなるが、部分メッキ装置をプレス金型
はど精密に絹み立てることは困難なため、メッキ位置決
めピンとビン孔８とのクリアランスを大きくせざるを得
す、従ってこのビン孔８のみで正確さを期することは事
実上不可能である。このため通常の部分メッキ装置は他
の手段でメッキ位置を調節できるようにしている。例え
ば金属条を間欠的に送ｐながら連続的に部分メッキする
装置では幅方向の調節はガイドローラーで、長手方向の
調節は金属条の駆動装置の微調整で行なうようにしてい
る。しかしながらこの調節もメッキ後直ちに位置ズレを
確認できなければ有効に活用できない。メッキ後プレス
打抜き加工した後で初めてメッキ位置ズレを発見してか
らフィードバックするのでは大量のメツキネ良品を発生
させてしまうことになる。
てみ々いとメッキ位置が正確であるかどうか容易に判別
できない欠点がある。メッキ位置はビン孔８を用いれば
成る程度正確にはなるが、部分メッキ装置をプレス金型
はど精密に絹み立てることは困難なため、メッキ位置決
めピンとビン孔８とのクリアランスを大きくせざるを得
す、従ってこのビン孔８のみで正確さを期することは事
実上不可能である。このため通常の部分メッキ装置は他
の手段でメッキ位置を調節できるようにしている。例え
ば金属条を間欠的に送ｐながら連続的に部分メッキする
装置では幅方向の調節はガイドローラーで、長手方向の
調節は金属条の駆動装置の微調整で行なうようにしてい
る。しかしながらこの調節もメッキ後直ちに位置ズレを
確認できなければ有効に活用できない。メッキ後プレス
打抜き加工した後で初めてメッキ位置ズレを発見してか
らフィードバックするのでは大量のメツキネ良品を発生
させてしまうことになる。
本発明は上記欠点を解消し、メッキ位置ズレをメッキ後
直ちに判別できるようにしたＩＣ用リードフレームの製
造方法を提供するものである。この目的を達成するため
本発明は、金属条の両端部に位置決め用ビン孔と、上記
金属条の中央部にメッキ位置判別用貫通孔を形成し、上
記中央部に貴金属を部分メッキした後この金属条を上記
ビン孔を用いて位置合せしながらプレス打抜き加工を施
すことによシリードフレームを形成することを特徴とす
る。
直ちに判別できるようにしたＩＣ用リードフレームの製
造方法を提供するものである。この目的を達成するため
本発明は、金属条の両端部に位置決め用ビン孔と、上記
金属条の中央部にメッキ位置判別用貫通孔を形成し、上
記中央部に貴金属を部分メッキした後この金属条を上記
ビン孔を用いて位置合せしながらプレス打抜き加工を施
すことによシリードフレームを形成することを特徴とす
る。
第５図は本発明の一実施例を説明するための図である。
第５図において金属条７には両端部に位置決め用ビン孔
８と、中央部にチャンネル状の貫通孔１０．１１が設け
られている。これら貫通孔ｉｏ、ｉｔは第１図における
リード２とアイランド３の間隙と一致するようにしであ
る。このような金属条７に第４図と同様に中央部９に貴
金属メッキを施せば第２図におけるリード２の先端にな
る部分及びアイランド３がメッキされることになる。位
置決め用ビン孔８と貫通孔１０．１１の形成はフォトエ
ツチングまたはプレス打抜き加工例れでもできる。中央
部９への貴金属メッキは、金属条７が短尺の場合は特公
昭４９−２４７７５号公報に記載されているようなバッ
チ式の部分メッキ装置で、長尺の場合は米国特許第３，
７８８，９６３号明細書に記載のような連続部分メッキ
装置で行なうことができる。何れの場合でもメッキ後の
金属条７を見れば貫通孔ｉｏ、ｉ１とメッキ位置の関係
を直ちに判別できるので、位置ズレが有ればすぐに金属
条７の位置を修正することができ、メッキ位置ズレによ
る不良品の発生を最小限にすることができる。部分メッ
キを施した金属条７はプレス打抜き加工に供し、ビン孔
８を用いて位置させながらリードフレームを形成すれば
、リードフレームの１群は外見上第２図に示すようにな
９、り一ド２の先端は第６図に示すように上面と端面に
はメッキ層を有し、両側面には全く貴金属メッキ層を有
しないリードフレームを得ることができる。
８と、中央部にチャンネル状の貫通孔１０．１１が設け
られている。これら貫通孔ｉｏ、ｉｔは第１図における
リード２とアイランド３の間隙と一致するようにしであ
る。このような金属条７に第４図と同様に中央部９に貴
金属メッキを施せば第２図におけるリード２の先端にな
る部分及びアイランド３がメッキされることになる。位
置決め用ビン孔８と貫通孔１０．１１の形成はフォトエ
ツチングまたはプレス打抜き加工例れでもできる。中央
部９への貴金属メッキは、金属条７が短尺の場合は特公
昭４９−２４７７５号公報に記載されているようなバッ
チ式の部分メッキ装置で、長尺の場合は米国特許第３，
７８８，９６３号明細書に記載のような連続部分メッキ
装置で行なうことができる。何れの場合でもメッキ後の
金属条７を見れば貫通孔ｉｏ、ｉ１とメッキ位置の関係
を直ちに判別できるので、位置ズレが有ればすぐに金属
条７の位置を修正することができ、メッキ位置ズレによ
る不良品の発生を最小限にすることができる。部分メッ
キを施した金属条７はプレス打抜き加工に供し、ビン孔
８を用いて位置させながらリードフレームを形成すれば
、リードフレームの１群は外見上第２図に示すようにな
９、り一ド２の先端は第６図に示すように上面と端面に
はメッキ層を有し、両側面には全く貴金属メッキ層を有
しないリードフレームを得ることができる。
メッキ位置判別用貫通孔の位置及び形状は第５図に示す
例に限定されるものではなく、リード２及びアイランド
３の形成に障害とならなければどのような位置及び形状
であ、ヤても差支えない。但し上記貫通孔の位置が中央
部のメッキ位置から離れ過ぎては位置ズレの判揃が困−
になるので、適当な位置にしなければならない。例えば
、幅方向詮よび／または長さ方向の中心線に対して線対
称の位置であっても良いし、メッキすべき領域の中心か
ら点対称の位置であっても良い。
例に限定されるものではなく、リード２及びアイランド
３の形成に障害とならなければどのような位置及び形状
であ、ヤても差支えない。但し上記貫通孔の位置が中央
部のメッキ位置から離れ過ぎては位置ズレの判揃が困−
になるので、適当な位置にしなければならない。例えば
、幅方向詮よび／または長さ方向の中心線に対して線対
称の位置であっても良いし、メッキすべき領域の中心か
ら点対称の位置であっても良い。
上記説明はアイランド３のあるリードフレームについて
行なったが、アイランドの無いリードフレームの製造に
も本発明法は適用できる。この場合はアイランド３０部
分をビン孔８と共に開孔させれば上記貫通孔をメッキ位
置ズレ判別に用いることができる。１だ、アイランド３
のあるリードフレームにおいて、アイランド３０部分に
貴金属メッキを施さない場合もあるが、そのような場合
も本発明法に含゛上れることはいうまでもない。
行なったが、アイランドの無いリードフレームの製造に
も本発明法は適用できる。この場合はアイランド３０部
分をビン孔８と共に開孔させれば上記貫通孔をメッキ位
置ズレ判別に用いることができる。１だ、アイランド３
のあるリードフレームにおいて、アイランド３０部分に
貴金属メッキを施さない場合もあるが、そのような場合
も本発明法に含゛上れることはいうまでもない。
本発明によれば、リード側面に貴金属メッキ層を有しな
いＩＣ用リードフレームのメッキ位置を精度良く製造す
ることができ、材料歩留シを高めうると共にＩＣ装置の
信頼性向上に大きく寄与することができる。
いＩＣ用リードフレームのメッキ位置を精度良く製造す
ることができ、材料歩留シを高めうると共にＩＣ装置の
信頼性向上に大きく寄与することができる。
第１図は一般的なＩ’Ｃ用リードフレームの平面図。
第２図は第１図のリードフレームに貴金属メッキが施さ
れた状態の拡大平面図。 第３図は従来技術によるリード先端部分のメッキ漏れ部
分を示す斜視図。 第４図および第５図はそれぞれ金属条に設けたビン孔と
メッキ位置の関係、および本発明によるメッキ位置判別
用貫通孔の位置関係の具体例を示す説明図。 第′６．図は本発明によって形成されたメッキ層を有す
るリード先端の斜視図である。 １・・・リニドフ□、レーム；２・・・リード；３づイ
ランド：７・・・金属条；８・・・位置決め用ビン孔；
９・・・中央部：１０，１１・・・貫通孔。 特許出願人： 住友金属鉱山株式会社 代理人：弁理士海津保三 同 ： 弁理士 平 山 −幸
れた状態の拡大平面図。 第３図は従来技術によるリード先端部分のメッキ漏れ部
分を示す斜視図。 第４図および第５図はそれぞれ金属条に設けたビン孔と
メッキ位置の関係、および本発明によるメッキ位置判別
用貫通孔の位置関係の具体例を示す説明図。 第′６．図は本発明によって形成されたメッキ層を有す
るリード先端の斜視図である。 １・・・リニドフ□、レーム；２・・・リード；３づイ
ランド：７・・・金属条；８・・・位置決め用ビン孔；
９・・・中央部：１０，１１・・・貫通孔。 特許出願人： 住友金属鉱山株式会社 代理人：弁理士海津保三 同 ： 弁理士 平 山 −幸
Claims (1)
- 金属条の両縁部に位置決め用ビン孔と、上記金属条の中
央部にメッキ位置判別用貫通孔を形成し、上記中央部に
貴金属を部分メッキした憐この金属条を上記ピン孔を用
いて位置合せしながらプレス打抜き加工を施してリード
フレームを群成することを特徴とするＩＣ用リードフレ
ームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20865982A JPS5999750A (ja) | 1982-11-30 | 1982-11-30 | Ｉｃ用リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20865982A JPS5999750A (ja) | 1982-11-30 | 1982-11-30 | Ｉｃ用リ−ドフレ−ムの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999750A true JPS5999750A (ja) | 1984-06-08 |
| JPH0141034B2 JPH0141034B2 (ja) | 1989-09-01 |
Family
ID=16559912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20865982A Granted JPS5999750A (ja) | 1982-11-30 | 1982-11-30 | Ｉｃ用リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188952A (ja) * | 1983-04-11 | 1984-10-26 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| US6047467A (en) * | 1995-10-12 | 2000-04-11 | Vlsi Technology, Inc. | Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microelectronics packages via conduction through the package leads |
-
1982
- 1982-11-30 JP JP20865982A patent/JPS5999750A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188952A (ja) * | 1983-04-11 | 1984-10-26 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JPH0135503B2 (ja) * | 1983-04-11 | 1989-07-25 | Shinko Elec Ind | |
| US6047467A (en) * | 1995-10-12 | 2000-04-11 | Vlsi Technology, Inc. | Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microelectronics packages via conduction through the package leads |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0141034B2 (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4259436A (en) | Method of making a take-carrier for manufacturing IC elements | |
| US5126818A (en) | Semiconductor device | |
| KR100202286B1 (ko) | 리드프레임과 그 제조방법 | |
| JPS5999750A (ja) | Ｉｃ用リ−ドフレ−ムの製造方法 | |
| US4587185A (en) | Photomask for use in making a carrier tape | |
| JPH06179088A (ja) | 金属板の加工方法およびリードフレームの製造方法 | |
| JPH0770663B2 (ja) | 多面付けエツチング製品 | |
| JPS6248053A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JP2524645B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPH09148503A (ja) | リードフレームの製造方法 | |
| TW202201685A (zh) | 引線框架及其製造方法以及引線框架封裝件的製造方法 | |
| US20020182370A1 (en) | Semiconductor packaging part and method producing the same | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JPS61134044A (ja) | 半導体装置 | |
| JP3674238B2 (ja) | リードフレームの製造方法 | |
| JPH02210854A (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JPS58182858A (ja) | リ−ドフレ−ム | |
| JPH0821658B2 (ja) | リードフレームの製造方法 | |
| JPS605551A (ja) | リ−ドフレ−ムの製造方法 | |
| JPH10294410A (ja) | 半導体実装部品およびその製造方法 | |
| JPH0661394A (ja) | 半導体装置 | |
| JPH05315496A (ja) | リードフレームの製造方法 | |
| JPH03265163A (ja) | リードフレームの製造装置 | |
| JPS60100694A (ja) | 部分メツキ方法 | |
| JPH0479358A (ja) | 半導体装置用リードフレーム |