JPS599952A - パツケ−ジング基板 - Google Patents

パツケ−ジング基板

Info

Publication number
JPS599952A
JPS599952A JP58068516A JP6851683A JPS599952A JP S599952 A JPS599952 A JP S599952A JP 58068516 A JP58068516 A JP 58068516A JP 6851683 A JP6851683 A JP 6851683A JP S599952 A JPS599952 A JP S599952A
Authority
JP
Japan
Prior art keywords
layer
bonding
pad
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58068516A
Other languages
English (en)
Other versions
JPH0145976B2 (ja
Inventor
ソムナス・バタチヤルヤ
ダツドレ−・オ−ガスタス・チヤンス
ニコラス・ジヨ−ジ・ク−プマン
サデイプタ・クマ−ル・レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS599952A publication Critical patent/JPS599952A/ja
Publication of JPH0145976B2 publication Critical patent/JPH0145976B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507More than two components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12583Component contains compound of adjacent metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12882Cu-base component alternative to Ag-, Au-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1本発明の技術的分野〕 本発明は、LSIチップのパンケージングに係り、史に
具体的に云えは、1はんだボンティング及びワイヤ・ボ
ンティングのだめの導体路及び接続バンドの金属化領域
を有するパッケージング基板に係る。
〔従来技術〕
多層セラミックのチップ支持体の上面には、各7C−4
はんだボール・パッドの配列体を有するチップ領域が配
置されており、それらのC−4はんだボール・パッドは
、上記チップ支持体にボンディングされるべきチップの
下面に支持されているP b / S nはんだボール
を、該はんだボールのボンディング温度よりも高い温度
に加熱してそれらのはんだボールを上記チップ支持体上
のはんだボール・パッドにはんだボンティングさせるこ
とにより、上記チップに接続が設けられる様に適合され
ている。それらのはんだボール・パッド位置及びチップ
支持体上又にニチップ支持体中の他の位置の間には、絶
縁層の下でチップ支持体の上面に沿って延0−る、謂ゆ
るファン・アウト金属化争貝域が接に4eされている。
チップ支持体の表向の成る位Idに於ては、ファン・ア
ウト金属化領域に接続されるべき技術変更(EC)用の
配線にも用いられ得るパッドを形成することが必要であ
る。しかしなから、EC配線は、超音波振動技術又は熱
圧着技術のいずれかによるワイヤ・ボンディングの方法
によってバンドに接続される。はんだボンティングのだ
めの金属化頭載の条件と、ワイヤ・ボンティング技術の
ための金属化饋域の条件とは異なる。
その結果、導体路従続のだめの金属構造体と、チップケ
接続−するための構造体と、EC接続又はボンティング
のために適合された構造体とが存在する。1疋って、上
↑′、IS表面金属表面金属化雑域されてきており、用
いられる材料は多数の選択的金属伺宥−■=程を必要と
している。1夕1」えは、チップ′のパッケージングに
於ける1つの系に於ては、はんだバンドfl Mo−N
i−Au層のサンドインチ体より成り、E、Cパッド及
び導体路はAuの厚い被膜で被膜されたM o −N 
i層より成る。その様な金属層の配列体が、多層のファ
ン・アウト金属化鴇域」二に付着される。その様な状況
の下では、はんだパッドとE Cパッド及び導体路との
両方には、全く異なる多工程の方法を用いる必要がある
米国待、8′F第ろ607ろ79号の明細癲は、シリコ
ンと共融混合物を形成する金の如き第二の層を基板にボ
ンティングさせるために、例えはクロムの第一金属層を
支持している、P2に性アルミナ・セラミックのウエノ
・より成る相互接続基板を開示している。上記金層上に
(ri、溶接可能な又は錫−鉛ではんだ付は可能なニッ
ケル被膜の如き第三の層が付着される。それらの被膜は
、超小型素子の相互接続に適した多数の金及びニッケル
の)(ラドを形成するだめに、フォトリソグラフィ技術
により食刻される。ダイオードからのリード線は、クロ
ム層の上方のニッケル・パッドへ、溶接により接続され
る。金のワイヤは、金層上の露出されたパッドへ熱的に
ボンディングされる。金の被膜又はパッドは、抵抗素子
、半導体素子及び他の構成素子が、金−シリコン共融混
合物を形成することによって又は金のワイヤが熱圧着又
は超音波ボンディングにより取付けられることによって
、相互接itされイ好る、表面を与える。ニッケル・パ
ッドは、・田小型素子又は外部リート線が錫−鉛はんだ
例は又は浴接される表向を与える。又は、伺)面層ケ形
成する第一層は、Cr、Ti又はAIより成る。
第二層は、Au又はAgの如き金属より成る。熱圧−宥
ボンデイング又は超音波ボンティングによりボンティン
グされる第三層は、Rh、 Ag、 Cu、 Ni又は
同柿のものより成るが、好ましくは、はんだ付けり能で
あり、浴接可能であり、そして金−ニッケル層への物理
的に安定な電気的接続を可能にするN1及びCuより成
る。一方、本発明に於てははんだボンティングはAu、
Cu又はNiより成る群からプ寒択された金属に施され
るべきであり、超音波又は熱圧着によるはんだを用いな
いボンティングはAu、 Cr、 Ti、AI又はCO
より成る群から選択された金属に施されるべきである。
前述の米国特許第6607679号の明+++lII書
は、Au又UAgに対する超音波又は熱圧層ボンディン
グについて開示している。従って、はんだパッドにA1
を用いた場合Vこは、はんだボンディング用の金属に於
て成る程度の明似が存在するが、はんだボンディング用
の他の金属並びに熱圧着及び超音波ボンディング用の金
属は極めて異なっている。M述の米国特許第36073
79号の明1lil書の技術を用いた場合には、熱サイ
クルが反復的に加えられたとき、銅の導体とはんだ中の
錫との間に厚い金属間化合物が形成されて導体路が破壊
される可能性が犬ぎい。
米国特許@3843911号の明細書は、基板上に銅と
、Ni、 Cr及びMoから選択された中間のめつぎ層
と、Au より成る上層とより成る接点パッドについて
開示17ている。上記パッドの上部の金層に金のワイヤ
がオーミック・ボンディングによりボンティングされる
米国特許第4231154号の明細書は、はんだボンテ
ィングにより装着されたチップを支持するポリイミ下上
のプリント回路用のCr−Cu−Cr金属化価域の形1
反について開示しており、Cr −Cu−Crの積車ね
に於ける一部−のCrを剥離させることにより形成され
るCuより成るパッドな示して(・め。C−4はんだボ
ールが、蕗出された上古己CLI層(・′こホ゛ンテ・
インクされる。はん、だボンティングと異なる形のポン
チインクを上面に用いることについてはイI]jl;)
提案されていない。ビンも、異なる位置(C於て、はん
だボンティングにより金属化ヤ貝域にボンディングされ
る。
本発明の概要 本発明の目的は、高性能のチップ・パッケージング・モ
ジュールの上部表面のだめの簡単化された金属薄膜構造
体を提供することである。
本発明の他の目的は、接続パッド又は端子に接続される
ワイヤに超音波又は熱圧着ボンティングが行われ得る、
金を含む又は金を含まな(゛、薄膜構造体を提供するこ
とである。
本発明の他の目的は、製造中、或は修理中のはんだ8浴
融又は回路動作中に生じる熱による熱サイクルによって
生じた熱的疲労による応力のために、電気抵抗を増加さ
せがちでありそしてもろく破壊され易い弱い金属間合金
を生じがちである、金属間の合金化を除くだめに、ファ
ン・アウト金属化領域をはんだパッド金属化領域から分
離さぜる、障壁層を有する薄膜構造体を提供することで
ある。換言すれは、本発明は、はんだ付けされる領域に
於て多(の熱サイクルが用いられた後も導電性及び構造
の一体性が維持され得る、はんだボンティングが行われ
る多層薄膜構造体を提供する。
本発明の史に他の目的は、パッケージング モジュール
に暇付けられるべきワイヤが用層される、ワイヤ ボン
ティング用薄膜構造体を提供することである。
本発明の実施例 第1図は、LSIチップを支持するために用いられる基
板を示す断面図である。ガラス、ポリイミド又はセラミ
ックより成る基板10が、Cr1Ti1又はTi、 Z
r、 Hf、 V、 Nb1Ta、 Cr、M。
及びWより成る群から選択された他の第1VB。
VB又はVIB族の金属の如き材料より成る、約80 
nmの薄い付着層11で被覆されている。次の層12は
、約7000nm(約5000乃至110000nの帥
1囲)の、Cuの如き導体金属の層であり、該導体金属
層12は、上述の金属のイ(「から選択された、Cr、
Ti等の叩き金属の薄い層16で被覆されている。層1
1.12及び16は、チップ パッケージの上部表面内
をf魚方回に接続するチップのファン・アウト金叫化金
員域の導体サンドインチ体を構成して(・る。導体サン
ドインチ体上の」二部表面金属化領域は層14.15及
び16より成り、それらは、ファン・アウト金属化領域
上に配置された、チップ接続パッド位置1B及び技術変
更(EC)パッド位置17の如き、端子パッド位置(C
−4はんだボール接続用)に於て接続される。1d14
は、CrからCuへ段階的に変化する、40 nmのC
r及び40 nmのCuより成る。Jtij 15は2
10nm(100乃至400nmの範囲)のCuより成
り、j曽16Pj80nmのAuより成る。その構造体
は、標準的薄膜技術を用いることによって形成される。
層11乃至16は、蒸渚又はスパッタリングの如き真空
付層技術により付着され得る。小さなパターンの場合に
は、金属が、フォトレジストの被膜で被覆されたボリス
ルホシの如きリフト・オフ・マスク中に付着される。従
来の手段により、上記マスクが蕗光され、開孔が該マス
ク中に形成されて、所望の金属化領域パターンが設けら
れる。第1図の場合には、上部表面金属化領域の金属層
14.15及び16が、ファン・アウト金属化領域の金
属層11.12及び13の全体の上に利着されている。
これは、製造方法を簡単にする。上記金属層11乃至1
6のすべてが刺着された後、ポリスルホンかn−メチル
・ピロリドンの溶剤により溶解され、レジスト、残され
ているポリスルホン及び該レジスト上の金属層がすべて
基板10からリフト・オフされて、所望の金属化領域が
残される。又(は、マスク開孔の寸法が約0.0254
mm 以上の場合には、MOの金属マスクが用いられる
。その場合には、金属層11乃至16が上記マスクを経
て基板上に所望のパターンに付着される。それから、構
造体の他の部分の表向全体及び基板の露出面が1ン礪層
16を障り、ポリイミド、S+02  又はS! 3 
N 4の如き訪電体被膜19て゛被覆される。次に、C
−4はんだボール接続のためのチッグ接続バッド1立匝
18及び超音波又は熱圧庸によるワイヤ・ボンティング
3.9術によりパッドに接続されねばIXらないワイヤ
を接続するだめのECパッド位置17に接続を設けるた
めに、層16の上面に達する迄、ポリイミド層19中に
開孔が形成される。
上層16が金(又(は、Pd、 Pt、 Rh或はAg
の如き、同等の賞金1^)より成るので、はんだボール
のだめのはんだボンティング技術及びECワイヤのだめ
のワイヤ・ボンティング技術の両方が同一の層16の表
面に用いられ得る。
第2図は、第1図の構造体の1変形を示している。この
場合にも、ファン・アウト金属化領域を形成する下方の
6つの層21.22及び23は谷ン、第1図の層11.
12及び15の場合の好ましい値及び材料と全く同様に
、80nmのCr。
7000nmのCu及び1100nのCr より成るこ
とが好ましい。
次の層24及び25も、第1図の層14及び15の場合
と同様である。しかしながら、」二層26は、厚さ約8
0nrnのCrより成る。Cr金属は、C−4はんだボ
ール接続を用(・るはんだボンティングには不]閥当な
ので、C−4はんだボール・パッド位置28に於てCr
が除去されている。この場合にも、J層21.23及び
26は、T i又は他の第1VB、VB或はVIB族の
金属の如ぎCrと同様な他の金属より成り得る。C−4
はんだボールのだめのパッド位置2Bに於ける層26は
、C−4パツドから上部Cr層を選択的に除去する、6
2!/13  の過マンガン酸カリウム(K M n 
04 )及び20!/AのHaOHm液を用いた食刻の
如き技術によって除去されることが好ましい。
ファン・アウト金属化領域の各層及び上部表面金属化領
域の各層を付着するために用いられる方法は、1工程に
よるリフト・オフ方法又は1工程による蒸看方法である
。それから、構造体全体がポリイミドの如き乗合体の被
膜より成る層29で被覆され、そして上記ポリイミド層
29がC−4バツト1立直28及びECCパン位162
7に於て反1心141−イオン攪刻により除去される。
C−4パツド位置28しこ)j5けるCrは、j層26
に於けるCr又は他の金属を□□□劾する食刻剤によっ
て除去される。
Crのための其刻剤から5cバッド位置27を保護する
ためには、(l’QeCrを食刻したくない位置に1J
ll 富のフォトレジスト被膜か選択的に付着される。
第61図d:絹2図の構造体の他の変形を示して℃・る
。基板30上の下方の4つの層61乃至34は、第2図
に於ける基板20上の下方の4つの層21乃至24と同
様であり、上層55が第2図の1曽25と同様に同一の
厚さのCu又(ri他の同等の金属より成る。第2図の
場合と異なる点は、層65かECパッド位置67に於て
食刻されそしてC−4i−1:んだボール・パッド位置
38に於て食刻されていないことである。この場合には
、銅の食刻が、1にの脱イオン水中に於ける0552の
FeCl3の浴液によって行われる。
この場合の素子の製造方法は、妬めに1工程の金属層の
蒸Nを用い、次に1]二程のフォトレジスト及び余分の
金属のリフト・オフを用いる。リフト・オフ工程により
得られた構造体がポリイミド層で被覆される。C−4パ
ツド位置38及びECパッド位置37に於て、開孔が、
窒化シリコンの如き適当なマスクを経て、反応性イオン
食刻により形成される。
C−4パツド位置68がフォトレジストによりマスクさ
れ、それから層64及び35に於ける銅がECパッド位
置67に於て食刻されて、層34に於げるCr又は同等
の金属が露出される。
第32図は、第31図の構造体の変形?示している。こ
の場合には、第61図の層6ろ及び34が除かれており
、層62′及び65′が第31図の層32及び65とは
異なる金属より成っている。層32′は好ましくはAI
より成り、層65′は好ましくはNi より成り、該層
65′が第31図の場合と同様にECパッド位置37に
於て除去されて(・る。
第ろろ図も、第61図の構造体の他の変形を示している
。この場合には、第61図の層34が除かれており、層
62はCu及びAuの如き種々の釜属より成り、層35
′ばN1又はCuより成る。
仄の表■は、用いられ得る神々の層の組合せを示す。
表   I A    Cr    Cu    Cr   (Ni
 )B    Cr    Au    Co   (
Ni)CCr    Au    Cr   (Cu)
D    Cr    Au    Cr   (Ni
)組合せBに於ては、AuとNiとの間の拡散障壁とし
て、Cr0代りにCOが用いられている。
更に、層35′は、ECCバッド1637に於ける部分
のNi又はCuが食刻により除去されることを明確に示
すために、カッコで示されている。組合ぜCの場合には
、食刻は、第61図の場合と同様にFe Cl a h
液を用いて行われる。NiY食刻する場合に用し・られ
る食刻剤は、硝酸浴液である。
その他の基本的製造方法は第61図の場合と同様である
第41図は第1図の構造体の更に他の髪形を示している
。下方の層41.42及び46は、第1図等の場合と同
様に、通常のファン・アウト金属化領域に於ける8 0
 nmのCr、  7000 nmのCu及び80nm
のCr  より成り、C−4金属化領域の層44及び4
5がC−4パッド位置48のための開孔中及びその端部
上に付層されている。
層44はCrからCuへ段階的に変化する谷々40nm
のCr及びCuより成る。更に、上記開孔中の上層45
は、C−4はんだボール接続に適合された、約210 
nmのCuより成る。
第42図は第41図の構造体の変形を示している。この
場合には、I悄45が除かれており、層42′はAl又
fdA]合金等のAIと同等の金属又はAuの如き金属
より成る。A1は、超音波ボンディングの如きワイヤ・
ボンディング処理中に容易に分散される薄い酸化物の保
護層を形成するので、ECハツト位置47に於て蕗出さ
れる材料として用いられ得る。層41ば、Cr又は前述
のT1等の如きCr と回等の金属より成る。C−4は
んだボール バッド位置48−ヒの層45′は、Ni。
又はCu、Pd、Pt等のNi  と同等の如き金属よ
り成る。
第46図は第41図の構造体の異なる変形火水している
。この場合には、第41図のC−4バッド位置48に於
ける層440代りに、Ni又はCuの如き異なる金属の
層45″か設けられており層45′I上には第41図の
金属層45は設けられていない。次の表11は、絹43
図の構造体に於て用いられ得る紳−’zの層の組合ぜ欠
示す。
表    ■ )吊 A Cr Cu Cr (Ni) B Cr Au Cr (Cu) CCr Au Cr (Ni) D Cr Au Co (Ni)
【図面の簡単な説明】
第1図はファン・アウト金属化領域並ひに該領域上のは
んだパッド及び他のボンディング・バンドを含む上部表
面金属化領域を有する、LSIチップを支持するために
適している、本発明による基板の一部を示す断面図、第
2図は第1図の構造体の1変形をボす断面図、第6.1
図は第1図の構造体の他の変形を示す断面図、第62図
及び第66図は第31図の構造体の変形を下すIur而
図面第41図は第1図の構造体の更に他の変形ケ示す断
面図、第42図及び第46図は谷々第41図の構iM体
の変形を7ドす1IJrl■図である。 1U・・・基板、11.12.13・・・・ファン・ア
ウト金叫化饋域、14.15.16・・・・上fils
表面金川化領用、17 ・・ECバット1立置、18・
・・・チップ+ddハツト位置(C4tlよんだボール
・バットゴ【置)、 19・・・・訪亀体被膜(ポリイ
ミ ド層)。 出願人  インターヲンヨナル・ビレ不ス・マンーンズ
・コーポレー/ヨン復代理人 弁理士  合   1)
      潔=          cJ” −\ 第1頁の続き 0発 明 者 サディプタ・クマール・レイアメリカ合
衆国ニューヨーク州 ヮッピンジャーズ・ポールズ・ ローズ・レーン19番地

Claims (1)

    【特許請求の範囲】
  1. バンド表面間の接続のために基板の表面の近傍に形成さ
    れたファン・アウト金属化領域を含む集積1川路用バッ
    グ−72基板であって、上記パッド光間は、はんだボン
    ディング及びはんだを用いないボンティングによる上記
    基板への接続に適合されており、はんだを用いないボン
    ティングのだめの上記パッド表面がAu、Cr、Ti、
    Al及びCOより成る群から選択された金属から成り、
    はんだボンティングのための上記パッド表面がAu、 
    Cu及びN1より成る群から選択された金属より成る、
    パッケージング基板。
JP58068516A 1982-06-30 1983-04-20 パツケ−ジング基板 Granted JPS599952A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/394,014 US4463059A (en) 1982-06-30 1982-06-30 Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US394014 1995-02-22

Publications (2)

Publication Number Publication Date
JPS599952A true JPS599952A (ja) 1984-01-19
JPH0145976B2 JPH0145976B2 (ja) 1989-10-05

Family

ID=23557182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58068516A Granted JPS599952A (ja) 1982-06-30 1983-04-20 パツケ−ジング基板

Country Status (4)

Country Link
US (1) US4463059A (ja)
EP (2) EP0097833B1 (ja)
JP (1) JPS599952A (ja)
DE (1) DE3379820D1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JPS60214544A (ja) * 1984-04-06 1985-10-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 絶縁材料に金属を密着して付着させる方法
US4771018A (en) * 1986-06-12 1988-09-13 Intel Corporation Process of attaching a die to a substrate using gold/silicon seed
US4810671A (en) * 1986-06-12 1989-03-07 Intel Corporation Process for bonding die to substrate using a gold/silicon seed
JPS63110765A (ja) * 1986-10-29 1988-05-16 Sumitomo Metal Mining Co Ltd Ic用リ−ドフレ−ム
JPS63119552A (ja) * 1986-11-07 1988-05-24 Sharp Corp Lsiチツプ
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
DD274967A3 (de) * 1987-11-18 1990-01-10 Akad Wissenschaften Ddr Weichlötbare Dünnschicht in einer ein- oder mehrschichtigen Metallisierung
JPH0734449B2 (ja) * 1987-11-30 1995-04-12 三菱電機株式会社 半導体装置の電極接合部構造
US4985310A (en) * 1988-04-08 1991-01-15 International Business Machines Corp. Multilayered metallurgical structure for an electronic component
JPH0732158B2 (ja) * 1988-04-08 1995-04-10 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 電子部品のための多層金属構造
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
US5048744A (en) * 1988-12-23 1991-09-17 International Business Machines Corporation Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
US5225711A (en) * 1988-12-23 1993-07-06 International Business Machines Corporation Palladium enhanced soldering and bonding of semiconductor device contacts
JP2840271B2 (ja) * 1989-01-27 1998-12-24 キヤノン株式会社 記録ヘッド
JP2688446B2 (ja) * 1990-03-26 1997-12-10 株式会社日立製作所 多層配線基板およびその製造方法
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
DE4115316A1 (de) * 1990-09-07 1992-03-12 Telefunken Systemtechnik Duennfilm-mehrlagenschaltung und verfahren zur herstellung von duennfilm-mehrlagenschaltungen
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5474834A (en) * 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP3198661B2 (ja) * 1992-10-14 2001-08-13 株式会社村田製作所 誘電体共振器装置およびその実装構造
US5427983A (en) 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
DE19533169C2 (de) * 1995-09-08 2002-02-07 Fraunhofer Ges Forschung Lotdepotträger
DE19639438A1 (de) * 1996-09-25 1998-04-02 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US6197435B1 (en) * 1997-11-07 2001-03-06 Denki Kagaku Kogyo Kabushiki Kaisha Substrate
US6271111B1 (en) * 1998-02-25 2001-08-07 International Business Machines Corporation High density pluggable connector array and process thereof
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6511901B1 (en) * 1999-11-05 2003-01-28 Atmel Corporation Metal redistribution layer having solderable pads and wire bondable pads
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
JP4136648B2 (ja) * 2002-12-26 2008-08-20 日本碍子株式会社 異種材料接合体及びその製造方法
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
US7261841B2 (en) * 2003-11-19 2007-08-28 E. I. Du Pont De Nemours And Company Thick film conductor case compositions for LTCC tape
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
US7731812B2 (en) * 2004-10-19 2010-06-08 E.I. Du Pont De Nemours And Company Thick film conductor case compositions for LTCC tape
US8637983B2 (en) 2008-12-19 2014-01-28 Ati Technologies Ulc Face-to-face (F2F) hybrid structure for an integrated circuit
US8652649B2 (en) 2009-07-10 2014-02-18 Xtalic Corporation Coated articles and methods
US9257341B2 (en) 2013-07-02 2016-02-09 Texas Instruments Incorporated Method and structure of packaging semiconductor devices
US20150008566A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Method and structure of panelized packaging of semiconductor devices
US20160005705A1 (en) * 2014-07-01 2016-01-07 Texas Instruments Incorporated Structure and Method of Batch-Packaging Low Pin Count Embedded Semiconductor Chips
US10879144B2 (en) 2018-08-14 2020-12-29 Texas Instruments Incorporated Semiconductor package with multilayer mold

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3843911A (en) * 1969-12-24 1974-10-22 Texas Instruments Inc Continuous film transistor fabrication process
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
FR2201542B1 (ja) * 1972-10-02 1977-09-09 Bendix Corp
DE2554691C2 (de) * 1974-12-10 1982-11-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method

Also Published As

Publication number Publication date
EP0270752A1 (en) 1988-06-15
EP0097833B1 (en) 1989-05-03
EP0097833A3 (en) 1985-10-30
US4463059A (en) 1984-07-31
DE3379820D1 (en) 1989-06-08
EP0097833A2 (en) 1984-01-11
JPH0145976B2 (ja) 1989-10-05

Similar Documents

Publication Publication Date Title
JPS599952A (ja) パツケ−ジング基板
US5892287A (en) Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US5783870A (en) Method for connecting packages of a stacked ball grid array structure
US5436412A (en) Interconnect structure having improved metallization
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
EP0797247A1 (en) Substrate on which bumps are formed and method of forming the same
JPS5839048A (ja) フレキシブル領域接着テ−プ
US20040084206A1 (en) Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
JP3502800B2 (ja) 半導体装置の製造方法
JPS5940560A (ja) 多層回路装置
JP3285919B2 (ja) 半導体装置
US6069026A (en) Semiconductor device and method of fabrication
JPH06132474A (ja) 半導体装置
JPH10335337A (ja) 半導体装置及びその製造方法
JPH081770B2 (ja) 電気接点構造
TWI351749B (en) Packaging substrate and method for menufacturing t
US6338973B1 (en) Semiconductor device and method of fabrication
US6372623B1 (en) Semiconductor device and method of fabrication
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JPH03218644A (ja) 回路基板の接続構造
JPH09330932A (ja) バンプ形成体およびバンプ形成方法