JPS599934A - プロ−ブカ−ドの製造方法 - Google Patents
プロ−ブカ−ドの製造方法Info
- Publication number
- JPS599934A JPS599934A JP11893882A JP11893882A JPS599934A JP S599934 A JPS599934 A JP S599934A JP 11893882 A JP11893882 A JP 11893882A JP 11893882 A JP11893882 A JP 11893882A JP S599934 A JPS599934 A JP S599934A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- plate
- circuit pattern
- wafer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェファ−のテストに用いるプローブカ
ードの製造方法に関する。
ードの製造方法に関する。
中心部に顕微鏡による観察のための穴を有する絶縁基板
にその穴を取り囲んで放射状に探針を配設した従来形式
のプローブカードは、その製造に当たって、上記の穴か
ら、その下に置かれたテストすべき半導体ウェファ−の
端子、または端子の配列位置を画いた図形を観察しなが
ら、探針の先端がウェファ−の端子の配列位置に一致す
るよう、各探針の位置調整を行う必要がある。この作業
は、特に最近、ウェファ−の端子数が増大するにおよん
で、ますます長時間を要する複雑な作業となりつつある
だけでなく、このような方法で製造されたプローブカー
ドは、取扱い上の僅かな不注意により探針の位置が変わ
り、探針位置の再調整を要するなどの欠点や、また、ウ
ェファ−の端子がハンプ型の場合には、探針が滑りをお
こずなどの欠点がある。
にその穴を取り囲んで放射状に探針を配設した従来形式
のプローブカードは、その製造に当たって、上記の穴か
ら、その下に置かれたテストすべき半導体ウェファ−の
端子、または端子の配列位置を画いた図形を観察しなが
ら、探針の先端がウェファ−の端子の配列位置に一致す
るよう、各探針の位置調整を行う必要がある。この作業
は、特に最近、ウェファ−の端子数が増大するにおよん
で、ますます長時間を要する複雑な作業となりつつある
だけでなく、このような方法で製造されたプローブカー
ドは、取扱い上の僅かな不注意により探針の位置が変わ
り、探針位置の再調整を要するなどの欠点や、また、ウ
ェファ−の端子がハンプ型の場合には、探針が滑りをお
こずなどの欠点がある。
本発明は、以上のような欠点を取り除き、つ工ファーの
端子数や、端子配列パターンの複雑性に関係なく一定の
作業工程で、ウェファ一端子への接触片間の相対的位置
関係がずれることのない、しかも、端子がハンプ型であ
っても接触子に滑りを生しない、プローブカードの製造
方法を提供することを目的としている。
端子数や、端子配列パターンの複雑性に関係なく一定の
作業工程で、ウェファ一端子への接触片間の相対的位置
関係がずれることのない、しかも、端子がハンプ型であ
っても接触子に滑りを生しない、プローブカードの製造
方法を提供することを目的としている。
以」二の目的のために本発明は、弾性を有する絶縁体上
に、ウェファ−の端子とそれにつながるリード部分のパ
ターンを金属のフォトエツチング法により形成する工程
と、面上に上記パターンが形成された絶縁体をプリント
配線基板上に固着し、上記のパターンとプリント配線と
の間に所定の電気接続を行う工程から成り立っている。
に、ウェファ−の端子とそれにつながるリード部分のパ
ターンを金属のフォトエツチング法により形成する工程
と、面上に上記パターンが形成された絶縁体をプリント
配線基板上に固着し、上記のパターンとプリント配線と
の間に所定の電気接続を行う工程から成り立っている。
以下に本発明の実施例を図面に基づいて説明する。
まず、第1図に示すように、厚さQ、2mmの銅板1に
フメトレジストとして例えばコダノク社製マイクロレジ
スト752を塗り、それにテストすべき半導体ウェファ
−の端子パターン3と、それらを外部回路に接続するた
めのリード部のパターン4とから成る回路パターンを、
その部分が感光するように写真焼付けした後、例えばコ
ダノク社のマイクロレジスト・ディヘロノバーで現像し
て回路パターン以外の部分の不用レジストを除去する。
フメトレジストとして例えばコダノク社製マイクロレジ
スト752を塗り、それにテストすべき半導体ウェファ
−の端子パターン3と、それらを外部回路に接続するた
めのリード部のパターン4とから成る回路パターンを、
その部分が感光するように写真焼付けした後、例えばコ
ダノク社のマイクロレジスト・ディヘロノバーで現像し
て回路パターン以外の部分の不用レジストを除去する。
第2図はこの段階における銅板上のフメトレジストの付
着状態を、第1図のラインLに沿った断面について示し
ている。次に銅板1の裏側より、端子パターン部に相当
する部分に、第3図に示すように弾性板5として厚さ2
寓諷のゴムと、厚さ11のプラスチックの補強板6を貼
付した後、銅板1にエツチングをほどこしく第4図)、
さらに、銅表面に残留するフォトレジストをコダノク社
のマイクロレジスト除去液を用いて除去すると、第5図
に示すように、弾性板5の表面に銅の端子パターンが形
成される。これを斜め上方より望む斜視図を第6図に示
す。第6図において、回路パターンは銅板1のエツチン
グにより形成されているわけであるが、ここでは記号1
を用いず、回路パターン各部に第1図の端子パターンお
よびリード部のパターンに相当して記号3 (端子)お
よび記号4 (リード)を用いてむ゛る。これを第7図
に示すように、あらかしめ用意されたプリント配線基板
7の上に接着固定し、各リード部4と、プリン1−配線
基板7の所定の配線8との間に電気的接続を行って、本
発明の製造方法によるプローブカードが得られる。第8
図は、第7図のラインMに沿った、プローブカード7の
断面を示す。
着状態を、第1図のラインLに沿った断面について示し
ている。次に銅板1の裏側より、端子パターン部に相当
する部分に、第3図に示すように弾性板5として厚さ2
寓諷のゴムと、厚さ11のプラスチックの補強板6を貼
付した後、銅板1にエツチングをほどこしく第4図)、
さらに、銅表面に残留するフォトレジストをコダノク社
のマイクロレジスト除去液を用いて除去すると、第5図
に示すように、弾性板5の表面に銅の端子パターンが形
成される。これを斜め上方より望む斜視図を第6図に示
す。第6図において、回路パターンは銅板1のエツチン
グにより形成されているわけであるが、ここでは記号1
を用いず、回路パターン各部に第1図の端子パターンお
よびリード部のパターンに相当して記号3 (端子)お
よび記号4 (リード)を用いてむ゛る。これを第7図
に示すように、あらかしめ用意されたプリント配線基板
7の上に接着固定し、各リード部4と、プリン1−配線
基板7の所定の配線8との間に電気的接続を行って、本
発明の製造方法によるプローブカードが得られる。第8
図は、第7図のラインMに沿った、プローブカード7の
断面を示す。
以」二のように、本発明によれば、テストすべきウェフ
ァ−の端子への接触子が、端子の数や配列パターンの複
雑性に関係なく、一定のフォトエツチングの工程で得ら
れ、接触子相互間にずれを生ずることもない。また、本
発明に基づく方法で製造されたプローブカードを用いれ
ば、ウェファ−のテストに当たっての、接触子とウェフ
ァ一端子との間の位置整合に際しても、ウェファ−とプ
ローブカードの2次元的位置関係を一度決定しておけば
よく、従来のプローブカードの場合のように、顕微鏡に
より探側とウェファ一端子間の接触を、各探針毎に監視
、調整する必要がない。
ァ−の端子への接触子が、端子の数や配列パターンの複
雑性に関係なく、一定のフォトエツチングの工程で得ら
れ、接触子相互間にずれを生ずることもない。また、本
発明に基づく方法で製造されたプローブカードを用いれ
ば、ウェファ−のテストに当たっての、接触子とウェフ
ァ一端子との間の位置整合に際しても、ウェファ−とプ
ローブカードの2次元的位置関係を一度決定しておけば
よく、従来のプローブカードの場合のように、顕微鏡に
より探側とウェファ一端子間の接触を、各探針毎に監視
、調整する必要がない。
第1図は本発明実施例においてフォトエツチングすべき
パターンを示す。第2図、第3図はフォトエツチング実
施の準備過程を説明するための図である。第4図はフォ
トエツチングにより弾性板上に形成されたパターンの断
面図である。第5図および第6図は残留フォトレジスト
が除去され、弾性板上に形成された銅のパターンの、そ
れぞれ断面図および斜視図である。第7図および第8図
はそれぞれ本実施例により製造されたプローブカードの
平面図および断面図である。 ■・・・銅板、 2・・・フォトレジスト、3
・・・端子パターン、4・・・リードパターン、5・・
・弾性板、 6・・・補強板、7・・・プリント
配線基板、 8・・・プリント配線。 特許出願人 日本電子材料株式会社 代 理 人 弁理士 西1) 新 手続補正書 動式) 昭和57年 特許層 第118938号2、発明の名
称 プローブカードの製造方法 3、補正をする者 事件との関係 特許出願人 住所 兵庫県尼崎市口田中宇野上167の10氏名
日本電子材料株式会社 代表者 大久保昌男 4、代理人
パターンを示す。第2図、第3図はフォトエツチング実
施の準備過程を説明するための図である。第4図はフォ
トエツチングにより弾性板上に形成されたパターンの断
面図である。第5図および第6図は残留フォトレジスト
が除去され、弾性板上に形成された銅のパターンの、そ
れぞれ断面図および斜視図である。第7図および第8図
はそれぞれ本実施例により製造されたプローブカードの
平面図および断面図である。 ■・・・銅板、 2・・・フォトレジスト、3
・・・端子パターン、4・・・リードパターン、5・・
・弾性板、 6・・・補強板、7・・・プリント
配線基板、 8・・・プリント配線。 特許出願人 日本電子材料株式会社 代 理 人 弁理士 西1) 新 手続補正書 動式) 昭和57年 特許層 第118938号2、発明の名
称 プローブカードの製造方法 3、補正をする者 事件との関係 特許出願人 住所 兵庫県尼崎市口田中宇野上167の10氏名
日本電子材料株式会社 代表者 大久保昌男 4、代理人
Claims (1)
- 金属板の片面にフォトレジストを塗布し、テストすべき
半導体ウェファ−の端子パターンとそれら端子パターン
につながってリード部を成すパターンとから成る回路パ
ターンを上記フォトレジストに写真焼付した後、上記回
路パターン以外の部分のフォトレジストを除去し、上記
金属板の、フォトレジストを塗布しなかった側の面に弾
性を有する絶縁板を貼付してから、上記金属板に上記回
路パターンを有する側よりエツチングをほどこして上記
回路パターンを示す金属部分を上記絶縁板」二に残留形
成させた後、金属部分表面上に残るフォトレジストを除
去し、上記絶縁板をプリント配線基板」二に固着し、上
記回路パターンのリード部を上記プリント配線基板の所
定の配線に電気接続することによってプローブカードを
形成させる、プローブカードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11893882A JPS599934A (ja) | 1982-07-07 | 1982-07-07 | プロ−ブカ−ドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11893882A JPS599934A (ja) | 1982-07-07 | 1982-07-07 | プロ−ブカ−ドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS599934A true JPS599934A (ja) | 1984-01-19 |
JPS6222529B2 JPS6222529B2 (ja) | 1987-05-19 |
Family
ID=14748941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11893882A Granted JPS599934A (ja) | 1982-07-07 | 1982-07-07 | プロ−ブカ−ドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS599934A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62233774A (ja) * | 1986-04-03 | 1987-10-14 | Matsushita Electric Ind Co Ltd | 回路基板の検査方法 |
JPH0462479A (ja) * | 1990-06-29 | 1992-02-27 | Sharp Corp | 半導体装置の電気的検査方法 |
US5412329A (en) * | 1991-11-18 | 1995-05-02 | Tokyo Electron Yamanashi Limited | Probe card |
WO1995034000A1 (fr) * | 1994-06-03 | 1995-12-14 | Hitachi, Ltd. | Dispositif de connexion et sa fabrication |
US20110159444A1 (en) * | 2006-04-14 | 2011-06-30 | Kabushiki Kaisha Nihon Micronics | Method for manufacturing probe sheet |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132181A (en) * | 1974-09-11 | 1976-03-18 | Matsushita Electric Ind Co Ltd | Handotaisoshisokuteiyopuroobubarinoseizohoho |
JPS51121267A (en) * | 1975-04-17 | 1976-10-23 | Seiko Epson Corp | Semiconductor wafer measuring device |
-
1982
- 1982-07-07 JP JP11893882A patent/JPS599934A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132181A (en) * | 1974-09-11 | 1976-03-18 | Matsushita Electric Ind Co Ltd | Handotaisoshisokuteiyopuroobubarinoseizohoho |
JPS51121267A (en) * | 1975-04-17 | 1976-10-23 | Seiko Epson Corp | Semiconductor wafer measuring device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62233774A (ja) * | 1986-04-03 | 1987-10-14 | Matsushita Electric Ind Co Ltd | 回路基板の検査方法 |
JPH0462479A (ja) * | 1990-06-29 | 1992-02-27 | Sharp Corp | 半導体装置の電気的検査方法 |
US5412329A (en) * | 1991-11-18 | 1995-05-02 | Tokyo Electron Yamanashi Limited | Probe card |
WO1995034000A1 (fr) * | 1994-06-03 | 1995-12-14 | Hitachi, Ltd. | Dispositif de connexion et sa fabrication |
US20110159444A1 (en) * | 2006-04-14 | 2011-06-30 | Kabushiki Kaisha Nihon Micronics | Method for manufacturing probe sheet |
US8202684B2 (en) * | 2006-04-14 | 2012-06-19 | Kabushiki Kaisha Nihon Micronics | Method for manufacturing probe sheet |
Also Published As
Publication number | Publication date |
---|---|
JPS6222529B2 (ja) | 1987-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
JPH0618555A (ja) | マイクロスプリングコンタクト、マイクロスプリングコンタクトの集合体、該マイクロスプリングコンタクトの集合体からなる電気的接続用端子及びマイクロスプリングコンタクトの製造方法 | |
SG144939A1 (en) | A probe card manufacturing method including sensing probe and the probe card, probe card inspection system | |
EP0361752A2 (en) | Selective solder formation on printed circuit boards | |
EP0147566A2 (en) | Method of forming contacts for flexible module carriers | |
JPS599934A (ja) | プロ−ブカ−ドの製造方法 | |
JP2003043064A (ja) | 接触子製造用金型及びその製造方法並びに接触子の製造方法 | |
JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
EP0836228A2 (en) | Improvements in or relating to carrier tapes | |
JP3446607B2 (ja) | コンタクトピン及びコンタクトプローブの製造方法 | |
JP2003207521A (ja) | プローブユニットおよびその製造方法、通電検査装置 | |
JP3822724B2 (ja) | コンタクトプローブの製造方法 | |
JP2003121470A (ja) | プローブの製造方法及びプローブ | |
JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
JPS6159530B2 (ja) | ||
JP3902438B2 (ja) | コンタクトプローブ及びその製造方法 | |
KR100242634B1 (ko) | 반도체 장치의 패드 구조 및 그 제조방법 | |
JPS6039834A (ja) | 微細パタ−ンの形成方法 | |
JPS63160330A (ja) | マスクアライメントの方法 | |
JPH03116847A (ja) | フィルム基板の製造方法 | |
JPH04263446A (ja) | Tab用テープキャリア | |
JP2003177145A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
JP2004069707A (ja) | エレクトリカルテスト用配線基板 | |
JP2002174645A (ja) | 検査治具の製造方法 | |
JPH11145619A (ja) | 多層配線基盤及びその製造方法 |