JPS5998285A - Binary circuit - Google Patents

Abstract

PURPOSE:To make a pattern binary accurately, by changing automatically the threshold to be a reference for detection in accordance with the background where minute dots exist. CONSTITUTION:The first comparing circuit 1L, where an electric signal obtained by converting photoelectrically the intensity of light from the surface of an object to be measured and a low threshold voltage are compared with each other, and the second comparing circuit 1H where this electric signal and a high threshold voltage are compared with each other are provided. Output signals of comparing circuits 1L and 1H are made binary in an operating circuit consisting of shift registers 2L-2H, inverters, NAND circuits 12-17, etc. to generate a binary signal. In the binary circuit of this constitution, the signal is transmitted selectively in accordance with output signals of comparing circuits 1L and 1H. If a part where the background is black is detected, the detection result of the low threshold system is respected to detect a minute signal change due to white in black; and if a part where the background is white is detected, the detection result of the high threshold system is respected to detect a minute signal change due to black in white, thus making the pattern binary accurately.

Description

【発明の詳細な説明】 本発明は２値化回路に関するものである。[Detailed description of the invention] The present invention relates to a binarization circuit.

マスクのパターンを認識する場合、マスクなＸ−Ｙステ
ージにセットし、下方から水銀ランプで光を照射し、上
方においてはその光を光電変換装置（Ｐｈｏｔｏ　Ｄｉ
ｏｄｅ　Ａｒｒａ７　）で画像収集し、この光電変換装
置の出力（これは光量に応じたアナログ出力で、いわば
ビディオ）を２値化変換回路によって２値化し、パター
ン認識をするという方法がとられる。ところで、マスク
の黒い部分内に大きな白の部分がある場合、あるいは白
い部分内忙大きな黒の部分がある場合にはパターンをビ
デオ信号によって明確に検出することができるが、黒い
部分内に微小な白の部分がある場合、あるいは白い部分
内に微小な黒の部分がある場合、その微小部分の存在を
示すビデオ信号の変化は極めて微小となり、２値化変換
回路によるディジタル出力の変化となって表われないと
いう問題がありだ。When recognizing a pattern on a mask, the mask is set on an X-Y stage, and light is irradiated from below with a mercury lamp, and the light is converted into a photoelectric conversion device (Photo Di) above.
A method is used in which an image is collected using a photoelectric converter, and the output of this photoelectric conversion device (this is an analog output according to the amount of light, so to speak, video) is binarized by a binarization conversion circuit and pattern recognition is performed. By the way, if there is a large white part within the black part of the mask, or if there is a large black part within the white part, the pattern can be clearly detected by the video signal, but if there is a small part within the black part. If there is a white part, or if there is a minute black part within a white part, the change in the video signal indicating the existence of that minute part will be extremely small, and will result in a change in the digital output from the binarization conversion circuit. The problem is that it doesn't show up.

これは主として７オトダイオードアレイを構成するダイ
オード相互間にリークがあるため微小点でのダイオード
電流が四方にリークし、ビデオ出力忙大きな変化ケ与え
るに至らないからである。This is mainly because there is leakage between the diodes constituting the 7-otodiode array, and the diode current at a minute point leaks in all directions, making it impossible to cause a large change in the video output.

そのため微小欠陥の検出をすることができなかった。Therefore, it was not possible to detect minute defects.

したがって本発明はパターンを正確に２値化できるよう
にすることな目的とするものである。Therefore, an object of the present invention is to enable accurate binarization of patterns.

以下本発明を実施例により説明する。The present invention will be explained below with reference to Examples.

第１図は本発明の一実施例に係る２値化回路を示すもの
である。FIG. 1 shows a binarization circuit according to an embodiment of the present invention.

ＩＨ，Ｍ、Ｌはそれぞれビデオ信号（フォト。IH, M, and L are video signals (photos).

ダイオード相互間イ）を２値化するためのコンパレータ
であるが、しきい値電圧がそれぞれ異なり、ＩＨは高し
きい値電圧、ＩＬは低いしきい値電圧。This is a comparator to binarize the voltage between the diodes (a), but each has a different threshold voltage, with IH being a high threshold voltage and IL being a low threshold voltage.

ＩＭは中間のしきい値電圧を有する。すなわち、ＩＨに
おいては絶対臼といえるか否かが判定できるようにしき
い値が定められている。ＩＬにおいては絶対点といえる
か否がか判定できるようにしきい値が定められている。IM has an intermediate threshold voltage. That is, in IH, a threshold value is set so that it can be determined whether or not it can be said to be an absolute mill. In IL, a threshold value is set so that it can be determined whether it can be said to be an absolute point or not.

そしてＩＭはＩＨのしきい値とＩＬのしきい値との中間
の値にしきい値が定められている。したがって、ＩＭに
よっては白とも黒とも判定できない。この３個のコンパ
レータＩＨ，Ｍ、Ｌにビデオ信号が共通に印加され、同
時に３箇所において判定を行うわけである。２Ｈ。The threshold value of IM is set at an intermediate value between the IH threshold value and the IL threshold value. Therefore, depending on the IM, it cannot be determined whether the image is white or black. A video signal is commonly applied to these three comparators IH, M, and L, and judgments are made at three locations at the same time. 2H.

Ｍ、Ｌはそれぞれシフト用クロック信号クロック１によ
ってシフトされる５ビツトのシフトレジスタである。３
Ｈ，３Ｍはそれぞれ２Ｈ，２Ｍの５ビツト分の信号を同
時に反転するインバータ群。M and L are 5-bit shift registers that are shifted by the shift clock signal CLOCK 1, respectively. 3
H and 3M are inverter groups that simultaneously invert the 5-bit signals of 2H and 2M, respectively.

４．５，６．７は５ビツト分の信号を入力とするＮＡＮ
Ｄ回路、８はＮＡＮＤ回路４の出力を反転するインバー
タ、９は入力信号反転回路内蔵型ＯＲ回路、１０はＯＲ
回路９の出力を反転するインバータ、１１はＮＡＮＤ回
路７の出力を反転するインバータ、１２〜１７はＮＡＮ
Ｄ回路、１８は入力信号反転回路内蔵型ＯＲ回路、１９
はインバータ、２０．２１はＮＡＮＤ回路、２２はフリ
ップフロップである。4.5 and 6.7 are NANs that receive 5-bit signals as input.
D circuit, 8 is an inverter that inverts the output of the NAND circuit 4, 9 is an OR circuit with a built-in input signal inversion circuit, 10 is an OR circuit
An inverter that inverts the output of the circuit 9, 11 an inverter that inverts the output of the NAND circuit 7, and 12 to 17 NAN
D circuit, 18 is an OR circuit with a built-in input signal inversion circuit, 19
is an inverter, 20.21 is a NAND circuit, and 22 is a flip-flop.

第２図はあるパターンを認識したときのタイムチャート
の一例を示す。FIG. 2 shows an example of a time chart when a certain pattern is recognized.

ビデオ信号は５元来マスクパターンの黒に対してはｖｔ
ｈＬ以下の値をとり、マスクパターンの白に対してはｖ
ｔｈＨ以上の値をとる。しかし、フォト・ダイオード・
アレイにスイッチング回路を附加することによって検出
点を走査させ連続的に光電変換をする場合、ダイオード
相互間でダイオード電流のリーク現象が生じるので、微
小臼、微小点が存在してもビデオ信号には僅かな変化と
じてしか表われず、又、パターンの変化に対応する速度
が遅（、遅延が生じる。したがって、第２図に示すパタ
ーンに対するビデオ信号は次のように変化するのでドツ
ト１の部分は黒であり、したがってビデオ信号は■ｔｈ
Ｌ以下である。しかし、ドツト２の部分は白であるにも
拘らず、それに対応するビデオ信号がパターンの変化に
迅速に対応できないためｖｔｈｔ、を僅かに越えたレベ
ルにとどまる。そして、ドツト３に対応するビデオ信号
において始めてｖｔｈＭを越えるに至るが、ドラ目は白
黒混在するので、それに対応するビデオ信号はレベルが
低下し、ドツト５に至っては黒となるのでそれに対応す
るビデオ信号はＶｔｈＬ以下のレベルとなる。The video signal is originally 5 Vt for the black mask pattern.
Takes a value less than hL, and v for the white of the mask pattern
Takes a value of thH or more. However, the photodiode
When a switching circuit is added to the array to scan the detection point and perform continuous photoelectric conversion, a diode current leak phenomenon occurs between the diodes, so even if there are micromills or microdots, the video signal will not be affected. Only small changes appear, and the speed at which the pattern changes is slow (delays occur).Therefore, the video signal for the pattern shown in Figure 2 changes as follows, so the portion of dot 1 is black, so the video signal is ■th
L or less. However, even though the dot 2 portion is white, the video signal corresponding to it cannot respond quickly to changes in the pattern, so it remains at a level slightly exceeding vth. Then, the video signal corresponding to dot 3 exceeds vthM for the first time, but since the dot eye is a mixture of black and white, the level of the video signal corresponding to it decreases, and when it reaches dot 5, it becomes black, so the video signal corresponding to it The signal has a level below VthL.

ドツト８では白黒混在するのでビデオ信号のレベルが向
上し、ｖｔｈＬを越え、ドラ）９．１０は完全な白なの
でレベルがさらに向上しｖｔｈＨを越える。そしてドツ
ト１１．１２．１３の部分に黒点が存在するのでビデオ
信号はドツト１１においてややレベルが低下し、ｖｔｈ
Ｈを僅かに越えた程度となり、ドツト１２においてはさ
らに低下してｖｔｈＬをわずかに越えた程度となる。そ
してドツト１３において白黒混在するのでレベルが上り
、ｖｔｈＬを越える。ドツト１４は完全に白なのでそれ
に対応するビデオ信号はレベルがｖｔｈＨより高（なり
、白黒混在するドツト１５に至っても”ｔｈＨより高い
レベルを保つがドツト１６以後は完全に黒なので、ビデ
オ信号も以後低下する。そ、して、このような変化をす
るビデオ信号に対して、第１図に示す回路によってどの
ようにパターン認識を行うかについて、第１図に示す回
路による情報処理方法を７０−チャート化した第３図を
参照しながら説明する。At dot 8, since black and white are mixed, the level of the video signal improves and exceeds vthL, and at dot 9.10, since it is completely white, the level further increases and exceeds vthH. Since there are black dots at dots 11, 12, and 13, the level of the video signal drops slightly at dot 11, and vth
At dot 12, it decreases further to slightly exceed vthL. Then, since black and white are mixed at dot 13, the level rises and exceeds vthL. Since dot 14 is completely white, the level of the video signal corresponding to it is higher than vthH (and even when it reaches dot 15, which is mixed black and white, it maintains a level higher than thH, but after dot 16 it is completely black, so the video signal is also higher than vthH). Then, regarding how to perform pattern recognition using the circuit shown in FIG. 1 for a video signal that undergoes such changes, an information processing method using the circuit shown in FIG. This will be explained with reference to FIG. 3, which is a chart.

しきい値電圧の異なる各コンバレーｆ　Ｉ　Ｈ、ＩＭ。Each combiner f IH, IM with different threshold voltage.

ＩＬでの検出結果は相対応するシフトレジスタ２Ｈ。The detection result at IL is sent to the corresponding shift register 2H.

２Ｍ、２Ｌに書き込むこととし、各シフトレジスタにお
いてはコンパレータから順次検出結果から送出される毎
に１ビツトずつシフ′トシ、常時５ピット分の信号が保
持されている。2M and 2L, and in each shift register, signals for 5 pits are always held by shifting 1 bit each time the detection results are sequentially sent out from the comparator.

ところで、入力信号反転器内蔵型ＯＲ回路９からは、現
在シフトレジスタ２Ｍに保持される５ビット分の信号が
全部同じ符号か否かが検出される。Incidentally, the OR circuit 9 with a built-in input signal inverter detects whether or not all 5-bit signals currently held in the shift register 2M have the same sign.

すなわち、５ビツト分の信号がすべて同符号ならば、Ｎ
ＡＮＤ回路５．６の出力は一方が１”、他方が０”とな
り、そうでないときはＮＡＮＤ回路５，６の双方から１
”が出力され、結果として入力信号反転器内蔵型ＯＲ回
路９からは５ビツトが同符号のとき１°′、異符号のと
き′０”という信号が出力される。そして同符号のとき
はＮＡＮＤ回路１５，１６．１７の出力を１”に固定し
、ＮＡＮＤ回路１２，１３．１４のみを信号伝達可能状
態にする。この場合において、Ｎ−ＡＮＤ回路４はＶｔ
ｈＨのコンパレータＩＨでの５ビツト分の検出結果が全
部″′０”か否かを検出するものであるので、もし、全
部゛０”であるといえない場合はＮＡＮＤ回路４からは
ｎｌ−ｎが出力され、ＮＡＮＤｌ　４’＆通じてシフト
レジスタ２Ｈの３ビツト目（５ビツトのうちの真中のビ
ット）の検出結果が判定信号として外部に送出される。In other words, if all 5 bits of signals have the same sign, N
The outputs of the AND circuits 5 and 6 are 1" on one side and 0" on the other, otherwise 1 is output from both NAND circuits 5 and 6.
As a result, the OR circuit 9 with a built-in input signal inverter outputs a signal of 1°' when the five bits have the same sign, and '0' when the five bits have different signs. When the signs are the same, the outputs of the NAND circuits 15, 16.17 are fixed at 1", and only the NAND circuits 12, 13.14 are enabled to transmit signals. In this case, the N-AND circuit 4 is
This is to detect whether the detection results for 5 bits by the comparator IH of hH are all "0", so if it cannot be said that all are "0", the NAND circuit 4 outputs nl-n. is output, and the detection result of the third bit (the middle bit of the five bits) of the shift register 2H is sent out as a determination signal through NANDl4'&.

例えば３ビツト目が”１”ならば１”、ｏ”ならば”０
”という風にである。勿論このとき、インバータ８によ
ってＮＡＮＤＩ　２．１３は出力が”１”に固定され他
の入力を伝達し得ない状態にされている。ところで、逆
に、もし、ｖｔｈｕのコンバレーｆｌＨでの５ビツト分
の検出結果が全部０である場合は、前の場合と逆にＮＡ
ＮＤ回路１４が信号伝達を不能にされ、ＮＡＮＤ回路１
２．１３が信号伝達を可能にされる。そしてＮＡＮＤ回
路７による検出の結果すなわち、５ビツト分のｖｔｈＬ
のコンパレータ２Ｌでの検出結果が全部″′１”か否か
によってＮＡ″ＮＤ回路１２．１３のどちらか一方を選
択する。すなわち、全部“１”の場合はＮＡＮＤ回路１
２を通じてフリップフロップ２２の出力（これはいわば
１ビツト前の判定結゛果）を判定結果として外部に送出
し、逆に全部１とはいえない場合は、ＮＡＮＤ回路１３
を通じてシフトレジスタ２Ｌの３ビツト目の検出結果が
判定結果として外部に送出される。For example, if the third bit is “1”, it is 1, and if the third bit is “o”, it is “0”.
Of course, at this time, the output of NANDI 2.13 is fixed to "1" by the inverter 8, making it impossible to transmit other inputs.By the way, if, on the other hand, If the detection results for 5 bits in the converter flH are all 0, contrary to the previous case, the NA
ND circuit 14 is disabled from signal transmission, and NAND circuit 1
2.13 is enabled for signaling. Then, as a result of detection by the NAND circuit 7, 5 bits of vthL
One of the NAND circuits 12 and 13 is selected depending on whether the detection results of the comparator 2L are all "1" or not.In other words, if all the detection results are "1", the NAND circuit 1 is selected.
2, the output of the flip-flop 22 (this is, so to speak, the judgment result of the previous bit) is sent to the outside as a judgment result, and conversely, if it cannot be said that all 1 is 1, the output of the flip-flop 22 is sent to the outside through the NAND circuit 13.
The detection result of the third bit of the shift register 2L is sent to the outside as a determination result.

今まで述べたのはシフトレジスタ２Ｍにおいて貯えられ
ている５ビツトの検出結果がすべて同じ符号であった場
合についてであるが１次に５ビツトの検出結果が同符号
ではない場合につ〜・て述べる。What has been described so far is the case where all the detection results of the 5 bits stored in the shift register 2M have the same sign, but what happens when the detection results of the primary 5 bits do not have the same sign? state

この場合、入力信号反転器内蔵型ＯＲ回路９の出力が０
゛′となり、ＮＡＮＤ回路１２．１３゜１４の各回路の
一つの入力端子を′０”にし、ＮＡＮＤ回路１５．１６
．１７の各回路の一つの入力端子を１”にする。そして
、シフトレジスタ２Ｈに貯えられている５ビツトの検出
結果の℃・ずれかがＩｔ　ＩＩＩか否かを検出し、全部
″′Ｏ”ならレイＮＡＮＤ回路１５を通じてシフトレジ
スタ２Ｌの３ビツト目の信号を判定結果として外部に送
出する。当該５ビツトのうちいずれかが１”であるとき
、シフトレジスタ２Ｌに貯えられて℃・る５ビツトの信
号のうちいずれかがＯ′′か否かにより　、てＮＡＮＤ
回路１７か１６かが選ばれ、前者のときはＮＡＮＤ回路
１７を通じてシフトレジスタ２Ｍの３ビツト目の検出結
果か判定信号として外部罠送出され、後者のときはシフ
トレジスタ２Ｍの３ビツト目の検出結果が判定信号とし
て外部に送かかる情報処理は１ドツトのビデオ信号毎に
行うのである。In this case, the output of the OR circuit 9 with a built-in input signal inverter is 0.
゛', one input terminal of each circuit of NAND circuits 12.13゜14 is set to ``0'', and NAND circuits 15.16
．． One input terminal of each of the 17 circuits is set to 1".Then, it is detected whether the degree of deviation of the 5-bit detection results stored in the shift register 2H is It III or not, and all of them are set to "'O". If so, the signal of the third bit of the shift register 2L is sent to the outside as a judgment result through the Ray NAND circuit 15. When any one of the 5 bits is 1", the 5 bits stored in the shift register 2L are Depending on whether any of the signals is O'' or not, NAND
Either circuit 17 or 16 is selected, and in the case of the former, the detection result of the 3rd bit of the shift register 2M is sent out as a judgment signal through the NAND circuit 17, and in the case of the latter, the detection result of the 3rd bit of the shift register 2M is sent to the external trap. The information processing that is sent to the outside as a judgment signal is performed for each dot of the video signal.

したがって、マスクの黒いパターン中の白点な含むドツ
ト３を中心としたドツト１〜５のビデオ信号に対しては
、矢印Ａに示す如＜、ｖｔｈＬ系の検出結果（シフトレ
ジスタ２Ｌの３ビツト目の信号）を判定結果とするので
、白と判定される。すなわち、これは５ピツト中に中間
レベルを越えるものもあれば越えないものもあり、そこ
でノヘイレベルを越えるものがあるか否かを判定したが
ノ・イレペルを越えるものがない。そこでこの場合、概
括的に黒を背景とすると考えられるから、熱中の白を見
逃すことのないようにすべく低しきい値ｖｔｈＬ系の検
出結果を判定結果とするのである。では、ドツト６を中
心とするドツト４〜８のビデオ信号に対しては、や暫、
り矢印Ａに示す如（、ｖｔｈｔ、系の検出結果を判定結
果とするが、ｖｔｈＬ系の検出結果は黒なので黒となる
。Therefore, for the video signal of dots 1 to 5 centered around dot 3, which is a white point in the black pattern of the mask, the detection result of the vthL system (the 3rd bit of the shift register 2L) is determined as shown by arrow A. signal) as the determination result, it is determined to be white. That is, some of the 5 pits exceeded the intermediate level, while others did not, and it was determined whether there were any that exceeded the Nohey level, but none exceeded the Nohey level. Therefore, in this case, since it is considered that the background is generally black, the detection result of the low threshold value vthL system is used as the determination result in order to avoid overlooking the white in the heat. Now, for the video signal of dots 4 to 8 with dot 6 in the center, for a while,
As shown by arrow A, the detection result for the (,vth, system) is taken as the determination result, but since the detection result for the vthL system is black, it is black.

次にドツト９を中心とするドツト７〜１１のピきい値ｖ
ｔｈＭ系の検出結果を判定結果として採用する。したが
って白である。これは白、黒混在するので、中間しきい
値ｖｔｈＭ系の検出結果を判定結果とするのである。Next, the peak value v of dots 7 to 11 centered on dot 9
The detection result of the thM system is adopted as the determination result. Therefore it is white. Since this includes both white and black, the detection result of the intermediate threshold vthM system is used as the determination result.

このように本発明によれば、微小点の存在する背景に応
じて検出用基準となるしきい値を自動的に変化させ、黒
部に存在する白点、白部に存在する黒点を着実に検出す
るのである。すなわち、背景が黒の部分を検出するとき
は低しき〜・値■ｔｈＬ系の検出結果を尊重することに
より黒の中の白による微小な信号変化を検出し、逆に背
景が白の部分を検出するときは高いしきい値ｖｔｈＨ系
の検出結果を尊重することにより白の中の黒による微小
な信号変化を検出するものである。また、白黒混在する
ときは中間しきい値ｖｔｈＭ系の検出結果を判定結果と
する。このようにすれば、従来の単一のｖｔｈ系の回路
によりパターン認識する場合に比較して正確な認識結果
が得られ、微小欠陥をも検出することができるのである
。As described above, according to the present invention, the threshold value serving as the detection standard is automatically changed according to the background in which the minute dot exists, and white dots existing in black areas and black dots existing in white areas are steadily detected. That's what I do. In other words, when detecting a part with a black background, a low value is used. By respecting the detection results of the thL system, small signal changes due to white in black can be detected, and conversely, when detecting a part with a white background, a small signal change due to white in black can be detected. When detecting, a minute signal change due to black in white is detected by respecting the detection result of the high threshold vthH system. Further, when black and white are mixed, the detection result of the intermediate threshold value vthM system is used as the determination result. In this way, more accurate recognition results can be obtained than in conventional pattern recognition using a single VTH circuit, and even minute defects can be detected.

上記実施例において２値化信号は白パターンな＋５Ｖ、
黒パターンをＯＶとしているが、例えばインバートし、
白パターンなＯＶ、黒パターンを＋５Ｖとすることもで
きる。In the above embodiment, the binary signal is a white pattern of +5V,
The black pattern is set as OV, but for example, if you invert it,
It is also possible to set the white pattern OV and the black pattern to +5V.

本発明はパターン認識装置に広く適用することができる
。The present invention can be widely applied to pattern recognition devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例に係るパターン認識装置の回
路図である。第２図はあるパターンと、それに対応する
各信号のタイムチャート図である。 第３図は上記回路の機能を説明するフローチャーート図
である。 ＩＨ，ＩＭ、ＬＬ・・・検出回路（コンパレータ）、２
Ｈ，２Ｍ、２Ｌ・・・シフトレジスタ、３Ｈ，３Ｍ・・
・インバータ、４〜７・・・ＮＡＮＤ回路、８・・・イ
ンバータ、９・・・入力信号反転器内蔵型ＯＲ回路、１
０゜１１・・・インバータ、１２〜１７・・・ＮＡＮＤ
回路、１８・・・入力信号反転器内蔵型ＯＲ回路、１９
・・・インバータ、２０．２１・・・ＮＡＮＤ回路、２
２−・・一時記憶用フリップフロップ。 代理人　弁理士　　高　橋　明　夫FIG. 1 is a circuit diagram of a pattern recognition device according to an embodiment of the present invention. FIG. 2 is a time chart of a certain pattern and each signal corresponding to the pattern. FIG. 3 is a flowchart explaining the functions of the above circuit. IH, IM, LL...detection circuit (comparator), 2
H, 2M, 2L...shift register, 3H, 3M...
・Inverter, 4 to 7...NAND circuit, 8...Inverter, 9...OR circuit with built-in input signal inverter, 1
0゜11...Inverter, 12-17...NAND
Circuit, 18... OR circuit with built-in input signal inverter, 19
...Inverter, 20.21...NAND circuit, 2
2--Flip-flop for temporary storage. Agent Patent Attorney Akio Takahashi

Claims (1)

【特許請求の範囲】[Claims] 被測定物表面からの光の強度をこれに対応した電気信号
に変換するための光電変換装置と、上記変換された電気
信号と低しきい値電圧とを比較するための第１比較回路
と、上記変換された電気信号と高しきい値電圧とを比較
するための第２比較回路と、上記第１及び第２比較回路
の出力信号を受けて２値信号を形成するための演算回路
とを含む２値化回路であって、上記演算回路は、上記第
１または第２の比較回路の出力信号に応じた信号を選択
的に送出するようにされてなることケ特徴とする２値化
回路。a photoelectric conversion device for converting the intensity of light from the surface of the object to be measured into an electric signal corresponding thereto; a first comparison circuit for comparing the converted electric signal with a low threshold voltage; a second comparison circuit for comparing the converted electrical signal with a high threshold voltage; and an arithmetic circuit for receiving the output signals of the first and second comparison circuits and forming a binary signal. A binarization circuit comprising: the arithmetic circuit selectively sending out a signal according to the output signal of the first or second comparison circuit; .