JPS5997230A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPS5997230A JPS5997230A JP57205956A JP20595682A JPS5997230A JP S5997230 A JPS5997230 A JP S5997230A JP 57205956 A JP57205956 A JP 57205956A JP 20595682 A JP20595682 A JP 20595682A JP S5997230 A JPS5997230 A JP S5997230A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mos
- stages
- inverters
- invs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号入力端子を共通にし、入力信号と同相の
波形を出力する第1のインバータ列と入力信号と逆相の
波形を出力する第2のインバータ列とを有し、各インバ
ータにMO3電界効果トランクスタ即ちMOSFETで
構成したMOSインバータを使用した半導体集積回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention has a first inverter array that shares a signal input terminal and outputs a waveform that is in phase with the input signal, and a second inverter array that outputs a waveform that is in opposite phase to the input signal. The present invention relates to a semiconductor integrated circuit having a row of inverters, each inverter using a MOS inverter constituted by an MO3 field effect trunk transistor, that is, a MOSFET.
従来例の構成とその問題点
共通の信号入力端子を有し、入力信号と同相の波形を出
力する第1のインパーク列および入力信号と逆相の波形
を出力する第2のインバータ列とを有する回路は、通常
第1図に示すように構成されていて、インバータX1、
X2、X3、X4およびY】、Y2、Y3がそれぞれ縦
続接続されて第1および第2のインバータ列が構成され
、各々の初段のインバータX1およびYlがそれぞれ共
通の入力端子に接続されている。そして、両インバータ
列の最後段のインバータX4およびY3がそれぞれ出力
端子XoutおよびYoutに接続されていて、偶数段
のインバータを有する第1のインバータ列の出力端子X
。utからは入力信号と同相の波形が出力され、奇数段
のインバータを有する第2のイン・ぐ−夕刊の出力端子
Youtからは入力信号と逆相の波形が出力される。The structure of the conventional example and its problems A first imper array that has a common signal input terminal and outputs a waveform that is in phase with the input signal, and a second inverter array that outputs a waveform that is in opposite phase to the input signal. The circuit is usually configured as shown in FIG. 1, and includes an inverter X1,
X2, X3, X4, and Y], Y2, and Y3 are connected in cascade to form first and second inverter columns, and the first-stage inverters X1 and Yl are respectively connected to a common input terminal. Inverters X4 and Y3 at the last stage of both inverter rows are connected to the output terminals Xout and Yout, respectively, and the output terminal X of the first inverter row having an even number of stages of inverters
. A waveform in phase with the input signal is output from ut, and a waveform in phase with the input signal is output from the second output terminal Yout having an odd number of stages of inverters.
従来、この回路にMOSFETを用いて第2図に示すよ
うな半導体集積回路が構成されていた。第2図において
、各インバータX11X2、X3、X4、Yl、Y2お
よびY3には、PチャンネルMO8FETおよびNチャ
ンネルMO8FETの相補形のMOSFET 、即ちC
MO8によシ構成され、各々同一特性を有するMOSイ
ンパークAI 、A2 、A3 、A4 N Bl
、B2およびB3がそれぞれ使用されている。ここで
、通常この種の回路は第1および第2のインバータ列の
それぞれのインバータの段数に奇数段の差を有するので
、縦続接続された各インバータ間の、前段のインバータ
の出力抵抗と後段のインバータの入力容量との積のイン
バータ列ごとの総和によって決定される信号伝搬時間が
、第1のインバータ列と第2のインバータ列とでは相異
が生じる。Conventionally, a semiconductor integrated circuit as shown in FIG. 2 has been constructed using MOSFETs in this circuit. In FIG. 2, each inverter X11X2, X3,
MOS Impark AI, A2, A3, A4 N Bl composed of MO8 and each having the same characteristics
, B2 and B3 are used, respectively. Here, since this type of circuit normally has an odd number of stages difference between the number of inverter stages in each of the first and second inverter rows, the output resistance of the preceding stage inverter and the succeeding stage's The signal propagation time determined by the sum of the product with the input capacitance of the inverter for each inverter row differs between the first inverter row and the second inverter row.
従って、MOSインバータAi 、A2 、A3および
A4からなる第1のインバータ列と、MOSインバータ
B1、B2およびB3からなる第2のインバータ列とに
おいて、各々のインバータの段数差によシ、両インバー
タ列の出力端子AoutおよびB。ut間で信号伝搬時
間の差に起因する出力信号の遅れが生じる等の欠点があ
った。Therefore, in the first inverter row consisting of MOS inverters Ai, A2, A3, and A4 and the second inverter row consisting of MOS inverters B1, B2, and B3, depending on the difference in the number of stages of each inverter, both inverter rows output terminals Aout and B of. There were drawbacks such as a delay in the output signal due to a difference in signal propagation time between the UTs.
発明の目的
本発明は、上記従来例の欠点に鑑みてなされたもので、
両インバータ列間のインバータの段数差によって生じる
信号伝搬時間の差を無くしだ半導体集積回路を提供する
ものである。Purpose of the Invention The present invention has been made in view of the drawbacks of the above-mentioned conventional examples.
The present invention provides a semiconductor integrated circuit that eliminates the difference in signal propagation time caused by the difference in the number of inverter stages between both inverter rows.
発明の構成
上記目的を達成するために、本発明は第1および第2の
インバータ列において、各段間における前段のMOSイ
ンバータの出力抵抗と後段のMOSインパークの入力容
量との積の各インバータ列ごとの総和が、第1のインバ
ータ列と第2のインバータ列とで相等しくなるように、
各段のMOSインバータを構成したものである。Structure of the Invention In order to achieve the above object, the present invention provides, in the first and second inverter rows, the product of the output resistance of the preceding MOS inverter and the input capacitance of the succeeding MOS inverter between each stage. So that the total sum for each column is equal between the first inverter column and the second inverter column,
This is a configuration of MOS inverters at each stage.
実施例の説明
以下、図面によシ本発明の実施例を詳細に説明する。第
3図は、本発明の一実施例の回路を示す図である。第3
図において、第1および第2のインバータ列は、各々同
一特性のPチャンネルMO8FETおよびNチャンネル
MO8FETからなるCMO8で構成されたMOSイン
バータC11C2、C3、C4およびDl、B2、B3
がそれぞれ縦続的に接続されていて、両インバータ列の
各初段のMOSインバータC1およびDIがそれぞれ共
通の入力端子に接続され、両インバータ列の各最後段の
MOSインバータC4およびB3がそれぞれ出力端子C
3utおよびり。utにそれぞれ接続されている。この
時、MOSインバータC1、C2\ C3\C。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 3 is a diagram showing a circuit according to an embodiment of the present invention. Third
In the figure, the first and second inverter rows are MOS inverters C11C2, C3, C4, and Dl, B2, B3 each composed of CMO8s consisting of a P-channel MO8FET and an N-channel MO8FET with the same characteristics.
are connected in series, the first-stage MOS inverters C1 and DI of both inverter rows are connected to a common input terminal, and the last-stage MOS inverters C4 and B3 of both inverter rows are connected to an output terminal C, respectively.
3ut and bird. ut, respectively. At this time, MOS inverters C1, C2\C3\C.
DlおよびB3は、それぞれ同一構造の第1のMOSイ
ンバータが使用されている。またMOSインパークB2
は、それを構成するMOSFETのダート長が、第1の
MOSインバータを構成するMO8FETOケ9−ト長
の3/2倍の長さを有する第2のMOSインパークが使
用されていて、第1のMOSインバー1と比較して入力
容量および出力抵抗がそれぞれ3/2倍の値を有してい
る。ここで、PチャンネルMO8FETおよびNチャン
ネルMO8FETの個々のオン抵抗および形状をそれぞ
れ等しく設計した場合、MOSインバータC1の出力抵
抗とMOSインバータC2の入力容量との積をτとする
と、第1のインバータ列の各インバータC1、C2、C
3およびC4間でその積τはそれぞれ等しく、第1のイ
ンバータ列における総和は3τとなる。一方、第2のイ
ンバータ列において、MOSイン・ぐ−タD1の出力抵
抗とMOSインバータB2の入力容量との積MOSイン
バータB3の入力容量との積は丁τとなリ、その総和は
3τとなって第1のインバータ列と等しくなる。従って
、第1列のインバータ列と第2のインバータ列とで、両
者の信号伝搬時間の差が生じなくなる。First MOS inverters having the same structure are used for D1 and B3. Also MOS Impark B2
In this case, a second MOS impark is used in which the dart length of the MOSFET constituting it is 3/2 times as long as the MO8FETO gate length constituting the first MOS inverter. The input capacitance and output resistance each have 3/2 times the value of the MOS Inverter 1. Here, if the individual on-resistances and shapes of the P-channel MO8FET and the N-channel MO8FET are designed to be equal, and if the product of the output resistance of the MOS inverter C1 and the input capacitance of the MOS inverter C2 is τ, then the first inverter string Each inverter C1, C2, C
The products τ are equal between 3 and C4, and the total sum in the first inverter row is 3τ. On the other hand, in the second inverter row, the product of the output resistance of MOS inverter D1 and the input capacitance of MOS inverter B2, and the product of the input capacitance of MOS inverter B3, is equal to τ, and the total sum is 3τ. Therefore, it becomes equal to the first inverter row. Therefore, there is no difference in signal propagation time between the first inverter row and the second inverter row.
また、本発明は、各インバータ列のインバータの段数を
増やして構成することもでき、その場合、第1のインバ
ータ列は、3n+m(m、nは自然数)段の第1のMO
Sインパークを縦続接続し、第2のインバータ列は、m
−1−n段の第1のMOSインバータおよびn段の第2
のMOSインバータを、第1のMOSインバータを初段
としてn段の第2のMOSインバータを第1のMOSイ
ンバータでそれぞれ挾むように縦続接続して構成すれば
よく、その際、各インバータ列の出力信号の位相は各々
のインバータの段数によって決定される。Further, the present invention can also be configured by increasing the number of inverter stages in each inverter row, in which case the first inverter row has a first MO of 3n+m (m, n is a natural number) stages.
S in parks are connected in cascade, and the second inverter row is m
-1-n stage first MOS inverter and n stage second MOS inverter
MOS inverters may be configured by cascade-connecting the first MOS inverter as the first stage and the n-stage second MOS inverters sandwiched between the first MOS inverters. The phase is determined by the number of stages of each inverter.
発明の詳細
な説明したように、本発明は、入力信号と同相の波形を
出力するイン・ぐ−夕刊と、入力信号と逆相の波形を出
力するインバータ列との信号伝搬時間を等しくすること
ができ、ロノック回路に用いて高速性能の向上を図るこ
とができる。As described in detail, the present invention is to equalize the signal propagation time of an inverter array that outputs a waveform that is in phase with the input signal and an inverter array that outputs a waveform that is opposite in phase to the input signal. It can be used in Ronok circuits to improve high-speed performance.
第1図は、共通の信号入力端子を有し、入力信号と同相
および逆相の波形をそれぞれ出力する回路の一般的なブ
ロック図、第2図は、第1図の回路をMOSインバータ
を用いて構成した従来例の回路図、第3図は、本発明の
一実施例の回路図である。
AI % A2 x A3 XA4\ B1)B2\
B3%ClXC2\C3\ C41DI % D2 X
D3 °°・MOSインバータ。
第1図
第2図
ss
i 第3図Figure 1 is a general block diagram of a circuit that has a common signal input terminal and outputs waveforms in-phase and anti-phase with the input signal, respectively. Figure 2 shows the circuit in Figure 1 using a MOS inverter. FIG. 3 is a circuit diagram of an embodiment of the present invention. AI % A2 x A3 XA4\ B1) B2\
B3%ClXC2\C3\C41DI % D2 X
D3 °°・MOS inverter. Figure 1 Figure 2 ss i Figure 3
Claims (3)
第]のインパーク列と、MOSインバータを奇数段縦続
的に接続した第2のインバータ列とを有し、各段間にお
ける前段のMOSインバータの出力抵抗と後段のMOS
インバータの入力容量との積を前記のインバータ列と前
記第2のインバータ列とで相等しくなるように前記各段
のMOSインバータを構成したことを特徴とする半導体
集積回路。(1) It has a first inverter row in which an even number of MOS inverters are connected in series, and a second inverter row in which an odd number of MOS inverters are connected in series, and the previous stage MOS inverter between each stage. output resistance and subsequent MOS
A semiconductor integrated circuit characterized in that the MOS inverters in each stage are configured so that the product of the inverter input capacitance is equal between the inverter row and the second inverter row.
、前記第2のインバータ列は、m+1段の前記第1のM
OSインバータおよびn段の第2のMOSインバータを
、前記第1のMOSインバータを初段として前記第2の
MOSインバータを前記第1のMOSインパークで挾む
ように縦続接続したことを特徴とする特許請求の範囲第
(1)項記載の半導体集積回路。(2) The first inverter row has 3n+m (m. n is a natural number) stages of first MOS inverters connected in cascade, and the second inverter row has m+1 stages of the first MMOS inverters connected in cascade.
An OS inverter and n stages of second MOS inverters are connected in cascade such that the first MOS inverter is the first stage and the second MOS inverter is sandwiched between the first MOS inverters. A semiconductor integrated circuit according to scope (1).
MOSFETが前記第1のMOSインバータを構成する
MOSFETのr−ト長の3/2倍のタート長を有する
ことを特徴とする特許請求の範囲第(2)項記載の半導
体集積回路。(3) The second MOS inverter is characterized in that the MOSFETs constituting it have a tart length that is 3/2 times the length of the MOSFETs constituting the first MOS inverter. A semiconductor integrated circuit according to scope (2).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205956A JPS5997230A (en) | 1982-11-26 | 1982-11-26 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205956A JPS5997230A (en) | 1982-11-26 | 1982-11-26 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5997230A true JPS5997230A (en) | 1984-06-05 |
Family
ID=16515481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57205956A Pending JPS5997230A (en) | 1982-11-26 | 1982-11-26 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5997230A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0583881A1 (en) * | 1992-08-07 | 1994-02-23 | Lsi Logic Corporation | CMOS differential driver circuit for high offset ground |
WO2004001971A1 (en) * | 2002-06-20 | 2003-12-31 | Infineon Technologies Ag | Logic circuit |
-
1982
- 1982-11-26 JP JP57205956A patent/JPS5997230A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0583881A1 (en) * | 1992-08-07 | 1994-02-23 | Lsi Logic Corporation | CMOS differential driver circuit for high offset ground |
WO2004001971A1 (en) * | 2002-06-20 | 2003-12-31 | Infineon Technologies Ag | Logic circuit |
US7132858B2 (en) | 2002-06-20 | 2006-11-07 | Infineon Technologies Ag | Logic circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5321368A (en) | Synchronized, digital sequential circuit | |
KR900008023B1 (en) | Large scale semiconductor logic circuitry | |
JPS60157334A (en) | Logic circuit | |
US6255879B1 (en) | Digital programmable delay element | |
US5479112A (en) | Logic gate with matched output rise and fall times and method of construction | |
JPS5997230A (en) | Semiconductor integrated circuit | |
US4882698A (en) | Cell based ALU with tree structured carry, inverting logic and balanced loading | |
US4739195A (en) | Mosfet circuit for exclusive control | |
JP3038757B2 (en) | Shift register circuit | |
US6489811B2 (en) | Logic gate with symmetrical propagation delay from any input to any output and a controlled output pulse width | |
JPS60150314A (en) | D flip-flop circuit | |
JPH0247135B2 (en) | ||
JPS6022431B2 (en) | dynamic shift register | |
JPS62120117A (en) | Delay circuit | |
JPS5999820A (en) | Semiconductor integrated circuit | |
US4513388A (en) | Electronic device for the execution of a mathematical operation on sets of three digital variables | |
JPS60123129A (en) | Clock generating circuit | |
JPS63155822A (en) | Mos logic circuit | |
JPS58212697A (en) | Encoding circuit | |
JPH01115213A (en) | Noise eliminating circuit | |
JPS6143012A (en) | Digital filter | |
SU1525881A1 (en) | Variable delay line | |
JPS6282817A (en) | Logic circuit | |
EP0110958A4 (en) | Three level mos logic circuit. | |
JPH026683Y2 (en) |