JPS5994848A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5994848A JPS5994848A JP20564082A JP20564082A JPS5994848A JP S5994848 A JPS5994848 A JP S5994848A JP 20564082 A JP20564082 A JP 20564082A JP 20564082 A JP20564082 A JP 20564082A JP S5994848 A JPS5994848 A JP S5994848A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- silicon film
- nitride silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は表面保護膜として窒化シリコン膜を用いた半導
体装置の製造方法に関する。
体装置の製造方法に関する。
窒化シリコン膜は酸化シリコン膜に比して耐湿性のよい
こと、ナトリウムイオンなどのアルカリイオンの透過性
の少ないことなど表面保護膜としてすぐれた性質をもつ
。窒化シリコン膜は直接窒化法、高温反応法、減圧反応
法、低温プラズマ法などによって生成される。第１図へ
〜（ＤｌはＩＣのトランジスタ部の製造工程を示し、第
１幽囚においてはＰ形シリコン基板１の上にＮ十埋込層
２およびＰ＋分離層３で囲まれたＮＰＮＩ−ランジスタ
が形成されている。表面はエミツタ層拡散のための窓部
が薄くなっている酸化シリコン膜４で覆われている。こ
の上に第１図（Ｂｌのように窒化シリコン膜５を被覆し
たのち、エツチングにより第１図（Ｃ１のようにコンタ
クトホール６．７を明ける。第１図（１）ｌにおいては
この上にアルミ蒸着膜８を設けている。しかしこの場合
コンタクトホールの部分では第２図へすようなアルミニ
ウム膜８の切り立った形の段差ができ、アルミニウム膜
８が段差部分９で非常に薄くなってしまうことがある。
こと、ナトリウムイオンなどのアルカリイオンの透過性
の少ないことなど表面保護膜としてすぐれた性質をもつ
。窒化シリコン膜は直接窒化法、高温反応法、減圧反応
法、低温プラズマ法などによって生成される。第１図へ
〜（ＤｌはＩＣのトランジスタ部の製造工程を示し、第
１幽囚においてはＰ形シリコン基板１の上にＮ十埋込層
２およびＰ＋分離層３で囲まれたＮＰＮＩ−ランジスタ
が形成されている。表面はエミツタ層拡散のための窓部
が薄くなっている酸化シリコン膜４で覆われている。こ
の上に第１図（Ｂｌのように窒化シリコン膜５を被覆し
たのち、エツチングにより第１図（Ｃ１のようにコンタ
クトホール６．７を明ける。第１図（１）ｌにおいては
この上にアルミ蒸着膜８を設けている。しかしこの場合
コンタクトホールの部分では第２図へすようなアルミニ
ウム膜８の切り立った形の段差ができ、アルミニウム膜
８が段差部分９で非常に薄くなってしまうことがある。
アルミニウム膜を電極ないし配線金属として使用する際
、この段差部分で断線を起こし、半導体装置の信頼性を
著しく損っていた。
、この段差部分で断線を起こし、半導体装置の信頼性を
著しく損っていた。
このような欠点は第３図に示すように窒化シリコン膜５
の窓部に傾斜ｌＯを有する半導体装置の製造方法を提供
することを目的とする。
の窓部に傾斜ｌＯを有する半導体装置の製造方法を提供
することを目的とする。
この目的は半導体装置の表面保護膜として窒化シリコン
膜を形成した後、その窒化シリコン膜より窒素含有量の
多い窒化シリコン膜を付カロして被着し、次いで窓を明
けるべき領域以外の領域を耐エツチング膜で被覆してエ
ツチングすることｌこより窒化シリコン膜に窓明けを行
うことによって達成される。
膜を形成した後、その窒化シリコン膜より窒素含有量の
多い窒化シリコン膜を付カロして被着し、次いで窓を明
けるべき領域以外の領域を耐エツチング膜で被覆してエ
ツチングすることｌこより窒化シリコン膜に窓明けを行
うことによって達成される。
以下図を引用して本発明の実施例につＧ）で説明する。
第４幽囚においてシリコン板１１の上１こ形成された酸
化シリコン膜４の上に従来と同様の窒化シリコン膜５が
被覆している。この窒化シリコン膜５は、例えばＳｉＨ
，を３００ＣＣ／分、ＮＨ，を１８００ｃｃ／分の流量
で流しながらシリコンウェーハ間に高周波電界を印加す
る低温プラス゛マ法ζこよって形成され、８ｉ３Ｎ、に
近い組成を有する。さらにこの窒化シリコン膜５の上に
窒素含有量の多い窒化シリコン膜１２が付加形成さ扛て
（１）る。そのような窒化シリコン膜１２は、例えばＳ
ｉＨ４の流量が７Ｑｃｃ／分であるのに対してＮＨ３の
流量を２０００ｃｃ／分とするようなＮＨ５のＳｉＨ，
に対する流量比を高めての低温プラズマ法により生成す
ること力≦できる。次いでフォトエツチツク法により窓
明は音すを残してレジスト膜１３により被覆しエツチン
グを行う。この場合窒素の多い窒化シリコン膜１２は５
ｉ３）Ｉ、膜５に比してエツチングされやすく、レジス
トの下に浸透するエツチング液により第４図（均に示す
ように傾斜１４が形成され、５ｉ３Ｂ、膜５にも傾斜１
５がつく。これにより第４図（Ｃ１に示すような窒化シ
リコン膜の角θの傾斜形状か得られ、半導体装置の能動
領域を保詣するパッシベーション効果を低下させること
なく、アルミニウム配線の段差部におりる断線を防止す
ることができる。
化シリコン膜４の上に従来と同様の窒化シリコン膜５が
被覆している。この窒化シリコン膜５は、例えばＳｉＨ
，を３００ＣＣ／分、ＮＨ，を１８００ｃｃ／分の流量
で流しながらシリコンウェーハ間に高周波電界を印加す
る低温プラス゛マ法ζこよって形成され、８ｉ３Ｎ、に
近い組成を有する。さらにこの窒化シリコン膜５の上に
窒素含有量の多い窒化シリコン膜１２が付加形成さ扛て
（１）る。そのような窒化シリコン膜１２は、例えばＳ
ｉＨ４の流量が７Ｑｃｃ／分であるのに対してＮＨ３の
流量を２０００ｃｃ／分とするようなＮＨ５のＳｉＨ，
に対する流量比を高めての低温プラズマ法により生成す
ること力≦できる。次いでフォトエツチツク法により窓
明は音すを残してレジスト膜１３により被覆しエツチン
グを行う。この場合窒素の多い窒化シリコン膜１２は５
ｉ３）Ｉ、膜５に比してエツチングされやすく、レジス
トの下に浸透するエツチング液により第４図（均に示す
ように傾斜１４が形成され、５ｉ３Ｂ、膜５にも傾斜１
５がつく。これにより第４図（Ｃ１に示すような窒化シ
リコン膜の角θの傾斜形状か得られ、半導体装置の能動
領域を保詣するパッシベーション効果を低下させること
なく、アルミニウム配線の段差部におりる断線を防止す
ることができる。
θの胆は例えは２０°になる。
第５図は二層配線を有するリニヤＩＣにおいて本発明を
実施した例を示し、シリコン板１１の上の酸化膜４の上
に設けられるアルミニウム蒸着膜８をさらに窒化シリコ
ン膜５で稜い、その上に第二層のアルミニウム蒸着膜１
４を設けたもので、窒化シリコン膜５に本発明により傾
斜ＩＯをつけることによってスルーホール部におけるア
ルミニウム配線の断線を防止することができた。
実施した例を示し、シリコン板１１の上の酸化膜４の上
に設けられるアルミニウム蒸着膜８をさらに窒化シリコ
ン膜５で稜い、その上に第二層のアルミニウム蒸着膜１
４を設けたもので、窒化シリコン膜５に本発明により傾
斜ＩＯをつけることによってスルーホール部におけるア
ルミニウム配線の断線を防止することができた。
第６図は半導体集積回路のバンプ構造に適用した例で、
酸化膜４およびアルミ蒸着膜８の上の窒化シリコン膜５
に窓明けを行いその上にバリヤ金属層１５．コンタクト
金属層１６．バンプ電極金属層１７からなるバンプ電極
を形成する。窒化シリコン膜５に本発明により傾斜１０
をつけることにより、バンプ電極下側と窒化膜の間に空
洞ができることがなく、エツチング液のしみ込み、残留
がなくなり、窓明は段差部におけるバンブ電極金属と窒
化膜との密着が改善され、バンプ電極の引張り強度が飛
躍的に向上した。
酸化膜４およびアルミ蒸着膜８の上の窒化シリコン膜５
に窓明けを行いその上にバリヤ金属層１５．コンタクト
金属層１６．バンプ電極金属層１７からなるバンプ電極
を形成する。窒化シリコン膜５に本発明により傾斜１０
をつけることにより、バンプ電極下側と窒化膜の間に空
洞ができることがなく、エツチング液のしみ込み、残留
がなくなり、窓明は段差部におけるバンブ電極金属と窒
化膜との密着が改善され、バンプ電極の引張り強度が飛
躍的に向上した。
本発明による窒化シリコン膜は下層は何れの方法でも形
成することができるが、窒素含有量の多い上層は上記の
低温プラズマ法あるいは減圧反応法によって形成するの
がよい結果か得らｎた。
成することができるが、窒素含有量の多い上層は上記の
低温プラズマ法あるいは減圧反応法によって形成するの
がよい結果か得らｎた。
以上述べたように本発明は表囲保鰻膜として形成される
窒化シリコン膜に窓明けをする場合、窒化シリコン膜の
上に窒素の含有量が多くエツチングさｔやすい窒化シリ
コン膜を付加するだけで窓明は部に傾斜を形成して急し
ゅんな段差が生じないようにするもので、窓明は部にお
ける配線金属あるいは電極の断線防止、接着強度の増加
などが達成でき、得られる効果は極めて太きい。
窒化シリコン膜に窓明けをする場合、窒化シリコン膜の
上に窒素の含有量が多くエツチングさｔやすい窒化シリ
コン膜を付加するだけで窓明は部に傾斜を形成して急し
ゅんな段差が生じないようにするもので、窓明は部にお
ける配線金属あるいは電極の断線防止、接着強度の増加
などが達成でき、得られる効果は極めて太きい。
第１図（Ａｔ−（ＤｉはＩＣのトランジスタ部への金属
配線形成の工程を順次示す断面図、第２図は従来の窓部
の段差を示す断面図、第３図は本発明により得ようとす
る傾斜のついた窓部を示す断面図、第４図（５）〜ｆｃ
ｌは本発明の一実施例の窓明は工程をｊ−次示す断面図
、第５図はリニヤＩＣ？こおける本発明の実施例を示す
断面図、第６図はバンプ構造における本発明の実施例を
示す断面図である。 ４・・酸化シリコン膜、５・窒化シリコン膜、１０・傾
斜、１１・・・シリコン板、１２・・付加窒化シリコン
膜、１３ ・レジスト膜。
配線形成の工程を順次示す断面図、第２図は従来の窓部
の段差を示す断面図、第３図は本発明により得ようとす
る傾斜のついた窓部を示す断面図、第４図（５）〜ｆｃ
ｌは本発明の一実施例の窓明は工程をｊ−次示す断面図
、第５図はリニヤＩＣ？こおける本発明の実施例を示す
断面図、第６図はバンプ構造における本発明の実施例を
示す断面図である。 ４・・酸化シリコン膜、５・窒化シリコン膜、１０・傾
斜、１１・・・シリコン板、１２・・付加窒化シリコン
膜、１３ ・レジスト膜。
Claims (1)
- １）半導体板上に表面保護膜として窒化シリコン膜を形
成した後、該窒化シリコン膜より窒素含有量の多い窒化
シリコン膜を付加して被着し、次いで窓を明けるべき領
域以外の領域を耐エツチング膜で被覆してエツチングす
ることにより窒化シリコン膜に窓を明けることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20564082A JPS5994848A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20564082A JPS5994848A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994848A true JPS5994848A (ja) | 1984-05-31 |
Family
ID=16510235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20564082A Pending JPS5994848A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133353A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933431A (ja) * | 1972-07-26 | 1974-03-27 | ||
| JPS52115785A (en) * | 1976-01-22 | 1977-09-28 | Western Electric Co | Process for coating substrate |
-
1982
- 1982-11-24 JP JP20564082A patent/JPS5994848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933431A (ja) * | 1972-07-26 | 1974-03-27 | ||
| JPS52115785A (en) * | 1976-01-22 | 1977-09-28 | Western Electric Co | Process for coating substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133353A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145235B2 (en) | Hermetic passivation structure with low capacitance | |
| KR900001654B1 (ko) | 반도체장치의 제조방법 | |
| JPS5994848A (ja) | 半導体装置の製造方法 | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
| US6417568B1 (en) | Semiconductor device | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| US4380115A (en) | Method of making a semiconductor device with a seal | |
| US6004877A (en) | Method of forming a tungsten layer with N2 plasma treatment | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JPH01293632A (ja) | 半導体装置 | |
| JPS60117772A (ja) | 半導体装置 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JPS6160580B2 (ja) | ||
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| KR0172283B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6161698B2 (ja) | ||
| JP2524526B2 (ja) | 半導体装置 | |
| JPS5846644A (ja) | 半導体素子 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS5939048A (ja) | 半導体装置の製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| US20020061640A1 (en) | Method of manufacturing passivation layer | |
| JPH022131A (ja) | 半導体集積回路装置 |