JPS5994411A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5994411A
JPS5994411A JP57203567A JP20356782A JPS5994411A JP S5994411 A JPS5994411 A JP S5994411A JP 57203567 A JP57203567 A JP 57203567A JP 20356782 A JP20356782 A JP 20356782A JP S5994411 A JPS5994411 A JP S5994411A
Authority
JP
Japan
Prior art keywords
layer
single crystal
crystallinity
substrate
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57203567A
Other languages
English (en)
Inventor
Mitsutoshi Takahashi
梶山健二
Yukio Irita
高橋光俊
Kenji Kajiyama
入田幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57203567A priority Critical patent/JPS5994411A/ja
Publication of JPS5994411A publication Critical patent/JPS5994411A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （肢業上のオリ用分野） 本発明は、絶縁膜上に結晶性の良いシリコン単結晶をも
つ半導体装置の製造方法に関するものである。
（従来技術） 従来のこの種の半導体装置は、埋込酸化膜上のシリコン
・エピタキシャル成長層に転位等の多数の結晶欠陥が含
まれていたので、担体の移動度が小さい、リーク電流が
大きい、耐圧が小さい等の欠点があった。
（発明の目的） 本発明は、上記の欠点を改善するために提案されたもの
で、埋込酸化膜上に形成した、シリコン単結晶層を高温
加熱することを特徴とし、その目的は、単結晶中に含ま
れた転位、積層欠陥等の結晶欠陥を低減することにある
。
（発明の構成） 前記の目的を達成するため、本発明はシリコン基板への
酸素イオン注入によシ、埋込酸化膜を形成し、残存表面
シリコン層を利用して、シリコン単結晶をエピタキシャ
ル成長させた基板を用いて半導体装置を製造するに際し
て、エピタキシャル成長後１１００’Ｏ以上の熱処理を
行うことを特徴とする半導体装置の製造方法を発明の要
旨とするものである。
次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、種々の変更あるいは改良を行いうろことは
云うまでもない。
埋込酸化膜を形成するには、シリコンウェハーにエネル
ギー１６０ＫｅＶで０２＋イオンを５×１０個１５＋２
で注入し、その後表面層の保護の為に１０００°Ｃで約
１０分間、乾燥０□中で熱酸化する。ついで表面のシリ
コン層の結晶性をよくするために１１５０°Ｃで２時間
窒素中でア＝　リングする。なお、酸素イオン注入によ
！ｌｌｌ埋込酸化族を形成後、残存表面シリコンＩｗを
オリ用して、シリコンのエピタキシャル成長を行うこと
については、詳しくは文献、Ｔａｐａｎθｓｅ、Ｔｏｕ
ｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｅｓ　ｖ
ｏミ２１　、　ｐｐ　７４４〜７５１（１９８２）　；
前出、売出に詳しく述べられている。
第１図は、チャネリング後方散乱スペクトルである。縦
軸はチャネル当シのカウント数で、結晶性に対応し、カ
ウント数が少ないほど結晶性がよい。横軸はチャネル数
であシ、深さに対応する。
２７７チヤネル付近が表面で６Ｄ、チャネル数が少ない
ほど深くなっている。曲線１はアニール前、曲線２は１
２００°Ｃ１２時間の電気炉アニール後のものを示す。
すなわちこれはシリコン基板への酸素イオン注入によシ
、埋込酸化膜を形成し、残存表面層を利用して、シリコ
ン単結晶をエピタキシャル成長させた試料を乾燥窒素中
で１２００’０．２時間の電気炉中でアニールを行った
場合の、チャネリング後方散乱スペクトルを示す。曲線
３は欠陥のない単結晶のスペクトルである。カウント数
が多いほど結晶性が悪くなっている。２４０チヤネル付
近におけるカウント数の増加は、埋込酸化族からの散乱
による。アニール後のスペクトル（曲線２）の表面ピー
クの大きさ、ミニマム・イールドχｍｉ。は、欠陥のな
い単結晶（曲＃３）と同程度になル、また、埋込酸化族
との界面付近においても、アニール前（曲線１）と比べ
てカウント数が減少し、結晶性がよくなっていることを
示している。
第２図には、電気炉で前記の試料を１１００°Ｃ１１１
５０°０．　１２００°Ｃそれぞれ２時間の窒素中アニ
ールを行なった場合のχｍｉｎ　（チャネリングスペク
トルの最小値のランダムスペクトルのエツジの高さに対
する比、すなわちχｗｉｎは第１図のようなチャネリン
グ・スペクトルの最小カウント数をランダムスペクトル
の表面の高さく　１４５５カウント）で規格化したもの
であシ、結晶性を示している。）の大きさを示した。各
アニール温度において、アニール前に比べて結晶性がよ
くなっているが、高温アニールを行うほど、よ多結晶性
の回復が進んでいる。
このように、埋込酸化股上の残存表面シリコン層をオリ
用してエピタキシャル成長したシリコン層には、多数の
結晶欠陥が含まれているが、上記のような電気炉による
高温アニールによ多結晶欠陥を低減させることができる
。
この高温アニールによる欠陥低減は、電気炉ばかシでな
く、電子ビーム、レーザビーム、赤外線炉によって行う
ことも可能である。これらの６フーニール方法は、電気
炉よシも容易に高温のアニーリングを行うことができ、
よシ大きな欠陥低減効果がある。
第３図は縦軸がライト液によるエツチングによシ調べた
欠陥密度、横軸がアニール温度である。
点４は２時間の電気炉アニール、折線５は１０分間の赤
外線アニールによる結果を示す。折線５は赤外線アニー
ル後、ライト液（ＨＢｔ’　：　６０ｄ　、　ＨＮＯ３
：３０　ｍ　ｓ　Ｃｉｒ　０３／［２０：　５　ｍｏ　
ｌ／３０　ｄＩ　Ｃ！ｕ（Ｎｏ３）２　：　２　Ｐ　５
ＯＨ３０００Ｈ：　６０ｄ　、　Ｈ２Ｏ：　６０　ｄ　
）で約０．２μｍエツチングし、欠陥密度を調べたもの
である。アニールは、各温度とも望素中で１０分間行な
っている。
１４１５°Ｃ１１０分間のアニールによシアニール前に
比べ、欠陥密度が半減している。また、第３図には１２
００°０．２時間の電気炉アニールの結果（点４）も示
されている。なお、これらのアニーリングは、汚染防止
及び表面保護のため６００〜７００Ｘ程度の熱酸化族を
形成した後に行なった。
電子ビーム、レーザ・ビームを用いても同様の効果があ
る。さらに、これらのビーム・アニーリングの場合には
、表面付近だけを高温に加熱でき、深い位置に与える影
響が少ないので、３次元デバイスを製造する場合に有利
となる。
なお、以上の結晶性回復のだめの高温アニールは不純物
ドーピング工程と同時又は後に行うと不純物の分布に大
きな影響を与えること、及び欠陥の発生をまねく等の理
由によシ、あらゆる不純物ドーピング工程の前に行うこ
とが好ましい。
尚熱処理温度を１１００°Ｃ以上と定めたのは、前記の
熱処理温度が１１００６０未満の場合は、第２図よシ明
らかなようにχ。□０が犬となシ、実用上効果がないか
らである。
（発明の効果） 以上のように、不発明によれば酸素イオン注入によシ、
埋込酸化膜を形成後、残存表面シリコン層をオリ用して
、エピタキシャル成長させた層は電気炉、赤外線炉、電
子ビーム、レーザビーム等の高温アニールによシ結晶性
が改善されるので、担体移動度の増加、リーク電流の減
少、耐圧の向上等の効果がある。
【図面の簡単な説明】
第１図はチャネル数とカウント数との関係を示し、第２
図はアニール温度とχｍｉｎとの関係、第３図はアニー
ル温度と欠陥密度との関係を示す。 第１図 チイネル婆炙 第２図 １０ アニール遁度

Claims (1)

    【特許請求の範囲】
  1. シリコン基板への酸素イオン注入によシ、埋込酸化膜を
    形成し、残存表面シリコン層を利用してシリコン単結晶
    をエピタキシャル成長させた基板を用いて半導体装置を
    製造するに際して、エピタキシャル成長俊ｘｘｏｏ°Ｃ
    以上の熱処理を行うことを特徴とする半導体装置の製造
    方法。
JP57203567A 1982-11-22 1982-11-22 半導体装置の製造方法 Pending JPS5994411A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57203567A JPS5994411A (ja) 1982-11-22 1982-11-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203567A JPS5994411A (ja) 1982-11-22 1982-11-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5994411A true JPS5994411A (ja) 1984-05-31

Family

ID=16476262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203567A Pending JPS5994411A (ja) 1982-11-22 1982-11-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5994411A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188239A (ja) * 1985-09-27 1987-08-17 エイ・ティ・アンド・ティ・コーポレーション 電気的に隔離されたデバイスの製造方法
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
US5741717A (en) * 1991-03-27 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188239A (ja) * 1985-09-27 1987-08-17 エイ・ティ・アンド・ティ・コーポレーション 電気的に隔離されたデバイスの製造方法
US5160492A (en) * 1989-04-24 1992-11-03 Hewlett-Packard Company Buried isolation using ion implantation and subsequent epitaxial growth
US5741717A (en) * 1991-03-27 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film
US5891265A (en) * 1991-03-27 1999-04-06 Mitsubishi Denki Kabushiki Kaisha SOI substrate having monocrystal silicon layer on insulating film

Similar Documents

Publication Publication Date Title
US4053335A (en) Method of gettering using backside polycrystalline silicon
JP2752799B2 (ja) Ｓｏｉ基板の製造方法
CN101847595B (zh) Simox基板的制造方法以及由该方法得到的simox基板
JP4876442B2 (ja) Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JPH08102448A (ja) 半導体基板の製造方法
EP0028737A2 (en) Method for high efficiency gettering contaminants and defects in a semiconductor body
JPH0437152A (ja) 半導体装置の製造方法
JPH07247197A (ja) 半導体装置とその製造方法
KR20010074887A (ko) Ｓｏｉ 기판 및 그의 제조 방법
CN101223641A (zh) Simox基板的制造方法以及由该方法得到的simox基板
JPS59124136A (ja) 半導体ウエハの処理方法
JPS5994411A (ja) 半導体装置の製造方法
KR100260574B1 (ko) Soi 기판의 제조방법
US7084459B2 (en) SOI substrate
JPH07273121A (ja) 半導体装置の製造方法
JPH0319218A (ja) Ｓｏｉ基板の作成方法及び作成装置
JPS62132344A (ja) 集積回路用シリコン基板の製造方法
KR0151990B1 (ko) 실리콘 기판내의 게터링층 형성방법
JP2685384B2 (ja) 半導体基板の製造法
KR19990029502A (ko) 반도체장치의 제조방법
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
KR0140325B1 (ko) 실리콘기판에의 얕은 접합층 저온 형성방법
WO2000016396A1 (en) Simox substrate and method for production thereof
JPS61124127A (ja) 半導体装置の製造方法
JPS641925B2 (ja)