JPS5986987A - カラ−カメラ装置 - Google Patents
カラ−カメラ装置Info
- Publication number
- JPS5986987A JPS5986987A JP57196985A JP19698582A JPS5986987A JP S5986987 A JPS5986987 A JP S5986987A JP 57196985 A JP57196985 A JP 57196985A JP 19698582 A JP19698582 A JP 19698582A JP S5986987 A JPS5986987 A JP S5986987A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- circuit
- color
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 97
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 238000012937 correction Methods 0.000 claims description 33
- 238000003384 imaging method Methods 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000003786 synthesis reaction Methods 0.000 claims description 16
- 239000003086 colorant Substances 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000003252 repetitive effect Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 30
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 23
- 230000006870 function Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 241000700159 Rattus Species 0.000 description 1
- 210000000234 capsid Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビスタジオカメラ、工業用観視カメラ、
工業用ロボットの目としてのカメラ、家庭用ビデオテー
プレコーダ用カメラなどに用いることのできるカラーカ
メラ装置に関するものである0 従来例の構成とその問題点 近年、家庭用ビデオテープレコーダの急速な普及にとも
ない、このビデオテープレコーダとドツキングでき、軽
量、小型、低価格、簡単な撮像操作を追及したカラーカ
メラの開発が活発に行なわれている。
工業用ロボットの目としてのカメラ、家庭用ビデオテー
プレコーダ用カメラなどに用いることのできるカラーカ
メラ装置に関するものである0 従来例の構成とその問題点 近年、家庭用ビデオテープレコーダの急速な普及にとも
ない、このビデオテープレコーダとドツキングでき、軽
量、小型、低価格、簡単な撮像操作を追及したカラーカ
メラの開発が活発に行なわれている。
しかしながら、従来、カラーカメラの信号処理部は、ア
ナログ信号処理方式がもっばら採用されているが、この
アナログ信号処理方式のカラーカメラ装置においては次
のような問題点があった。
ナログ信号処理方式がもっばら採用されているが、この
アナログ信号処理方式のカラーカメラ装置においては次
のような問題点があった。
(1)受光信号より検出されたアナログ電気信号を処理
するので、各々の信号処理ブロックを通過する毎に、信
号対雑音(S/N )比は原理的に劣化する。これを補
正するために種々の補正ないしは調整回路が必要となり
、非常に複雑なシステム構成となり、これが結果として
出来上った製品(カラーカメラ装置)の性能上のバラツ
キを大きくしている一要因となっている。
するので、各々の信号処理ブロックを通過する毎に、信
号対雑音(S/N )比は原理的に劣化する。これを補
正するために種々の補正ないしは調整回路が必要となり
、非常に複雑なシステム構成となり、これが結果として
出来上った製品(カラーカメラ装置)の性能上のバラツ
キを大きくしている一要因となっている。
(2)撮像デバイスとして撮像管を用いた市販のカラー
カメラ装置では、製造上の調整個所が30数ケ所にもの
ぼり、これが部品点数を多くしており、結果として高い
製品コストとなっている。
カメラ装置では、製造上の調整個所が30数ケ所にもの
ぼり、これが部品点数を多くしており、結果として高い
製品コストとなっている。
(3)現行のアナログ信号処理方式のカラーカメラには
、必ず信号処理用フィルタや超音波1水半期間(1H)
遅延線などが必要であるが、これらはL −C−R部品
で構成されており、アナログ信号処理部全体をモノリシ
ックIC化しようとしても不可能な状況にある。すなわ
ちアナログ信号処理方式の回路のマイクロ小型化には限
界がある。
、必ず信号処理用フィルタや超音波1水半期間(1H)
遅延線などが必要であるが、これらはL −C−R部品
で構成されており、アナログ信号処理部全体をモノリシ
ックIC化しようとしても不可能な状況にある。すなわ
ちアナログ信号処理方式の回路のマイクロ小型化には限
界がある。
(4) アナログ信号処理方式のカラーカメラでは。
マイクロコンピュータと連動させた。ホワイトバランス
調整、γ(カンマ)補正などの制御に複雑な伺加回路を
必要とする。これも製品のコストヲ引き上げたシ操作性
の繁雑さをまねいている。
調整、γ(カンマ)補正などの制御に複雑な伺加回路を
必要とする。これも製品のコストヲ引き上げたシ操作性
の繁雑さをまねいている。
要約すれば、現行のアナログ信号処理方式を採用したカ
ラーカメラ装置では、高信頼性、低価格化、無調整回路
化、無調整組立て9回路システム全体の超小型化、簡便
な撮像上の操作性などを追及するには限界があるという
ことである。
ラーカメラ装置では、高信頼性、低価格化、無調整回路
化、無調整組立て9回路システム全体の超小型化、簡便
な撮像上の操作性などを追及するには限界があるという
ことである。
発明の目的
本発明の目的は、カラーカメラ装置の信号処理部金ディ
ジタル回路で構成し、従来のアナログ信号処理方式では
限界のあった、カラーカメラ装置の高信頼化、低価格化
、無調整化、超小型・軽量化、簡便な撮像操作性を可能
としたカラーカメラ装置を提供することである。
ジタル回路で構成し、従来のアナログ信号処理方式では
限界のあった、カラーカメラ装置の高信頼化、低価格化
、無調整化、超小型・軽量化、簡便な撮像操作性を可能
としたカラーカメラ装置を提供することである。
発明の構成
本発明のカラーカメラ装置は、光信号を受けて、成る水
平読み出し走査期間に、読み出しクロック周波数に同期
し、各々の画素毎に交互に異なる色信号の繰り返しから
なる第1の画素信号を出力し、次の水平読み出し期間に
、前記読み出しクロック周波数に同期し、前記第1の画
素信号の情報と異なり、かつ各々の画素毎に交互に異な
る色信号の繰り返しからなる第2の画素信号を出力する
ように構成された撮像装置と、前記撮像装置から出力さ
れる第1および第2の画素信号をディジタル信号に変換
するアナログ−ディジタル変換装置と、前記アナログ−
ディジタル変換装置から出力されるディジタル画素信号
を入力として、独立した第1および第2のディジタル色
差信号を出力するディジタル色信号処理装置と、前記デ
ィジタル画素信号を入力としてディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第1および
第2のディジタル色差信号と前記ディジタル映像信号を
入力として標準カラーテレビジョン信号を出力する標準
カラーテレビジョン信号合成装置と、前記撮像装置を駆
動回路装置と、前記アナログ−ディジタル変換装置、デ
ィジタル映像信号処理装置、ディジタル色信号処理装置
および標準カラーテレビジジン信号合成装置を駆動する
タイミングパルスを発生する制御回路装置を具備してな
るものであり、これにより、カラーカメラ装置の基本構
成に不可欠である信号処理部を・簡易にディジタル信号
処理化できるようなカラーカメラ装置を実現し得る。
平読み出し走査期間に、読み出しクロック周波数に同期
し、各々の画素毎に交互に異なる色信号の繰り返しから
なる第1の画素信号を出力し、次の水平読み出し期間に
、前記読み出しクロック周波数に同期し、前記第1の画
素信号の情報と異なり、かつ各々の画素毎に交互に異な
る色信号の繰り返しからなる第2の画素信号を出力する
ように構成された撮像装置と、前記撮像装置から出力さ
れる第1および第2の画素信号をディジタル信号に変換
するアナログ−ディジタル変換装置と、前記アナログ−
ディジタル変換装置から出力されるディジタル画素信号
を入力として、独立した第1および第2のディジタル色
差信号を出力するディジタル色信号処理装置と、前記デ
ィジタル画素信号を入力としてディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第1および
第2のディジタル色差信号と前記ディジタル映像信号を
入力として標準カラーテレビジョン信号を出力する標準
カラーテレビジョン信号合成装置と、前記撮像装置を駆
動回路装置と、前記アナログ−ディジタル変換装置、デ
ィジタル映像信号処理装置、ディジタル色信号処理装置
および標準カラーテレビジジン信号合成装置を駆動する
タイミングパルスを発生する制御回路装置を具備してな
るものであり、これにより、カラーカメラ装置の基本構
成に不可欠である信号処理部を・簡易にディジタル信号
処理化できるようなカラーカメラ装置を実現し得る。
(以下余白)
実施例の説明
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は本発明のカラーカメラ装置の基本構成を示すブ
ロック図である。これは、固体撮像装置1と、アナログ
→ディジタル(以下、A/Dと略称する)変換装置と、
ディジタル映像信号処理装置3と、ディジタル色信号処
理装置4と、標準テレビジョン信号合成装置5と、駆動
回路装置6と、制御回路装置7よシなる。
ロック図である。これは、固体撮像装置1と、アナログ
→ディジタル(以下、A/Dと略称する)変換装置と、
ディジタル映像信号処理装置3と、ディジタル色信号処
理装置4と、標準テレビジョン信号合成装置5と、駆動
回路装置6と、制御回路装置7よシなる。
以上のように構成されたカラーカメラ装置について、以
下、その基本動作を説明する。光信号8を受光した固体
撮像装置1は、ある水平読み出し走査期間に、読み出し
クロック周波数f。に同期し一1各々隣接する画素ごと
に交互に異なる色信号の繰り返しからなる第1の画素信
号9を出力し、次の水平読み出し走査期間に、読み出し
クロック周波数f。に同期し、前記第1の画素信号9の
情報と異なり、かつ各々隣接する画素ごとに交互に異な
る色信号の繰り返しからなる第2の画素信号1oを出力
する。
下、その基本動作を説明する。光信号8を受光した固体
撮像装置1は、ある水平読み出し走査期間に、読み出し
クロック周波数f。に同期し一1各々隣接する画素ごと
に交互に異なる色信号の繰り返しからなる第1の画素信
号9を出力し、次の水平読み出し走査期間に、読み出し
クロック周波数f。に同期し、前記第1の画素信号9の
情報と異なり、かつ各々隣接する画素ごとに交互に異な
る色信号の繰り返しからなる第2の画素信号1oを出力
する。
上記のような固体撮像装置1の動作は、駆動回路装置6
からの制御信号11によって制御される。
からの制御信号11によって制御される。
前記第1.第2の画素信号9,10はアナログ信号であ
る。画素信号9. 1oil:A/D変換装置2によっ
て、アナログ→ディジタル変換され、ディジタル画素信
号12と々る。前記ディジタル画素信号12は、ディジ
タル映像信号処理装置3に加えられ、ディジタル映像信
号13となる。さらに、前記ディジタル画素信号12は
ディジタル色信号処理装置4に加えられ、第1のディ
ジタル色差信号14と第2のディジタル色差信号15と
なる。
る。画素信号9. 1oil:A/D変換装置2によっ
て、アナログ→ディジタル変換され、ディジタル画素信
号12と々る。前記ディジタル画素信号12は、ディジ
タル映像信号処理装置3に加えられ、ディジタル映像信
号13となる。さらに、前記ディジタル画素信号12は
ディジタル色信号処理装置4に加えられ、第1のディ
ジタル色差信号14と第2のディジタル色差信号15と
なる。
前記ディジタル映像信号13と第1.第2のディジタル
色差信号14.15は標準カラーテレビジョン信号合成
装置6によって、標準カラーテレビジョン信号16とな
る。2つの独立した色差信号と1つの映像信号は標準カ
ラーテレビジョン信号合成のだめの不可欠要素である。
色差信号14.15は標準カラーテレビジョン信号合成
装置6によって、標準カラーテレビジョン信号16とな
る。2つの独立した色差信号と1つの映像信号は標準カ
ラーテレビジョン信号合成のだめの不可欠要素である。
なお、前記A/D変換装置2.ディジタル映像信号処理
装置3.ディジタル色信号処理装置4は、駆動回路装置
6より制御信号17を受けて作動する制御回路装置7が
発生する制御パルス信号18,19.20によって、標
準カラーテレビジョン信号合成装置5は駆動回路装置6
0発生する制御パルス信号21によってそれ°ぞ制御さ
れるような構成となっている。
装置3.ディジタル色信号処理装置4は、駆動回路装置
6より制御信号17を受けて作動する制御回路装置7が
発生する制御パルス信号18,19.20によって、標
準カラーテレビジョン信号合成装置5は駆動回路装置6
0発生する制御パルス信号21によってそれ°ぞ制御さ
れるような構成となっている。
以上のようにして、カラーカメラ装置の主たる信号処理
部である映像信号と色信号の検出部をディジタル化した
ことによって全く新規のカラーカメラ装置を実現してい
る。
部である映像信号と色信号の検出部をディジタル化した
ことによって全く新規のカラーカメラ装置を実現してい
る。
第2図は本発明の一実施例に係るカラーカメラ装置のブ
ロック構成図であり、前記ディジタル色信号処理装置4
と前記ディジタル映像信号処理装置3を、より具体的に
示したものである。同図において、ディジタル色信号処
理装置4は、ディジタルホワイトバランス回路22.デ
ィジタル1水平走査期間(1H)メモリ回路23と、第
1のディジタル色差信号処理回路24と、第2のディジ
タル色差信号処理回路25と、ディジタル色差信号切換
え回路26とからなる。A/D変換装置12でA/D変
換されたディジタル画素信号12はディンタルホワイト
バランス回路22を通ることによって、ホワイトバラン
スの補正のとれたディジタル画素信号27となる。この
ディジタル画素信号27はディジタル1水平走査期間(
1H)メモリ回路23を通過することによって、1水平
期間遅れたディジタル画素信号28となる。従って、あ
る水平走査期間におけるディジタル画素信号27と28
を比較すると、ディジタル画素信号27が、前記第1の
画素信号9の情報より構成されていると、ディジタル画
素信号28は、前記第2の画素信号1oの情報より構成
されることとなり、次の水平走査期間では上記の関係が
逆転することとなる。
ロック構成図であり、前記ディジタル色信号処理装置4
と前記ディジタル映像信号処理装置3を、より具体的に
示したものである。同図において、ディジタル色信号処
理装置4は、ディジタルホワイトバランス回路22.デ
ィジタル1水平走査期間(1H)メモリ回路23と、第
1のディジタル色差信号処理回路24と、第2のディジ
タル色差信号処理回路25と、ディジタル色差信号切換
え回路26とからなる。A/D変換装置12でA/D変
換されたディジタル画素信号12はディンタルホワイト
バランス回路22を通ることによって、ホワイトバラン
スの補正のとれたディジタル画素信号27となる。この
ディジタル画素信号27はディジタル1水平走査期間(
1H)メモリ回路23を通過することによって、1水平
期間遅れたディジタル画素信号28となる。従って、あ
る水平走査期間におけるディジタル画素信号27と28
を比較すると、ディジタル画素信号27が、前記第1の
画素信号9の情報より構成されていると、ディジタル画
素信号28は、前記第2の画素信号1oの情報より構成
されることとなり、次の水平走査期間では上記の関係が
逆転することとなる。
このように2系統のディジタル画素信号27゜28が、
独立した第1と第2のディジタル色差信号14.15を
実現するためには必要不可欠である。ディジタル画素信
号27は第1のディジタル色差信号処理回路を通過する
ことにより、1水平走査毎に、前記第1の画素信号9と
前記第2の画素信号1oの情報を繰り返すようなディジ
タル色差信号29となる。同様にして、ディジタル画素
信号28は第2のディジタル色差信号処理回路25を通
過することにより、1水平走査毎に前記第2の画素信号
10と前記第1の°画素信号9の情報を繰り返すような
ディジタル色差信号3oとなり、全体の時間関係が1水
平走査期間だけ遅延している。1水平走査期間・毎に、
ディジタル色差信号29の中に含まれる第1の画素信号
9からなるディジタル色差信号とディジタル色差信号3
oの中に含まれる第1の画素信号9からなるディジタル
色差信号を、ディジタル色差信号切換回路26で選択し
、切換えれば、第1の画素信号情報9を全ての水平走査
期間に有する第1の独立したディジタル色差信号14が
発生できる。
独立した第1と第2のディジタル色差信号14.15を
実現するためには必要不可欠である。ディジタル画素信
号27は第1のディジタル色差信号処理回路を通過する
ことにより、1水平走査毎に、前記第1の画素信号9と
前記第2の画素信号1oの情報を繰り返すようなディジ
タル色差信号29となる。同様にして、ディジタル画素
信号28は第2のディジタル色差信号処理回路25を通
過することにより、1水平走査毎に前記第2の画素信号
10と前記第1の°画素信号9の情報を繰り返すような
ディジタル色差信号3oとなり、全体の時間関係が1水
平走査期間だけ遅延している。1水平走査期間・毎に、
ディジタル色差信号29の中に含まれる第1の画素信号
9からなるディジタル色差信号とディジタル色差信号3
oの中に含まれる第1の画素信号9からなるディジタル
色差信号を、ディジタル色差信号切換回路26で選択し
、切換えれば、第1の画素信号情報9を全ての水平走査
期間に有する第1の独立したディジタル色差信号14が
発生できる。
同様にして、ディジタル色差信号29に含まれる第2の
画素信号10からなるディジタル色差信号とディジタル
色差信号3oに含1れる第2の画素信号10からなるデ
ィジタル色差信号を、ディジタル色差信号切換回路20
で選択して切換えれば、第2の画素信号情報1oを全て
の水平走査期間に有する第2の独立したディジタル色差
信号16が発生できる。
画素信号10からなるディジタル色差信号とディジタル
色差信号3oに含1れる第2の画素信号10からなるデ
ィジタル色差信号を、ディジタル色差信号切換回路20
で選択して切換えれば、第2の画素信号情報1oを全て
の水平走査期間に有する第2の独立したディジタル色差
信号16が発生できる。
以上のようにして、ディジタルホワイトバランス回路2
2.ディジタル1水乎走査期間メモリ回路23.第1お
よび第2のディジタル色差信号処理回路24,25、デ
ィジタル色差信号切換回路26より、ディジタル色信号
処理装置4が実現できる。
2.ディジタル1水乎走査期間メモリ回路23.第1お
よび第2のディジタル色差信号処理回路24,25、デ
ィジタル色差信号切換回路26より、ディジタル色信号
処理装置4が実現できる。
ディジタル映像信号処理装置3は、ディジタル映像信号
処理回路31と、ディジタルガンマ(γ)補正回路32
と、ディジタル遅延回路33とからなる。前記ディジタ
ル画素信号27がディジタル映像信号処理回路31に供
給され、ディジタル映像信号34となる。また、映像信
号(白黒画像)の垂直方向に対する画質改善を行う場合
には、前記ディジタル画素信号28が、ディジタル映像
信号処理回路31に供給されることを付記しておく。
処理回路31と、ディジタルガンマ(γ)補正回路32
と、ディジタル遅延回路33とからなる。前記ディジタ
ル画素信号27がディジタル映像信号処理回路31に供
給され、ディジタル映像信号34となる。また、映像信
号(白黒画像)の垂直方向に対する画質改善を行う場合
には、前記ディジタル画素信号28が、ディジタル映像
信号処理回路31に供給されることを付記しておく。
前記ディジタル画素信号34は、ディジタル遅延回路3
3によって遅延された信号35となシ、さらにディジタ
ルガンマ補正回路32を通過するすなわち前記ディジタ
ル映像信号13となる。なお、前記ディジタル遅延回路
33は、前記ディジタル映像信号13と前記第1.第2
のディジタル色差信号14.15間の相対的時間遅れを
補正するものであシ、この時間遅れは、前記ディジタル
映像信号13と前記第1.第2のディジタル色差信号1
4.15が前記ディジタル画素信号27を派生して、そ
れぞれ別の時間処理系を通るため生ずるものである。よ
って、ある場合には、ディジタル色差信号14.15を
遅延するような遅延回路を用いる必要もあることを付記
しておく。この点から、前記遅延回路33は、ディジタ
ル映像信号処理装置3の基本構成要素には含めないもの
とした。
3によって遅延された信号35となシ、さらにディジタ
ルガンマ補正回路32を通過するすなわち前記ディジタ
ル映像信号13となる。なお、前記ディジタル遅延回路
33は、前記ディジタル映像信号13と前記第1.第2
のディジタル色差信号14.15間の相対的時間遅れを
補正するものであシ、この時間遅れは、前記ディジタル
映像信号13と前記第1.第2のディジタル色差信号1
4.15が前記ディジタル画素信号27を派生して、そ
れぞれ別の時間処理系を通るため生ずるものである。よ
って、ある場合には、ディジタル色差信号14.15を
遅延するような遅延回路を用いる必要もあることを付記
しておく。この点から、前記遅延回路33は、ディジタ
ル映像信号処理装置3の基本構成要素には含めないもの
とした。
以上のようにして、ディジタル映像信号処理回−路31
とディジタルガンマ補正回路32およびディジタル遅延
回路33によってディジタル映像信号処理装置3を構成
しているが、将来、固体撮像装置の光信号対電気出方信
号特性が改善されてガンマ補正が全く必要でなくなれば
、前記ディジタルガンマ補正回路32を除去したディジ
タル映像信号処理装置3を使用してもよい。
とディジタルガンマ補正回路32およびディジタル遅延
回路33によってディジタル映像信号処理装置3を構成
しているが、将来、固体撮像装置の光信号対電気出方信
号特性が改善されてガンマ補正が全く必要でなくなれば
、前記ディジタルガンマ補正回路32を除去したディジ
タル映像信号処理装置3を使用してもよい。
第3図は本発明の他の実施例に係るカラーカメラ装置の
ブロック構成図であり、前記ディジタル色差信号処理装
置4の別の構成例を示したものである。従って、第3図
において、前記ディジタル色差信号処理装置4の内部構
成以外は、第2図に示しだ構成例と同じものである。
ブロック構成図であり、前記ディジタル色差信号処理装
置4の別の構成例を示したものである。従って、第3図
において、前記ディジタル色差信号処理装置4の内部構
成以外は、第2図に示しだ構成例と同じものである。
第3図において、ディジタル色差信号処理装置4は、デ
ィジタル1水平走査メモリ回路23と、第1のディジタ
ル色差信号処理回路24と、第2のディジタル色差信号
処理回路25と、ディジタル色差信号切換回路26と、
ディジタルホワイトバランス回路4oとからなる。ディ
ジタルホワイトバランス回路40が、ディジタル色差信
号切換回路26の次に配置された点が、第2図に示した
ディジタル色差信号処理回路4の構成と異なる点である
。従って、ディジタル1水平走査期間メモリ回路23の
出力であるディジタル画素信号37は、前記ディジタル
画素信号28と、第1のディジタル色差信号処理回路2
4の出力であるディジタル色差信号38は、前記ディジ
タル色差信号29と、第2のディジタル色差信号処理回
路25の出力であるディジタル色差信号39は、前記デ
ィジタル色差信号30と、ディジタル色差信号切換回路
26の出力である第1.第2のディジタル色差信号42
.43は、それぞれ前記第1.第2のディジタル信号1
4.15と、「ホワイトバランス補正がなされていない
点を除けば」基本的には。
ィジタル1水平走査メモリ回路23と、第1のディジタ
ル色差信号処理回路24と、第2のディジタル色差信号
処理回路25と、ディジタル色差信号切換回路26と、
ディジタルホワイトバランス回路4oとからなる。ディ
ジタルホワイトバランス回路40が、ディジタル色差信
号切換回路26の次に配置された点が、第2図に示した
ディジタル色差信号処理回路4の構成と異なる点である
。従って、ディジタル1水平走査期間メモリ回路23の
出力であるディジタル画素信号37は、前記ディジタル
画素信号28と、第1のディジタル色差信号処理回路2
4の出力であるディジタル色差信号38は、前記ディジ
タル色差信号29と、第2のディジタル色差信号処理回
路25の出力であるディジタル色差信号39は、前記デ
ィジタル色差信号30と、ディジタル色差信号切換回路
26の出力である第1.第2のディジタル色差信号42
.43は、それぞれ前記第1.第2のディジタル信号1
4.15と、「ホワイトバランス補正がなされていない
点を除けば」基本的には。
おのおの同じ信号構成よりなっていること明白である。
ホワイトバランス補正のなされていない第1のディジタ
ル色差信号42は、前記第1の画素情報9をすべての水
平走査期間に有しており、同じくホワイトバランス補正
のなされていない第2のディジタル色差信号43は、前
記第2の画素情報10をすべての水平走査期間に有して
いる。これら第1と第2のディジタル色差信号42.
43がディジタルホワイトバランス回路4oを通れば、
前記第1.第2のディジタル色差信号14.15となる
。
ル色差信号42は、前記第1の画素情報9をすべての水
平走査期間に有しており、同じくホワイトバランス補正
のなされていない第2のディジタル色差信号43は、前
記第2の画素情報10をすべての水平走査期間に有して
いる。これら第1と第2のディジタル色差信号42.
43がディジタルホワイトバランス回路4oを通れば、
前記第1.第2のディジタル色差信号14.15となる
。
以上のようにして、ディジタルホワイトバランス回路4
0をディジタル色差信号切換回路26の次段に配置した
ディジタル色信号処理装置4が実現できる。
0をディジタル色差信号切換回路26の次段に配置した
ディジタル色信号処理装置4が実現できる。
第4図は本発明のカラーカメラ装置で使用する固体撮像
装置の一例を示す要部概略構成図である本例では、固体
撮像装置1の受光面の一例として、マゼンタに)2 グ
リーン0.サイアン(Cl、 イエロー(7)のいず
れかの光学フィルタが第4図に示すように装着された。
装置の一例を示す要部概略構成図である本例では、固体
撮像装置1の受光面の一例として、マゼンタに)2 グ
リーン0.サイアン(Cl、 イエロー(7)のいず
れかの光学フィルタが第4図に示すように装着された。
MOS (Metal OxideSemi’co
nductor )構造のホトダイオードからなる画素
44〜79の配列を提示している。なお、第4図中の画
素44〜79の配列は略記したもので、実際には水平方
向に数百、垂直方向に数百からなる2次元の配列である
。駆動回路装置6がらの制御信号11によって、ある1
水平走査期間H1の開始時において、画素44〜49の
行が選択されると、マゼンタ(以下、Mと略記する)信
号情報を有する画素44,46.48などは第1の水平
方向読み出し用C0D(チャージ・カプシド・デバイス
)シフトレジスタ82へ並列に転送され、グリーン(以
下、Gと略記する)信号情報を有する画素45,47.
49などは第2の水平方向読み出し用CODシフトレジ
スタ83へ並列に転送され、前記1水平走査期間H1に
わたって順次。
nductor )構造のホトダイオードからなる画素
44〜79の配列を提示している。なお、第4図中の画
素44〜79の配列は略記したもので、実際には水平方
向に数百、垂直方向に数百からなる2次元の配列である
。駆動回路装置6がらの制御信号11によって、ある1
水平走査期間H1の開始時において、画素44〜49の
行が選択されると、マゼンタ(以下、Mと略記する)信
号情報を有する画素44,46.48などは第1の水平
方向読み出し用C0D(チャージ・カプシド・デバイス
)シフトレジスタ82へ並列に転送され、グリーン(以
下、Gと略記する)信号情報を有する画素45,47.
49などは第2の水平方向読み出し用CODシフトレジ
スタ83へ並列に転送され、前記1水平走査期間H1に
わたって順次。
、 それぞれ端子84.85がら繰り返し周期1/f
。
。
で出力される。次の水平走査期間H2の開始時には2画
素5o〜65の行が選択されるので、サイアン(以下、
Cと略記する)信号情報を有する画素50,62.54
などは第1の水平方向読み出し用CODシフトレジスタ
82へ並列に転送され、イエロー(以下、Yと略記する
)信号情報などは第2の水平方向読み出し用CODシフ
トレジスタ83へ並列に転送され、この1水平走査期間
H2にわたって順次それぞれ端子84.85から繰り返
し周期1/fcで出力される。以下、順次、水平走査毎
に、画素66〜619画素62〜67、画素68〜73
.画素74〜79の配列グループが繰り返され、この繰
り返しが1フイ一ルド期間を構成する。1フレ一ム期間
は、この1フイ一ルド期間を繰り返してもよいし、前記
画素列を1行おきにインタレース走査してもよい。
素5o〜65の行が選択されるので、サイアン(以下、
Cと略記する)信号情報を有する画素50,62.54
などは第1の水平方向読み出し用CODシフトレジスタ
82へ並列に転送され、イエロー(以下、Yと略記する
)信号情報などは第2の水平方向読み出し用CODシフ
トレジスタ83へ並列に転送され、この1水平走査期間
H2にわたって順次それぞれ端子84.85から繰り返
し周期1/fcで出力される。以下、順次、水平走査毎
に、画素66〜619画素62〜67、画素68〜73
.画素74〜79の配列グループが繰り返され、この繰
り返しが1フイ一ルド期間を構成する。1フレ一ム期間
は、この1フイ一ルド期間を繰り返してもよいし、前記
画素列を1行おきにインタレース走査してもよい。
以上の説明から明らかなように、ある水平走査期間H1
には、端子84にM信号情報が、端子85にC信号情報
が出力され、次の水平走査期間H2には、端子84にC
信号情報が、端子85にC信号情報が出力され、これら
が1水平走査期間毎に交互に繰り返され、固体撮像装置
1の機能を実現している。また、第1の水平方向読み出
し用CODシフトレジスタ82の出力モードと第2の水
平方向読み出し用CODシフトレジスタ83の出力モー
ドは繰り返し周期1/foの中で逆位相関係になるよう
に保たれる。このようにしてM信号情報とC信号情報の
交互の繰り返しと、C信号情報とY信号情報の交互の繰
り返しとを実現できるのである1水平期間H1に、M、
G、 M、 G、・・・・・・と交互に異なる色信号
の繰り返しからなる第1の画素信号9が得られ、次の1
水平期間H2に、C9Y、C,Y・・・・・・と交互に
異なる色信号の繰り返しからなる第2の画素信号1oが
得られる。
には、端子84にM信号情報が、端子85にC信号情報
が出力され、次の水平走査期間H2には、端子84にC
信号情報が、端子85にC信号情報が出力され、これら
が1水平走査期間毎に交互に繰り返され、固体撮像装置
1の機能を実現している。また、第1の水平方向読み出
し用CODシフトレジスタ82の出力モードと第2の水
平方向読み出し用CODシフトレジスタ83の出力モー
ドは繰り返し周期1/foの中で逆位相関係になるよう
に保たれる。このようにしてM信号情報とC信号情報の
交互の繰り返しと、C信号情報とY信号情報の交互の繰
り返しとを実現できるのである1水平期間H1に、M、
G、 M、 G、・・・・・・と交互に異なる色信号
の繰り返しからなる第1の画素信号9が得られ、次の1
水平期間H2に、C9Y、C,Y・・・・・・と交互に
異なる色信号の繰り返しからなる第2の画素信号1oが
得られる。
第6図は第4図に示した固体撮像装置1の出力端子84
より出力される第1の画素信号9のある1水平走査期間
H1の一部分、および出力端子85よ多出力される第2
の画素信号1oの1水平走査期間H2の一部分をそれぞ
れ拡大して示したアナログ離散値の出力波形と、これら
の画素信号9゜10をアナログ−ディジタル変換し、デ
ィジタル画素信号12a、 12bとするA/D変換
装置2の動作波形を示したものである。
より出力される第1の画素信号9のある1水平走査期間
H1の一部分、および出力端子85よ多出力される第2
の画素信号1oの1水平走査期間H2の一部分をそれぞ
れ拡大して示したアナログ離散値の出力波形と、これら
の画素信号9゜10をアナログ−ディジタル変換し、デ
ィジタル画素信号12a、 12bとするA/D変換
装置2の動作波形を示したものである。
第6図(=)、 (b)は、A/D変換装置2の二つノ
異なる実施例を示したものである。以下、第6図と第6
図を参照して、A/D変換装置の具体的な構成例ならび
に動作について説明する。
異なる実施例を示したものである。以下、第6図と第6
図を参照して、A/D変換装置の具体的な構成例ならび
に動作について説明する。
第4図例示した固体撮像装置1の場合は、2つの出力端
子84.85を有するので、まず、これら2系統からな
る画素信号9,1oを1系統にまとめる必要がある。従
って、A / D変換装置の構成例として、第6図(a
)に示すものと第6図(b)に示すものがある。
子84.85を有するので、まず、これら2系統からな
る画素信号9,1oを1系統にまとめる必要がある。従
って、A / D変換装置の構成例として、第6図(a
)に示すものと第6図(b)に示すものがある。
まず、第6図(a)において、A/D変換装置2は。
A/D変換回路96と、2人力1出力型のアナログスイ
ッチ回路95からなる。ある1水平走査期間H1内では
、固体撮像装置1は第1の画素信号9を出力するので、
端子84に9M信号情報の列86a〜86eが現われ、
端子86に1800位相シフトしだC信号情報の列87
a〜87eが現われる。第6図に示すタイミング期間9
8a〜98eにおいて、パルス列91を端子93に印加
し、アナログスイッチ回路96を端子84の側へ導通す
れば、A/D変換回路96の被変換入力としてM信号情
報の列86a〜86eが選択でき、同時にA/D変換回
路96の変換タイミングパルス入力端子97にパルス列
90を加えれば、タイミング期間98a−98e (す
なわち1/fo)以内に。
ッチ回路95からなる。ある1水平走査期間H1内では
、固体撮像装置1は第1の画素信号9を出力するので、
端子84に9M信号情報の列86a〜86eが現われ、
端子86に1800位相シフトしだC信号情報の列87
a〜87eが現われる。第6図に示すタイミング期間9
8a〜98eにおいて、パルス列91を端子93に印加
し、アナログスイッチ回路96を端子84の側へ導通す
れば、A/D変換回路96の被変換入力としてM信号情
報の列86a〜86eが選択でき、同時にA/D変換回
路96の変換タイミングパルス入力端子97にパルス列
90を加えれば、タイミング期間98a−98e (す
なわち1/fo)以内に。
M信号情報列86a〜86eはA/D変換される。
次に、タイミング期間99a〜99eにおいて、パルス
列92を端子94に印加し、アナログスイッチ回路96
を端子86の側へ導通すれば、A/D変換回路96の被
変換入力としてC信号情報の列87a〜87eが選択で
き、同時にA/D変換回路96の変換タイミングパルス
入力端子97にパルス列90を加えれば、タイミング期
間99a〜99e以内にC信号情報列87a−87eは
A/D変換される。
列92を端子94に印加し、アナログスイッチ回路96
を端子86の側へ導通すれば、A/D変換回路96の被
変換入力としてC信号情報の列87a〜87eが選択で
き、同時にA/D変換回路96の変換タイミングパルス
入力端子97にパルス列90を加えれば、タイミング期
間99a〜99e以内にC信号情報列87a−87eは
A/D変換される。
このようにして、ある1水平走査期間H1内において、
前記アナログスイッチ回路96が、繰シ返し周期2/f
oで、前記2つの入力端子93.94のいずれかを交互
に導通するように開閉され、かつ、この開閉周期に同期
したZ倍の繰り返し周期1/fcで、前記A/D変換回
路96を駆動するので9M信号情報列86a〜86eと
C信号情報列87a〜87eを時系列合成すると同時に
アナログ−ディジタル変換でき、結果として、前記A/
D変換回路96の出力端子100aにディジタル画素信
号12aが出力される。
前記アナログスイッチ回路96が、繰シ返し周期2/f
oで、前記2つの入力端子93.94のいずれかを交互
に導通するように開閉され、かつ、この開閉周期に同期
したZ倍の繰り返し周期1/fcで、前記A/D変換回
路96を駆動するので9M信号情報列86a〜86eと
C信号情報列87a〜87eを時系列合成すると同時に
アナログ−ディジタル変換でき、結果として、前記A/
D変換回路96の出力端子100aにディジタル画素信
号12aが出力される。
次の1水平走査期間H2内では、固体撮像装置1は第2
の画素信号10を出力するので、上記と同様な動作原理
をこれに適用すると、C信号情報列88a 〜88eと
Y信号情報列89a−89eを時系列合成してアナログ
−ディジタル変換でき。
の画素信号10を出力するので、上記と同様な動作原理
をこれに適用すると、C信号情報列88a 〜88eと
Y信号情報列89a−89eを時系列合成してアナログ
−ディジタル変換でき。
前記ディジタル出力端子100aに、ディジタル画素信
号12bが出力される。
号12bが出力される。
なお、第5図において、信号101,102゜103.
104はそれぞれディジタル化されだM信号、C信号、
C信号、Y信号を表わしているものとする。
104はそれぞれディジタル化されだM信号、C信号、
C信号、Y信号を表わしているものとする。
以」二のようにして、アナログスイッチ回路96とディ
ジタル変換回路96によって、A/D変換装置色2が実
現できる。まだ、第1図乃至第3図にて示したA/D変
換装置2の制御パルス信号18は、上記実施例ではパル
ス列90が対応している。
ジタル変換回路96によって、A/D変換装置色2が実
現できる。まだ、第1図乃至第3図にて示したA/D変
換装置2の制御パルス信号18は、上記実施例ではパル
ス列90が対応している。
第2の実施例である第6図(b)において、A/D変換
装w2は、第1のA/D変換回路104と第2のA/D
変換回路106.第1のディジタルランチ回路106.
第2のディジタルラッチ回路107とからなり、第1の
A/D変換回路104の出力端子が第1のディジタルラ
ッチ回路106に、第2のA/D変換回路106の出力
端子が第2のディジタルラッチ回路107に、それぞれ
接続され、第1と第2のディジタルラッチ回路106゜
107の出力端子が共通に接続され、第1のA/D変換
回路104と第1のディジタルラッチ回路106の動作
タイミングと第2のA/D変換回路105と第2のディ
ジタルラッチ回路107の動作タイミングが相反するよ
うに構成される。
装w2は、第1のA/D変換回路104と第2のA/D
変換回路106.第1のディジタルランチ回路106.
第2のディジタルラッチ回路107とからなり、第1の
A/D変換回路104の出力端子が第1のディジタルラ
ッチ回路106に、第2のA/D変換回路106の出力
端子が第2のディジタルラッチ回路107に、それぞれ
接続され、第1と第2のディジタルラッチ回路106゜
107の出力端子が共通に接続され、第1のA/D変換
回路104と第1のディジタルラッチ回路106の動作
タイミングと第2のA/D変換回路105と第2のディ
ジタルラッチ回路107の動作タイミングが相反するよ
うに構成される。
以下、その動作を説明する。ある1水平走査期間H1内
において、固体撮像装置1は画素イη号9を出力するの
で、端子84にはM信号情報の列86a〜86eが現わ
れ、端子85に1800位相シフトしたC信号情報の列
87a〜87eが現われる。タイミング期間98a〜9
8eにおいて、パルス列91を端子108に印加すると
、M信号情報の列86a〜86eはA/D変換回路10
4でアナログ→ディジタル変換され、タイミング期間9
8a〜98eから微小時間td(ただし、1/fo>>
td)だけ遅延後、第1のディジタルラッチ回路106
にラッチアップされ、ディジタル出力端子10obに出
力される。このとき、第2のディジタルラッチ回路10
7は出力開放となっている。
において、固体撮像装置1は画素イη号9を出力するの
で、端子84にはM信号情報の列86a〜86eが現わ
れ、端子85に1800位相シフトしたC信号情報の列
87a〜87eが現われる。タイミング期間98a〜9
8eにおいて、パルス列91を端子108に印加すると
、M信号情報の列86a〜86eはA/D変換回路10
4でアナログ→ディジタル変換され、タイミング期間9
8a〜98eから微小時間td(ただし、1/fo>>
td)だけ遅延後、第1のディジタルラッチ回路106
にラッチアップされ、ディジタル出力端子10obに出
力される。このとき、第2のディジタルラッチ回路10
7は出力開放となっている。
次にタイミング期間99a〜99eにおいて、パルス列
92を端子109に印加すると、G信号情報の列87a
−87eは、A/D変換回路105でアナログ−ディジ
タル変換され、タイミング期間99a〜99eより微小
時間(td)遅延後、第2のディジタルラッチ回路10
7にラッチアップされ、ディジタル出力端子1oobに
出力される。
92を端子109に印加すると、G信号情報の列87a
−87eは、A/D変換回路105でアナログ−ディジ
タル変換され、タイミング期間99a〜99eより微小
時間(td)遅延後、第2のディジタルラッチ回路10
7にラッチアップされ、ディジタル出力端子1oobに
出力される。
このとき、第1のディジタルラッチ回路106は出力開
放となっている。このように、第1のディジタルラッチ
回路106と第2のディジタルラッチ回路107の出力
が共通に結線され、第1のディジタルラッチ回路106
と第2のディジタル出力端子するので、前記画素信号9
の構成要素であるM信号情報の列86a〜86eとG信
号情報の列87a〜87eを時系列合成するとともにア
ナログ−ディジタル変換でき、前記第1.第2のディジ
タルラッチ回路106,107の共通出力端子100b
にディジタル信号12aが出力できる。
放となっている。このように、第1のディジタルラッチ
回路106と第2のディジタルラッチ回路107の出力
が共通に結線され、第1のディジタルラッチ回路106
と第2のディジタル出力端子するので、前記画素信号9
の構成要素であるM信号情報の列86a〜86eとG信
号情報の列87a〜87eを時系列合成するとともにア
ナログ−ディジタル変換でき、前記第1.第2のディジ
タルラッチ回路106,107の共通出力端子100b
にディジタル信号12aが出力できる。
次の1水平走査期間H2内では、固体撮像装置1は第2
の画素信号1oを出力し、上記と同様な動作原理をこれ
に適用すると、C信号情報列88a〜88eとY信号情
報の列89a〜89eを時系列合成してアナログ−ディ
ジタル変換でき、前記ディジタル出力端子100bにデ
ィジタル画素信号12bが出力できる。
の画素信号1oを出力し、上記と同様な動作原理をこれ
に適用すると、C信号情報列88a〜88eとY信号情
報の列89a〜89eを時系列合成してアナログ−ディ
ジタル変換でき、前記ディジタル出力端子100bにデ
ィジタル画素信号12bが出力できる。
以上のようにして、2個のA/D変換回路と2個のディ
ジタルラッチ回路によって、A/D変換装置2の機能が
実現できる。なお、上記実施例では、第1図乃至第3図
にて示したA/D変換装置2の制御パルス信号18には
、パルス列91とパルス列92が対応する。
ジタルラッチ回路によって、A/D変換装置2の機能が
実現できる。なお、上記実施例では、第1図乃至第3図
にて示したA/D変換装置2の制御パルス信号18には
、パルス列91とパルス列92が対応する。
以上の第6図(a)、 (b)に示しだ2つの実施例の
長所、短所を要約すると、第6図(a)の実施例では、
A/D変換回路は1個でよいが、A/D変換周期は1/
fcである。一方、第6図(b)の実施例では、A/D
変換回路は2個必要であるが、変換周期は2倍の2/f
oとなり、第6図(−)の実施例に比べて半分の変換速
度のA/D変換回路で実施できる。
長所、短所を要約すると、第6図(a)の実施例では、
A/D変換回路は1個でよいが、A/D変換周期は1/
fcである。一方、第6図(b)の実施例では、A/D
変換回路は2個必要であるが、変換周期は2倍の2/f
oとなり、第6図(−)の実施例に比べて半分の変換速
度のA/D変換回路で実施できる。
ここで、fC=14.4用に選べば、第6図(b)の実
施例では、A/D変換装置の変換スピードは7.2■h
て良く、さらに、fc=7.2hl&に選べば、その変
換スピードは3.581hとなる。A/D変換回路の変
換スピードの実効的な低速化は、カラーカメラ装置の低
消費電力化、A/D変換回路と信号処理回路の一体集積
化といった観点から非常に重要な課題であり、この意味
から第6図(b)の実施例は特に有効と考えられる。
施例では、A/D変換装置の変換スピードは7.2■h
て良く、さらに、fc=7.2hl&に選べば、その変
換スピードは3.581hとなる。A/D変換回路の変
換スピードの実効的な低速化は、カラーカメラ装置の低
消費電力化、A/D変換回路と信号処理回路の一体集積
化といった観点から非常に重要な課題であり、この意味
から第6図(b)の実施例は特に有効と考えられる。
第7図は、ディジタル色差信号処理回路24゜260ブ
ロック構成図を示すものであり、第8図はその要部の具
体回路構成図、第9図は、その実施例の動作を説明する
だめの信号のタイムチャートおよび入出力ディジタルデ
ータの構成例を示しだものである。
ロック構成図を示すものであり、第8図はその要部の具
体回路構成図、第9図は、その実施例の動作を説明する
だめの信号のタイムチャートおよび入出力ディジタルデ
ータの構成例を示しだものである。
以下、第7図、第8図、第9図を参照して上記ディジタ
ル色差信号処理回路24.25の構成および動作を説明
する。
ル色差信号処理回路24.25の構成および動作を説明
する。
第7図において、ディジタル色差信号処理回路24.2
6は、1画素シフト回路110と、1画素反転回路11
1と、ディジタル加算回路112からなり、1画素シフ
ト回路110の入力信号113と1画素反転回路111
の出力信号116がディジタカ加算回路112に加えら
れるように構成されている。このディジタル色差信号処
理回路24.26の動作目的は、−例として第4図に示
した周体撮像装置1を用いた場合には、時系列(M、G
、M、G、・・・・・・ないしはC,Y、C,Y。
6は、1画素シフト回路110と、1画素反転回路11
1と、ディジタル加算回路112からなり、1画素シフ
ト回路110の入力信号113と1画素反転回路111
の出力信号116がディジタカ加算回路112に加えら
れるように構成されている。このディジタル色差信号処
理回路24.26の動作目的は、−例として第4図に示
した周体撮像装置1を用いた場合には、時系列(M、G
、M、G、・・・・・・ないしはC,Y、C,Y。
・・・・・・)からなるディジタル画素信号12,27
゜28あるいは37を入力信号113とし、色差信号時
系列(M−G、M−G、M−G、・・・・・・ないしは
C−Y、 C−Y、 C−Y・・・・・・)からなる
ディジタル色差信号29,30.38あるいは39にデ
ータ変換して出力することである。
゜28あるいは37を入力信号113とし、色差信号時
系列(M−G、M−G、M−G、・・・・・・ないしは
C−Y、 C−Y、 C−Y・・・・・・)からなる
ディジタル色差信号29,30.38あるいは39にデ
ータ変換して出力することである。
1画素シフト回路110はディジタルM信号とディジタ
ルG信号を判別し、ディジタルG信号のみを1ビット時
間シフトする。このようにして、シフトされたディジタ
ルG信号は9次に1画素反転回路111で反転されてデ
ィジタル−G信号となる。ディジタルM信号とディジタ
ル−〇信号をディジタル加算回路112に加えると、M
−G。
ルG信号を判別し、ディジタルG信号のみを1ビット時
間シフトする。このようにして、シフトされたディジタ
ルG信号は9次に1画素反転回路111で反転されてデ
ィジタル−G信号となる。ディジタルM信号とディジタ
ル−〇信号をディジタル加算回路112に加えると、M
−G。
M−G・・・・・・からなるディジタル色差信号に変換
できる。ディジタルM信号をディジタルC信号、ディジ
タルC信号をディジタルY信号とみなせば、同様にして
C−Y、 C−Y、 C−Y・旧・・からなるディジ
タル色差信号を得ることができる。まだ、ディジタルM
信号とディジタルC信号の関係、あるいはディジタルC
信号とY信号の関係を逆転し、G−M、G−M・・・・
・・ないしはY−C,Y−C・・団・なるディジタル色
差信号とすることも、もちろん可能である。以上のよう
にしてディジタル色差信号処理回路24.26が構成で
きる。
できる。ディジタルM信号をディジタルC信号、ディジ
タルC信号をディジタルY信号とみなせば、同様にして
C−Y、 C−Y、 C−Y・旧・・からなるディジ
タル色差信号を得ることができる。まだ、ディジタルM
信号とディジタルC信号の関係、あるいはディジタルC
信号とY信号の関係を逆転し、G−M、G−M・・・・
・・ないしはY−C,Y−C・・団・なるディジタル色
差信号とすることも、もちろん可能である。以上のよう
にしてディジタル色差信号処理回路24.26が構成で
きる。
第8図において、1画素シフト回路110は、第1のデ
ィジタルラッチ回路117.第2のディジタルラッチ回
路118.第3のディジタルラッチ回路119およびD
フリップフロラプ回路120からなり、1画素反転回路
111はディジタルインバータ回路121からなシ、前
記第1のディジタルラッチ回路1170入力部にディジ
タル画素信号12,27.28あるいは38が印加され
、繰り返し周期1/f0でラッチアップされ、このラッ
チアップ出力が、前記第2と第3のディジタルラッチ回
路118,119に前記Dフリツプフロツプ回路120
が構成する繰り返し周期可からなるタイミングによって
9選択的に分配制御され、前記第3のラッチ回路119
の出力がディジタルインバータ回路121に加えられ、
前記ディジタルインバータ回路121の出力と前記第2
のディジタルラッチ回路118の出力がディジタル加算
回路112に加えられるように構成されている。
ィジタルラッチ回路117.第2のディジタルラッチ回
路118.第3のディジタルラッチ回路119およびD
フリップフロラプ回路120からなり、1画素反転回路
111はディジタルインバータ回路121からなシ、前
記第1のディジタルラッチ回路1170入力部にディジ
タル画素信号12,27.28あるいは38が印加され
、繰り返し周期1/f0でラッチアップされ、このラッ
チアップ出力が、前記第2と第3のディジタルラッチ回
路118,119に前記Dフリツプフロツプ回路120
が構成する繰り返し周期可からなるタイミングによって
9選択的に分配制御され、前記第3のラッチ回路119
の出力がディジタルインバータ回路121に加えられ、
前記ディジタルインバータ回路121の出力と前記第2
のディジタルラッチ回路118の出力がディジタル加算
回路112に加えられるように構成されている。
次に、第8図の回路動作について第9図を参照して詳し
く説明する。ある1水平走査期間H1におけるディジタ
ル画素信号12aすなわちM、G。
く説明する。ある1水平走査期間H1におけるディジタ
ル画素信号12aすなわちM、G。
M、 G、・・・・・・からなるディジタル画素信号が
、第1のディジタルラッチ回路11了の入力部に加えら
れ、端子122に繰り返し周期が1 /f 、のパルス
列123を加えると、第1のディジタルラッチ回路11
7の出力部には、繰り返し周期が1/fCで順次ディジ
タルM信号情報1o1.ディジタルG信号情報102.
ディジタルM信号情報・・・・・・がラッチアップされ
る。同時に、Dフリップ70ツブ回路120のQ出力端
子にはパルス列126が、◇出力端子にはパルス列12
7が生じる。パルス列126は第2のディジタルラッチ
アップ回路118を矢印のタイミング128a〜128
eでラッチアップするので、このディジタルラッチアッ
プディジタルM信号情報130のみを選択的にラッチア
ップできる。
、第1のディジタルラッチ回路11了の入力部に加えら
れ、端子122に繰り返し周期が1 /f 、のパルス
列123を加えると、第1のディジタルラッチ回路11
7の出力部には、繰り返し周期が1/fCで順次ディジ
タルM信号情報1o1.ディジタルG信号情報102.
ディジタルM信号情報・・・・・・がラッチアップされ
る。同時に、Dフリップ70ツブ回路120のQ出力端
子にはパルス列126が、◇出力端子にはパルス列12
7が生じる。パルス列126は第2のディジタルラッチ
アップ回路118を矢印のタイミング128a〜128
eでラッチアップするので、このディジタルラッチアッ
プディジタルM信号情報130のみを選択的にラッチア
ップできる。
一方、パルス列127は第3のディジタルラッチアップ
回路119を矢印のタイミング129a〜129dでラ
ッチアップするので、このラノチアのディジタルC信号
情報131を選択的にラッチアップできる。しかも、デ
ィジタルM信号情報130とディジタルC信号情報13
1は、1画素期間に自る1/foだけ相対的に移相して
いる。これが、1画素シフト動作である。前記ディジタ
ルC信号情報131は、第3のディジタルラッチアップ
回路119にラッチアップ出力されるとともに、ディジ
タルインバータ回路121で反転され、ディジクルーG
信号情報132となって出力される。このようにして前
記ディジタルM信号情報130とディジタル−G信号情
報132をディジタル加算回路112で加算すれば、そ
の出力部に(M−G)のパルス列からなるディジタル色
差信号出力116を得る。この出力信号116はディジ
タル色差信号29,30.38あるいは39に対応する
。同様にして、第1のディジタルラッチ回路117の入
力信号113として、C,Y、C。
回路119を矢印のタイミング129a〜129dでラ
ッチアップするので、このラノチアのディジタルC信号
情報131を選択的にラッチアップできる。しかも、デ
ィジタルM信号情報130とディジタルC信号情報13
1は、1画素期間に自る1/foだけ相対的に移相して
いる。これが、1画素シフト動作である。前記ディジタ
ルC信号情報131は、第3のディジタルラッチアップ
回路119にラッチアップ出力されるとともに、ディジ
タルインバータ回路121で反転され、ディジクルーG
信号情報132となって出力される。このようにして前
記ディジタルM信号情報130とディジタル−G信号情
報132をディジタル加算回路112で加算すれば、そ
の出力部に(M−G)のパルス列からなるディジタル色
差信号出力116を得る。この出力信号116はディジ
タル色差信号29,30.38あるいは39に対応する
。同様にして、第1のディジタルラッチ回路117の入
力信号113として、C,Y、C。
Y・・・・・・からなるディジタル画素信号12bを加
えれば、(c−y )のパルス列からなるディジタル色
差信号出力を、ディジタル加算回路112の出力部に得
ることができる。なお、第8図において、端子122に
加えられる繰9返し周期1/foのパルス列123と、
第8図のディジタル色差信号処理回路システム全体をリ
セットするために端子113に加えられる1水平走査期
間で繰り返す同期パルス列は、第1図乃至第3図に示し
た制御パルス信号20bと20cに対応する。また、第
1゜第2.第3のディジタルラッチ回路117,118
゜119において、信号C’にはラッテアップを制御す
るクロック入力端子を示す。さらに、第8図において、
ディジタルインバータ回路121とディジタル加算回路
112は、一つのディジタル減算回路とみなしうる。
えれば、(c−y )のパルス列からなるディジタル色
差信号出力を、ディジタル加算回路112の出力部に得
ることができる。なお、第8図において、端子122に
加えられる繰9返し周期1/foのパルス列123と、
第8図のディジタル色差信号処理回路システム全体をリ
セットするために端子113に加えられる1水平走査期
間で繰り返す同期パルス列は、第1図乃至第3図に示し
た制御パルス信号20bと20cに対応する。また、第
1゜第2.第3のディジタルラッチ回路117,118
゜119において、信号C’にはラッテアップを制御す
るクロック入力端子を示す。さらに、第8図において、
ディジタルインバータ回路121とディジタル加算回路
112は、一つのディジタル減算回路とみなしうる。
第10図はディジタル1水平走査期間メモリ回路23の
構成例を示したものであり、第11図はその動作を説明
するだめのタイムチャートおよび入出力ディジタルデー
タを示したものである。以下、第10図、第11図を参
照して上記ディジタル1水平走査期間メモリ回路23の
構成と動作を説明する。
構成例を示したものであり、第11図はその動作を説明
するだめのタイムチャートおよび入出力ディジタルデー
タを示したものである。以下、第10図、第11図を参
照して上記ディジタル1水平走査期間メモリ回路23の
構成と動作を説明する。
第10図において、ディジタル1水平走査期間メモリ回
路23は、第2のディジタルラッチ回路134と、第3
のディジタルラッチ回路136と、ランダムアクセスメ
モリ回路136と、アドレスカウンタ回路137と、タ
イミングパルス発生回路144とからなり、さらに本実
施例ではタイミングパルス発生回路144は、2個のD
フリップフロン1回路138,139と4個のNOR回
路140〜143を含めて構成されている。第1のディ
ジタルラッチ回路146と第4のディジタルラッチ回路
146は、それぞれ前記1水平走査期間メモリ回路23
の入力、出力用インターフェイス回路である。なお、以
下の説明ではディジタル画素信号は並列入出力データと
して取り扱うものとする。
路23は、第2のディジタルラッチ回路134と、第3
のディジタルラッチ回路136と、ランダムアクセスメ
モリ回路136と、アドレスカウンタ回路137と、タ
イミングパルス発生回路144とからなり、さらに本実
施例ではタイミングパルス発生回路144は、2個のD
フリップフロン1回路138,139と4個のNOR回
路140〜143を含めて構成されている。第1のディ
ジタルラッチ回路146と第4のディジタルラッチ回路
146は、それぞれ前記1水平走査期間メモリ回路23
の入力、出力用インターフェイス回路である。なお、以
下の説明ではディジタル画素信号は並列入出力データと
して取り扱うものとする。
第10図において、端子147に繰シ返し周波数が2f
oのタイミングクロックパルスが加、tられ、端子14
8に、各々の1水平周期(1H)毎に、Dンリップ70
ツブ回路138,139およびアドレスカウンタ回路1
37をリセットするような同期パルスが加えられると、
第1のDフリップフロン1回路138のQ端子には繰り
返し周期が1Hでリセットされるタイミング162aを
開始点として、繰り返し周期が1 /f 、のパルス列
153が発生され、同じくDフリップフロン1回路13
8の◇端子には繰り返し周期が1Hでリセットされるタ
イミング162bを開始点として、繰シ返し周期が1/
foのパルス列164が発生され、第2のDフリツブフ
ロ1プ回路139のQ端子に、繰り返し周期が1Hでリ
セットされるタイミング162Cを開始点として、繰り
返し周期が1/foのパルス列166が発生される。ま
た、パルス列153とパルス列166を端子149,1
50を介してNOR回路142および143を通すと、
端子166に、ランダムアクセスメモリ回路136の書
き込み制御パルス列167が発生される。
oのタイミングクロックパルスが加、tられ、端子14
8に、各々の1水平周期(1H)毎に、Dンリップ70
ツブ回路138,139およびアドレスカウンタ回路1
37をリセットするような同期パルスが加えられると、
第1のDフリップフロン1回路138のQ端子には繰り
返し周期が1Hでリセットされるタイミング162aを
開始点として、繰り返し周期が1 /f 、のパルス列
153が発生され、同じくDフリップフロン1回路13
8の◇端子には繰り返し周期が1Hでリセットされるタ
イミング162bを開始点として、繰シ返し周期が1/
foのパルス列164が発生され、第2のDフリツブフ
ロ1プ回路139のQ端子に、繰り返し周期が1Hでリ
セットされるタイミング162Cを開始点として、繰り
返し周期が1/foのパルス列166が発生される。ま
た、パルス列153とパルス列166を端子149,1
50を介してNOR回路142および143を通すと、
端子166に、ランダムアクセスメモリ回路136の書
き込み制御パルス列167が発生される。
次に、上記のパルス列153,164およびパルス列1
67を用いてランダムアクセスメモリ回路136への書
き込みと読み出しを説明する。タイミング152a、1
52b、152dでパルス列163゜154.157は
リセットされ、同時に、端子148を介して、アドレス
カウンタ回路137もリセットされる。タイミング15
8aで、パルス列163によって、アドレスカウンタ回
路137は、第1番目の有効アドレスデータ169aを
セットする。このアドレスデータ159aは並列データ
ポート160を介して、ランダムアクセスメモリ回路1
36のアドレス指定回路へ加えられるので、パルス列1
57が論理高的レベルのとき、ランダムアクセスメモリ
回路136のデータ状態は有効読み出しデータ161と
なり、パルス列167が論理零(L)レベルのとき、ラ
ンダムアクセスメモリ回路136のデータは有効書き込
みデータ162となる。
67を用いてランダムアクセスメモリ回路136への書
き込みと読み出しを説明する。タイミング152a、1
52b、152dでパルス列163゜154.157は
リセットされ、同時に、端子148を介して、アドレス
カウンタ回路137もリセットされる。タイミング15
8aで、パルス列163によって、アドレスカウンタ回
路137は、第1番目の有効アドレスデータ169aを
セットする。このアドレスデータ159aは並列データ
ポート160を介して、ランダムアクセスメモリ回路1
36のアドレス指定回路へ加えられるので、パルス列1
57が論理高的レベルのとき、ランダムアクセスメモリ
回路136のデータ状態は有効読み出しデータ161と
なり、パルス列167が論理零(L)レベルのとき、ラ
ンダムアクセスメモリ回路136のデータは有効書き込
みデータ162となる。
一方、パルス列164のタイミング163aで。
第3のディジタルラッチ回路134が、ラッチアップと
なり、ランダムアクセスメモリ回路136の出力部と連
結される。期間164にわたり、このラッチアップ期間
166と前記有効読み出しデータ161の存在期間とが
重なるので、ランダムアクセスメモリ回路136の第1
番目のアドレスに1水平走査期間前より存在している有
効読み出しデータ161は、矢印167のようにして、
第3のディジタルラッチ回路136に9期間166にわ
たって保持されるような有効出力データ170aとなる
。同じくパルス列164のタイミング163aで、第2
のディジタルラッチ回路134はラッチアンプとなり、
第1のディジタルラッチ回路146に保持されていた入
力データ171aが矢印172のようにして、第2のデ
ィジタルランチ回路134に転送され、有効入力データ
169aとして保持される。期間166にわたり、この
有効入力データの保持用1間166と前記有効書き込み
データ162の存在期間とが重なるので、この有効入力
データ1e9aij、矢印168のようにして、ランダ
ムアクセスメモリ回路136の第1番目のアドレスに、
書き込みデータ162として記憶される。この新たな書
き込みデータ162は次の1水平走査期間が到来し、再
び第1番目のアドレスが指定されるまで、読み出しデー
タとして記憶される。
なり、ランダムアクセスメモリ回路136の出力部と連
結される。期間164にわたり、このラッチアップ期間
166と前記有効読み出しデータ161の存在期間とが
重なるので、ランダムアクセスメモリ回路136の第1
番目のアドレスに1水平走査期間前より存在している有
効読み出しデータ161は、矢印167のようにして、
第3のディジタルラッチ回路136に9期間166にわ
たって保持されるような有効出力データ170aとなる
。同じくパルス列164のタイミング163aで、第2
のディジタルラッチ回路134はラッチアンプとなり、
第1のディジタルラッチ回路146に保持されていた入
力データ171aが矢印172のようにして、第2のデ
ィジタルランチ回路134に転送され、有効入力データ
169aとして保持される。期間166にわたり、この
有効入力データの保持用1間166と前記有効書き込み
データ162の存在期間とが重なるので、この有効入力
データ1e9aij、矢印168のようにして、ランダ
ムアクセスメモリ回路136の第1番目のアドレスに、
書き込みデータ162として記憶される。この新たな書
き込みデータ162は次の1水平走査期間が到来し、再
び第1番目のアドレスが指定されるまで、読み出しデー
タとして記憶される。
以上の第1番目アドレスに関する各動作の説明から明ら
かなよう拠、タイミング168bでランダムアクセスメ
モリ回路136の第2番目のアドレスデータ169bを
指定でき、タイミング163bで。
かなよう拠、タイミング168bでランダムアクセスメ
モリ回路136の第2番目のアドレスデータ169bを
指定でき、タイミング163bで。
有効出力データ170bの第3のディジタルラッテ回路
135への出力と有効入力データ169bのランダムア
クセスメモリ回路136への入力を実行できる。以下、
パルス列153,154,157中に周期1/foで繰
り返されるタイミングによって順次アドレスを更新する
ことによって、ディジタル画素信号12または27の1
水平走査期間にわたる画素情報を、ランダムアクセスメ
モリ回路136を介して読み出すのと同時に書き込んで
ゆくことができる。
135への出力と有効入力データ169bのランダムア
クセスメモリ回路136への入力を実行できる。以下、
パルス列153,154,157中に周期1/foで繰
り返されるタイミングによって順次アドレスを更新する
ことによって、ディジタル画素信号12または27の1
水平走査期間にわたる画素情報を、ランダムアクセスメ
モリ回路136を介して読み出すのと同時に書き込んで
ゆくことができる。
以上のようにして、ランダムアクセスメモリ回路136
と、アドレスカウンタ回路137と、第2、第3のディ
ジタルラッチ回路134,135とタイミングパルス発
生回路144とから、ディジタル1水平走査期間メモリ
回路23を実現できる。なお、第1のディジタルラッチ
回路146と第4のディジタルランチ回路146は、第
2のディジタルラッテ回路134と第3のディジタルラ
ッチ回路135がパルス列164で駆動されるのに対し
、パルス列153で駆動され、それぞれ入力と出力イン
タフェース回路として構成される。
と、アドレスカウンタ回路137と、第2、第3のディ
ジタルラッチ回路134,135とタイミングパルス発
生回路144とから、ディジタル1水平走査期間メモリ
回路23を実現できる。なお、第1のディジタルラッチ
回路146と第4のディジタルランチ回路146は、第
2のディジタルラッテ回路134と第3のディジタルラ
ッチ回路135がパルス列164で駆動されるのに対し
、パルス列153で駆動され、それぞれ入力と出力イン
タフェース回路として構成される。
特に、第4のディジタルラッチ回路146は、第8図で
示したディジタル色差信号処理回路24まだは26の第
1のディジタル回路117の機能と共用できる。また、
第1のディジタルラッチ回路145は、第2図に示した
カラーカメラ装置の構成においては、ディジタルホワイ
トバランス回路22吉デイジタル1水平走査期間メモリ
回路23間をつなぐディジタルバノファラソチ回路とみ
なしてもよく、また、第3図に示したカラーカメラ装置
の構成においては、A/D変換装置2とディジタル1水
平走査期間メモリ回路23間をつなぐディジタルバノフ
ァラソチ回路とみなしてもよい。
示したディジタル色差信号処理回路24まだは26の第
1のディジタル回路117の機能と共用できる。また、
第1のディジタルラッチ回路145は、第2図に示した
カラーカメラ装置の構成においては、ディジタルホワイ
トバランス回路22吉デイジタル1水平走査期間メモリ
回路23間をつなぐディジタルバノファラソチ回路とみ
なしてもよく、また、第3図に示したカラーカメラ装置
の構成においては、A/D変換装置2とディジタル1水
平走査期間メモリ回路23間をつなぐディジタルバノフ
ァラソチ回路とみなしてもよい。
ランダムアクセスメモリ回路136のメモリ容量の例と
して、画素情報の繰シ返し周波数fcを7.2vik(
カラーバースト信号変調周波数)に選定すれば、約40
0アドレス×8ビツト程度のメモリ容量となる。なお、
説明の便宜上、ここでは、1画素のディジタルデータの
ビット数を8としたが、必ずしも、この値に限定される
ものではない。
して、画素情報の繰シ返し周波数fcを7.2vik(
カラーバースト信号変調周波数)に選定すれば、約40
0アドレス×8ビツト程度のメモリ容量となる。なお、
説明の便宜上、ここでは、1画素のディジタルデータの
ビット数を8としたが、必ずしも、この値に限定される
ものではない。
第10図で示したタイミングパルス発生回路144は、
本実施例では2個のDフリップ70ツブ回路138,1
39と4個(7)NOR回路140〜143とで構成し
たが、第11図に示したような種々のタイミングパルス
列を実現するのであれば、必ずしも、その構成のみに限
定されるものではない。また、第10図にて、端子14
7に加えられる繰シ返し周波数2foのタイミングクロ
ックパルスと端子148に加えられる繰り返し周期1H
の同期パルスは、第2図、第3図に示した制御パルス信
号20aに対応する。
本実施例では2個のDフリップ70ツブ回路138,1
39と4個(7)NOR回路140〜143とで構成し
たが、第11図に示したような種々のタイミングパルス
列を実現するのであれば、必ずしも、その構成のみに限
定されるものではない。また、第10図にて、端子14
7に加えられる繰シ返し周波数2foのタイミングクロ
ックパルスと端子148に加えられる繰り返し周期1H
の同期パルスは、第2図、第3図に示した制御パルス信
号20aに対応する。
第12図はディジタル1水平走査期間メモリ回路23の
他の実施例を示すものである。このディジタル1水平走
査期間メモリ回路23は、ディジタル画素信号12.2
7を並列Nビットからなる入力信号として、Nビット並
列型の転送段数M段の並列ディジタルシフトレジスタで
構成できる。
他の実施例を示すものである。このディジタル1水平走
査期間メモリ回路23は、ディジタル画素信号12.2
7を並列Nビットからなる入力信号として、Nビット並
列型の転送段数M段の並列ディジタルシフトレジスタで
構成できる。
以下、N=sビットとして説明を展開する。NTSCテ
レビジョン信号の場合を例にとると、1水平走査期間(
IH)とカラーバースト信号変換周波数fbキ3.68
計の関係は。
レビジョン信号の場合を例にとると、1水平走査期間(
IH)とカラーバースト信号変換周波数fbキ3.68
計の関係は。
で定められている。一方、8ピット並列ディジタルシフ
トレジスタ173〜180は、1画素当りの周波数f。
トレジスタ173〜180は、1画素当りの周波数f。
で転送されるとすれば、並列ディジタルシフトレジスタ
173〜180の各ビット当り必要とする段数Mは。
173〜180の各ビット当り必要とする段数Mは。
となる。従って、f =7.2I/!h に選定すれ
ば、M=455ビットl fo=14.4に選定すれば
、M=910ピントとなる。このようにfcとして、f
bの整数倍を選定すれば、Mは整数となり、現実の並列
ディジタルシフトレジスタ173〜180が構成できる
。要約すれば、fo=7.2にとした場合、段数M =
455段×8ビット並列となシ、fo=14.4用、
とした場合、段数M=910X8ビット並列となる並列
ディジタルシフトレジスタ173〜180を構成すれば
よい。第12図において、並列ディジタルシフトレジス
タ173〜180は、共通の転送りロックパルス周波数
fcで並列転送される。このクロックパルス周波数f。
ば、M=455ビットl fo=14.4に選定すれば
、M=910ピントとなる。このようにfcとして、f
bの整数倍を選定すれば、Mは整数となり、現実の並列
ディジタルシフトレジスタ173〜180が構成できる
。要約すれば、fo=7.2にとした場合、段数M =
455段×8ビット並列となシ、fo=14.4用、
とした場合、段数M=910X8ビット並列となる並列
ディジタルシフトレジスタ173〜180を構成すれば
よい。第12図において、並列ディジタルシフトレジス
タ173〜180は、共通の転送りロックパルス周波数
fcで並列転送される。このクロックパルス周波数f。
が第2図。
第3図に示した制御パルス信号20 a i/i:対応
して因る。なお、上記並列転送型ディジタルシフトレジ
スタで構成されるディジタル1水平走査期間メモリ回路
23の入力、出力インターフェイスとして、第10図に
示しだ第1のディジタルラッチ回路146と第4のディ
ジタルラッチ回路146を接続してもよい。
して因る。なお、上記並列転送型ディジタルシフトレジ
スタで構成されるディジタル1水平走査期間メモリ回路
23の入力、出力インターフェイスとして、第10図に
示しだ第1のディジタルラッチ回路146と第4のディ
ジタルラッチ回路146を接続してもよい。
以上のようにして、連続して加えられる繰シ返し周波数
f0からなる転送りロックパルスで、複数個並列配置し
たディジタルシフトレジスタを用いて、1水平走査期間
メモリ回路23が実現できる。
f0からなる転送りロックパルスで、複数個並列配置し
たディジタルシフトレジスタを用いて、1水平走査期間
メモリ回路23が実現できる。
第13図は、ディジタル色差信号切換回路26の一実施
例を示すもので、第1のディジタルラッチ回路181.
第2のディジタルラッチ回路182゜第3のディジタル
ラッチ回路183.第4のディジタルラッチ回路184
を含めてなり、第1のディジタルラッチ回路181と第
2のディジタルラッチ回路182の入力部が共通に結線
され、第3のディジタルラッチ回路183と第4のディ
ジタルラッチ回路1840入力部が共通に結線され、第
1のディジタルランチ回路181と第3のディジタルラ
ッチ回路183の出力部が共通に結線され、第2のディ
ジタルラッチ回路182と第4の、ディジタルラッチ回
路184の出力部が共通に結線され、前記第1と第4の
ディジタルラッチ回路181.184の出力ゲート切換
えタイミングと第2と第3のディジタルラッチ回路18
2,183の出力ゲート切換えタイミングが、水平走査
期間に同期して相反するように構成されている。
例を示すもので、第1のディジタルラッチ回路181.
第2のディジタルラッチ回路182゜第3のディジタル
ラッチ回路183.第4のディジタルラッチ回路184
を含めてなり、第1のディジタルラッチ回路181と第
2のディジタルラッチ回路182の入力部が共通に結線
され、第3のディジタルラッチ回路183と第4のディ
ジタルラッチ回路1840入力部が共通に結線され、第
1のディジタルランチ回路181と第3のディジタルラ
ッチ回路183の出力部が共通に結線され、第2のディ
ジタルラッチ回路182と第4の、ディジタルラッチ回
路184の出力部が共通に結線され、前記第1と第4の
ディジタルラッチ回路181.184の出力ゲート切換
えタイミングと第2と第3のディジタルラッチ回路18
2,183の出力ゲート切換えタイミングが、水平走査
期間に同期して相反するように構成されている。
第14図は、ディジタル色差信号処理回路24および2
6の出力部に出力され、ディジタル色差信号切換回路2
6の入力信号となるディジタル色差信号29.30と、
ディジタル色差信号処理回路26の出力信号となるディ
ジタル色差信号14゜15の関係を、1水平走査期間(
1H)の繰り返しで表現したものである。以下、第14
図を参照して第13図に示すディジタル色差信号切換回
路26の動作を説明する。第14図より、ディジタル色
差信号29と30は、1水平走査毎にディジタル(M−
G)色差信号列とディジタル(c−y )色差信号列を
繰り返し、(、M−G)情報か(C−Y)情報といった
情報内容が相互に反転している。
6の出力部に出力され、ディジタル色差信号切換回路2
6の入力信号となるディジタル色差信号29.30と、
ディジタル色差信号処理回路26の出力信号となるディ
ジタル色差信号14゜15の関係を、1水平走査期間(
1H)の繰り返しで表現したものである。以下、第14
図を参照して第13図に示すディジタル色差信号切換回
路26の動作を説明する。第14図より、ディジタル色
差信号29と30は、1水平走査毎にディジタル(M−
G)色差信号列とディジタル(c−y )色差信号列を
繰り返し、(、M−G)情報か(C−Y)情報といった
情報内容が相互に反転している。
これらのディジタル色差信号29.30より、ディジタ
ル(M−G)色差信号列のみを全ての水平走査期間に有
するディジタル色差信号14と、デ゛イジタル(c−y
)色差信号列のみを全ての水平走査期間に有するディ
ジタル色差信号16を作るのがディジタル色差信号の目
的である。ディジタル色差信号29が、第1のディジタ
ルラッチ回路181と第2のディジタルラッチ回路18
2の入力部に加えられ、ディジタル色差信号30が第3
のディジタルラッチ回路183と第4のディジタルラッ
チ回路184の入力部に加えられ、端子185を介して
、繰り返し周期2Hの切換えタイミングパルス186が
加えられると、1水平期間188aにおいて、第1のデ
ィジタルラッチ回路181の出力ゲートCGにはタイミ
ングパルス187が加えられて導通状態となり、第3の
ディジタルラッチ回路183の出力ゲートCGにはりィ
ミングバルス186が加えられて遮断状態となるので、
ディジタル(M−G)情報29aカIg1のディジタル
ラッチ回路181と第3のディジタルラッチ回路183
の共通出力端子189に出力され、同時に1水平走査期
間188aにおいて、第2のディジタルラッチ回路18
2の出力ゲートCGにはタイミングパルス186が加え
られて遮断状態となシ、第4のディジタルラッチ回路1
84の出力ゲー)CGにはタイミングパルス187−f
i加えられて導通状態となるので、ディジタル(C−Y
)情報30 aが第2のディジタルラッチ回路182と
第4のディジ2ルラッチ回路184の共通出力端子19
0に出力される。同様にして、タイミングパルス186
,187の各ディジタルラッチ回路181〜184の出
力ゲートcGへの印加状態を考えれば、次の1水平走査
期間188bにおいて、第1のディジタルラッチ回路1
81の出力ゲートCGは遮断、第3のディジタルラッチ
回路183の出力ゲートCGは導通状態となるので、デ
ィジタル(M−G)情報30bが共通出力端子189に
出力され、同時に、第2のディジタルラッチ回路182
の出力ゲートCGは導通、第4のディジタルラッチ回路
184の出力ゲー)CGは遮断状態となるので、ディジ
タル(c−y)情報29bが共通出力端子190に出力
される。以下、第14図において点線196で示すよう
に、ディジタルM−G情報29a、30b、29c、3
0d・・・・・・が選択されて共通出力端子189に出
力され、ディジタル色差信号14となシ、一点破線19
6で示すようにディジタル(c−y)情報30a。
ル(M−G)色差信号列のみを全ての水平走査期間に有
するディジタル色差信号14と、デ゛イジタル(c−y
)色差信号列のみを全ての水平走査期間に有するディ
ジタル色差信号16を作るのがディジタル色差信号の目
的である。ディジタル色差信号29が、第1のディジタ
ルラッチ回路181と第2のディジタルラッチ回路18
2の入力部に加えられ、ディジタル色差信号30が第3
のディジタルラッチ回路183と第4のディジタルラッ
チ回路184の入力部に加えられ、端子185を介して
、繰り返し周期2Hの切換えタイミングパルス186が
加えられると、1水平期間188aにおいて、第1のデ
ィジタルラッチ回路181の出力ゲートCGにはタイミ
ングパルス187が加えられて導通状態となり、第3の
ディジタルラッチ回路183の出力ゲートCGにはりィ
ミングバルス186が加えられて遮断状態となるので、
ディジタル(M−G)情報29aカIg1のディジタル
ラッチ回路181と第3のディジタルラッチ回路183
の共通出力端子189に出力され、同時に1水平走査期
間188aにおいて、第2のディジタルラッチ回路18
2の出力ゲートCGにはタイミングパルス186が加え
られて遮断状態となシ、第4のディジタルラッチ回路1
84の出力ゲー)CGにはタイミングパルス187−f
i加えられて導通状態となるので、ディジタル(C−Y
)情報30 aが第2のディジタルラッチ回路182と
第4のディジ2ルラッチ回路184の共通出力端子19
0に出力される。同様にして、タイミングパルス186
,187の各ディジタルラッチ回路181〜184の出
力ゲートcGへの印加状態を考えれば、次の1水平走査
期間188bにおいて、第1のディジタルラッチ回路1
81の出力ゲートCGは遮断、第3のディジタルラッチ
回路183の出力ゲートCGは導通状態となるので、デ
ィジタル(M−G)情報30bが共通出力端子189に
出力され、同時に、第2のディジタルラッチ回路182
の出力ゲートCGは導通、第4のディジタルラッチ回路
184の出力ゲー)CGは遮断状態となるので、ディジ
タル(c−y)情報29bが共通出力端子190に出力
される。以下、第14図において点線196で示すよう
に、ディジタルM−G情報29a、30b、29c、3
0d・・・・・・が選択されて共通出力端子189に出
力され、ディジタル色差信号14となシ、一点破線19
6で示すようにディジタル(c−y)情報30a。
29b、30C929d・・・・・・が選択されて共通
出力端子190に出力され、ディジタル色差信号16と
なる。まだ、上記ディジタル色差信号29.30は、あ
る1水平走査期間内においては、繰り返し周期1/fo
の画素情報であるので、第1.第2゜第3.第4のディ
ジタルラッチ回路181〜184は、端子197から繰
り返し周期が1/foのクロックパルスが各クロックゲ
ートにCKに供給されることでラッチアップ動作を行な
い、ディジタル色差信号処理回路24.25との同期を
取るように構成されている。ここで、端子185に加え
られる繰シ返し周期が2Hのタイミングパルス列186
と、端子197に加えられる上記のクロックパルスが、
第2図における制御パルス信号2odに対応する。
出力端子190に出力され、ディジタル色差信号16と
なる。まだ、上記ディジタル色差信号29.30は、あ
る1水平走査期間内においては、繰り返し周期1/fo
の画素情報であるので、第1.第2゜第3.第4のディ
ジタルラッチ回路181〜184は、端子197から繰
り返し周期が1/foのクロックパルスが各クロックゲ
ートにCKに供給されることでラッチアップ動作を行な
い、ディジタル色差信号処理回路24.25との同期を
取るように構成されている。ここで、端子185に加え
られる繰シ返し周期が2Hのタイミングパルス列186
と、端子197に加えられる上記のクロックパルスが、
第2図における制御パルス信号2odに対応する。
第14図において、ディジタル色差信号29をディジタ
ル色差信号38で、ディジタル色差信号30をディジタ
ル色差信号39で、ディジタル色差信号14をディジタ
ル色差信号42で、そして、ディジタル色差信号15を
ディジタル色差信号43で置きかえれば、全く同様にし
て、第3図に示しタカラーカメラ装置を構成するだめの
ディジタル色差信号切換回路26の実施例として第13
図に示した構成が同じように適用できる。
ル色差信号38で、ディジタル色差信号30をディジタ
ル色差信号39で、ディジタル色差信号14をディジタ
ル色差信号42で、そして、ディジタル色差信号15を
ディジタル色差信号43で置きかえれば、全く同様にし
て、第3図に示しタカラーカメラ装置を構成するだめの
ディジタル色差信号切換回路26の実施例として第13
図に示した構成が同じように適用できる。
以上のようにして、第2図、第3図に示したディジタル
色差信号切換回路26はディジタルラッチ回路を用いて
実現できる。
色差信号切換回路26はディジタルラッチ回路を用いて
実現できる。
第16図(a)、[有])はそれぞれディジタル映像信
号処理装置31の構成例を示すブロック図である。
号処理装置31の構成例を示すブロック図である。
本発明においては、固体撮像装置1の一実施例として第
4図に示したように、カラーフィルタが、マゼンタM、
グリーンG、サイアンC,イエローYからなるフィルタ
配列を選ぶことにより、M。
4図に示したように、カラーフィルタが、マゼンタM、
グリーンG、サイアンC,イエローYからなるフィルタ
配列を選ぶことにより、M。
G、 M、 Ci・・・・・・からなるディジタル画素
信号12aと、C,Y、C,Y、・・・・・・からなる
ディジタル画素信号12bを発生せしめる手段を提示し
だが、その理由は、マゼンタM信号とグリーンG信号の
和(M + G )および丈イアンC信号とイエロー信
号の和(C+Y)が映像(白色)信号yに等しくできる
ことにある。すなわち、 Y=M+G ・・・・・・・・・ (3)y =
C+ Y ・・・・・・・・・ (4)となるよう
に、カラーフィルタの光学感度を選定している。従って
、ディジタル画素信号12よりディジタル映像(白色)
信号34を形成する動作機能、すなわち、M、G、M、
G−iたはc、y。
信号12aと、C,Y、C,Y、・・・・・・からなる
ディジタル画素信号12bを発生せしめる手段を提示し
だが、その理由は、マゼンタM信号とグリーンG信号の
和(M + G )および丈イアンC信号とイエロー信
号の和(C+Y)が映像(白色)信号yに等しくできる
ことにある。すなわち、 Y=M+G ・・・・・・・・・ (3)y =
C+ Y ・・・・・・・・・ (4)となるよう
に、カラーフィルタの光学感度を選定している。従って
、ディジタル画素信号12よりディジタル映像(白色)
信号34を形成する動作機能、すなわち、M、G、M、
G−iたはc、y。
C9Yからなるディジタル信号列よりMUG、M+ci
、MUGまたはC+ Y 、 C+ Y 、 C+ Y
からなるディジタル信号列を形成する動作機能を映像信
号補正回路198で実行すれば、基本的に映像信号処理
回路310機能を達成できる。この構成例が第15図(
a)である。
、MUGまたはC+ Y 、 C+ Y 、 C+ Y
からなるディジタル信号列を形成する動作機能を映像信
号補正回路198で実行すれば、基本的に映像信号処理
回路310機能を達成できる。この構成例が第15図(
a)である。
寸だ、第16図(b)に例示したディジタル映像信号処
理回路31は、第1の映像信号補正回路199と第2の
映像信号補正回路200と加算平均化回路203とから
なる。ディジタル画素信号12または27が第1の映像
信号補正回路199に加えられ、前記式(3)、 (4
)で示すようなディジタル加算が行なわれる。捷だ、1
水平走査期間メモリ回路23によって1水平走査期間遅
延されたディジタル画素信号28または37が第2の映
像信号補正回路200に加えられ、式(3)、 (4)
で示すようなディジタル加算演算が行なわれる。そして
、それらの映像信号補正回路199,200からのディ
ジタル映像信号201,202を加算して2で割る演算
を加算平均化回路203で行い、出力としてディジタル
映像信号34を得る。この場合のディジタル映像信号3
4は、上記の構成よシ明らかなように、ある水平走査方
向の画像情報と次の水平走査方向の画像の相関をとられ
た形態の画像信号であるから、テレビジョン信号の垂直
方向の解像度をスムーズイングする効果を実現でき、画
質の改善効果が期待できる。さらに、前記ディジタル映
像信号201と前記ディジタル信号202の加算比率を
可変する機能を加算平均化回路203の中に含めること
により、垂直方向の最適画質を調整することも可能であ
る。
理回路31は、第1の映像信号補正回路199と第2の
映像信号補正回路200と加算平均化回路203とから
なる。ディジタル画素信号12または27が第1の映像
信号補正回路199に加えられ、前記式(3)、 (4
)で示すようなディジタル加算が行なわれる。捷だ、1
水平走査期間メモリ回路23によって1水平走査期間遅
延されたディジタル画素信号28または37が第2の映
像信号補正回路200に加えられ、式(3)、 (4)
で示すようなディジタル加算演算が行なわれる。そして
、それらの映像信号補正回路199,200からのディ
ジタル映像信号201,202を加算して2で割る演算
を加算平均化回路203で行い、出力としてディジタル
映像信号34を得る。この場合のディジタル映像信号3
4は、上記の構成よシ明らかなように、ある水平走査方
向の画像情報と次の水平走査方向の画像の相関をとられ
た形態の画像信号であるから、テレビジョン信号の垂直
方向の解像度をスムーズイングする効果を実現でき、画
質の改善効果が期待できる。さらに、前記ディジタル映
像信号201と前記ディジタル信号202の加算比率を
可変する機能を加算平均化回路203の中に含めること
により、垂直方向の最適画質を調整することも可能であ
る。
以上のように第15図[有])に示すディジタル映像信
号処理回路31は、垂直方向の画質改善効果を伴うもの
である。なお、第4図では4種の異なる色フィルタの構
成として、M、G、C,Y色を選んだが、これらを別の
色フイルタ系でおきかえても、 (3)、 (4)式を
満足するものであれば、同様に実施できる。
号処理回路31は、垂直方向の画質改善効果を伴うもの
である。なお、第4図では4種の異なる色フィルタの構
成として、M、G、C,Y色を選んだが、これらを別の
色フイルタ系でおきかえても、 (3)、 (4)式を
満足するものであれば、同様に実施できる。
第16図は前記映像信号補正回路198,199゜20
0の構成例を示すブロック図である。これは、1画素シ
フト回路204と、ディジタル加算回路205とで構成
され、1画素シフト回路204とディジタル加算回路2
05の機能は、それぞれディジタル色差信号処理回路2
4.25の構成要素である1画素シフト回路110とデ
ィジタル加算回路112の機能と同一のものである。従
って、1画素シフト回路11oの目的は、M、G、M。
0の構成例を示すブロック図である。これは、1画素シ
フト回路204と、ディジタル加算回路205とで構成
され、1画素シフト回路204とディジタル加算回路2
05の機能は、それぞれディジタル色差信号処理回路2
4.25の構成要素である1画素シフト回路110とデ
ィジタル加算回路112の機能と同一のものである。従
って、1画素シフト回路11oの目的は、M、G、M。
GないしはC,Y、C,Yからなるディジタル画素信号
12の列よシ、ディジタルG信号ないしはディジタルY
信号のみを選択的に1ビット時間シフトすることである
。このようにしてシフトされたディジタルC信号ないし
はディジタルY信号を。
12の列よシ、ディジタルG信号ないしはディジタルY
信号のみを選択的に1ビット時間シフトすることである
。このようにしてシフトされたディジタルC信号ないし
はディジタルY信号を。
シフトされないディジタルM信号ないしはディジタルC
信号とディジタル加算回路205で加算すれば、MUG
、MUG、MUG、・・・・・・からなるディジタル映
像信号ないしはC+ Y、 C+ Y、 C+ Y、・
・・・・・からなるディジタル映像信号を得る。
信号とディジタル加算回路205で加算すれば、MUG
、MUG、MUG、・・・・・・からなるディジタル映
像信号ないしはC+ Y、 C+ Y、 C+ Y、・
・・・・・からなるディジタル映像信号を得る。
以上のようにして、1画素シフト回路204とディジタ
ル加算回路205によって、ディジタル映像信号補正回
路198,199,200が構成できる。
ル加算回路205によって、ディジタル映像信号補正回
路198,199,200が構成できる。
第17図は上記映像信号補正回路198.199゜20
0のより具体的な実施例を示すものであり、第18図は
、この実施例の動作を説明するためのタイムチャートお
よび入出力ディジタルデータを示したものである。第1
7図と第8図を比較すれば明らかなように、第8図にお
いて、ディジタルインバータ回路121を除去した回路
が、第17図に示す回路である。従って、第17図にお
ける第1のディジタルラッチ回路2o6.第2のディジ
タルラッチ回路207.第3のディジタルラッチ回路2
08.Dフリップフロラ1回路209の動作は、それぞ
れ第8図における第1のディジタルラッチ回路117.
第2のディジタルラッチ回路118.第3のディジタル
ラッチ回路119゜Dクリツブフロ2プ回路120の動
作と同じである。すなわち、端子210に、繰シ返し周
期が1/foのパルス列123を加えると、Dスリップ
フロラプ回路209のQ端子にはパルス列126が、◇
端子にはパルス列127が発生され、第1のディジタル
ラッチ回路206にディジタル画素信号12aを入力す
れば、第2のディジタルラッジタルM信号情報130を
選択的にラッチアップでき、第3のディジタルラッチ回
路208には、131を選択的にラッチアップでき、し
かも前記ディジタルM信号情報130とディジタルG信
号情報131は、1画素期間に当る1/fだけ相対的に
移相している。
0のより具体的な実施例を示すものであり、第18図は
、この実施例の動作を説明するためのタイムチャートお
よび入出力ディジタルデータを示したものである。第1
7図と第8図を比較すれば明らかなように、第8図にお
いて、ディジタルインバータ回路121を除去した回路
が、第17図に示す回路である。従って、第17図にお
ける第1のディジタルラッチ回路2o6.第2のディジ
タルラッチ回路207.第3のディジタルラッチ回路2
08.Dフリップフロラ1回路209の動作は、それぞ
れ第8図における第1のディジタルラッチ回路117.
第2のディジタルラッチ回路118.第3のディジタル
ラッチ回路119゜Dクリツブフロ2プ回路120の動
作と同じである。すなわち、端子210に、繰シ返し周
期が1/foのパルス列123を加えると、Dスリップ
フロラプ回路209のQ端子にはパルス列126が、◇
端子にはパルス列127が発生され、第1のディジタル
ラッチ回路206にディジタル画素信号12aを入力す
れば、第2のディジタルラッジタルM信号情報130を
選択的にラッチアップでき、第3のディジタルラッチ回
路208には、131を選択的にラッチアップでき、し
かも前記ディジタルM信号情報130とディジタルG信
号情報131は、1画素期間に当る1/fだけ相対的に
移相している。
このようにして前記ディジタルM信号情報130とディ
ジタルG信号情報131をディジタル加算回路205で
加算すれば、目的きするM十G、M+G、M+G、・・
・・・・列からなるディジタル映像信号214を得るこ
とができる。まだ、端子211には、1水平走査期間で
繰9返す同期パルス列が加えられ、このパルス列はシス
テム全体をリセツトするために加えられる。このパルス
列と前記パルス列123は、第2図、第3図に示す制御
パルス19aに対応する。以上のようにして、映像信号
補正回路198,199,200が実現される。
ジタルG信号情報131をディジタル加算回路205で
加算すれば、目的きするM十G、M+G、M+G、・・
・・・・列からなるディジタル映像信号214を得るこ
とができる。まだ、端子211には、1水平走査期間で
繰9返す同期パルス列が加えられ、このパルス列はシス
テム全体をリセツトするために加えられる。このパルス
列と前記パルス列123は、第2図、第3図に示す制御
パルス19aに対応する。以上のようにして、映像信号
補正回路198,199,200が実現される。
映像信号補正回路の実施例である第17図とディジタル
色差信号処理回路の実施例である第8図の比較より、上
記で論じたように1画素シフト回路を構成する回路手段
は、3個のディジタルラッチ回路からなり、全く同一動
作モードであり、しかも、両者の回路の入力部には、と
もにディジタル画素信号12,27.28あるいは37
が入力されることから、ディジタル色差信号処理回路2
4.25を構成する1画素シフト回路110の部分と映
像信号補正回路198,199,200を構成する1画
素シフト回路206の部分は、相互に1つの回路として
共用することも可能である。
色差信号処理回路の実施例である第8図の比較より、上
記で論じたように1画素シフト回路を構成する回路手段
は、3個のディジタルラッチ回路からなり、全く同一動
作モードであり、しかも、両者の回路の入力部には、と
もにディジタル画素信号12,27.28あるいは37
が入力されることから、ディジタル色差信号処理回路2
4.25を構成する1画素シフト回路110の部分と映
像信号補正回路198,199,200を構成する1画
素シフト回路206の部分は、相互に1つの回路として
共用することも可能である。
このような共用化は、ディジタル映像信号処理装置3と
ディジタル色信号処理装置4を一体化したディジタル集
積回路として構成する場合に特に重要である。
ディジタル色信号処理装置4を一体化したディジタル集
積回路として構成する場合に特に重要である。
第19図は、ディジタルガンマ補正回路32を。
7”oグラム可能なリードオンリーメモIJ(ROM)
テーブル集積回路215(例えば、5N74S471)
で構成できることを示した例である。本実施例では、並
列8ピツトデイジタル入出力の場合を示している。並列
8ビツトデイジタル入力端子216にディジタル映像信
号36が加えられ、並列8ビツトデイジタル出力端子2
17にディジタル映像信号36が出力される。第20に
示すガンマ特性218の一例は、並列8ビツトデイジタ
ル入力端子216に加えられるディジット信号をアナロ
グ変換した値E1と並列8ビツトデイジタル出力端子2
17に出力されるディジット信号をアナログ変換した値
E2の関係を示したものである。ROMテーブルの内容
を書き換えることによって、このガンマ特性218を変
化させることができる。
テーブル集積回路215(例えば、5N74S471)
で構成できることを示した例である。本実施例では、並
列8ピツトデイジタル入出力の場合を示している。並列
8ビツトデイジタル入力端子216にディジタル映像信
号36が加えられ、並列8ビツトデイジタル出力端子2
17にディジタル映像信号36が出力される。第20に
示すガンマ特性218の一例は、並列8ビツトデイジタ
ル入力端子216に加えられるディジット信号をアナロ
グ変換した値E1と並列8ビツトデイジタル出力端子2
17に出力されるディジット信号をアナログ変換した値
E2の関係を示したものである。ROMテーブルの内容
を書き換えることによって、このガンマ特性218を変
化させることができる。
以上のようにして、ディジタルガンマ補正回路32が、
リードオンリーメモリ(ROM)で実現でき、このRO
Mを書き換え可能なプログラマブルROMとすれば、外
部端子からの情報19bでガンマ特性を変えることがで
きる。
リードオンリーメモリ(ROM)で実現でき、このRO
Mを書き換え可能なプログラマブルROMとすれば、外
部端子からの情報19bでガンマ特性を変えることがで
きる。
第21図は、第2図に示しだカラーカメラ装置における
ディジタルホワイトバランス回路22の実施例を示しだ
ものである。このディジタルホワイトバランス回路22
は、ディジタル乗算回路221と、第1〜第4のディジ
タルラッチ回路222〜226と、ディジタルラッチ切
換回路226からなり、前記4個のディジタルラッチ回
路222〜226の出力端子は共通出力バス233とし
て結線され、ディジタル乗算回路のディジタル乗算項入
力端子に接続され、ディジタルラッチ切換回路226が
、前記4個のディジタルランチ回路222〜226のラ
ッチアンプタイミングを制御するように構成されている
。以下、固体撮像装置1として第4図に示したものを用
いた場合に、A/D変換装置2から出力されるディジタ
ル画素信号12がディジタル乗算回路221の入力信号
として加えられる場合について動作説明を行なう。
ディジタルホワイトバランス回路22の実施例を示しだ
ものである。このディジタルホワイトバランス回路22
は、ディジタル乗算回路221と、第1〜第4のディジ
タルラッチ回路222〜226と、ディジタルラッチ切
換回路226からなり、前記4個のディジタルラッチ回
路222〜226の出力端子は共通出力バス233とし
て結線され、ディジタル乗算回路のディジタル乗算項入
力端子に接続され、ディジタルラッチ切換回路226が
、前記4個のディジタルランチ回路222〜226のラ
ッチアンプタイミングを制御するように構成されている
。以下、固体撮像装置1として第4図に示したものを用
いた場合に、A/D変換装置2から出力されるディジタ
ル画素信号12がディジタル乗算回路221の入力信号
として加えられる場合について動作説明を行なう。
第22図(、)に示すように、ある水平走査期間H1で
は、ディジタル画素信号12は、マゼンタM。
は、ディジタル画素信号12は、マゼンタM。
グリーンGの繰り返し信号となる。ディジタル切換回路
226は、タイミング227aで第1のディジタルラッ
チ回路222をラッチアップし、マゼンタM信号乗算項
229を共通出力バス233に出力するので、ディジタ
ルM信号234はディジタル乗算回路221で乗算され
、乗算項229を受けたディジタルM信号236となる
。同じく、タイミング227bで、第2のディジタルラ
ッチ回路223がラッチアップされ、グリーンG信号乗
算項230を共通出力バス233に出力するので。
226は、タイミング227aで第1のディジタルラッ
チ回路222をラッチアップし、マゼンタM信号乗算項
229を共通出力バス233に出力するので、ディジタ
ルM信号234はディジタル乗算回路221で乗算され
、乗算項229を受けたディジタルM信号236となる
。同じく、タイミング227bで、第2のディジタルラ
ッチ回路223がラッチアップされ、グリーンG信号乗
算項230を共通出力バス233に出力するので。
ディジタルC信号236は、ディジタル乗算回路221
で乗算され9乗算項230を受けだディジタルC信号2
37となる。
で乗算され9乗算項230を受けだディジタルC信号2
37となる。
以下、M、 G、 M、 Ci、・・・・・・と繰り返
されるディジタル画素信号は、水平走査期間H1内では
、ディジタルラッチ切換回路226が順次、第1と第2
のディジタルラッチ回路222,223もランチアップ
するので、第22図(b)に示すように。
されるディジタル画素信号は、水平走査期間H1内では
、ディジタルラッチ切換回路226が順次、第1と第2
のディジタルラッチ回路222,223もランチアップ
するので、第22図(b)に示すように。
ある乗算演算を受けたM、 G、 M、 G、・・・・
・・からなるディジタル画素信号27となる。次の水平
走査期間H2では、第22図(a)に示すように、ディ
ジタル画素信号は、サイアンC,イエローYの繰り返し
信号となり、タイミング228aで第3のディジタルラ
ッチ回路224がラッチアップされるので、サイアンC
信号乗算項231を共通出力バス233に出力し、ディ
ジタルC信号238は。
・・からなるディジタル画素信号27となる。次の水平
走査期間H2では、第22図(a)に示すように、ディ
ジタル画素信号は、サイアンC,イエローYの繰り返し
信号となり、タイミング228aで第3のディジタルラ
ッチ回路224がラッチアップされるので、サイアンC
信号乗算項231を共通出力バス233に出力し、ディ
ジタルC信号238は。
ディジタル乗算回路221で乗算され9乗算項同様にし
て、タイミング228bでは、第4のディジタルラッチ
回路225がラッチアップされ、イエローY信号乗算項
232を共通出力バス233に出力し、ディジタルY信
号240は、ディジタル乗算回路221で乗算され、乗
算項232を受けたディジタルY信号241となる。以
下、C9y、 c、 y、・・・・・・と繰シ返される
ディジタル画素信号は、水平走査期間H2内では、ディ
ジタルラッチ回路226が順次第3と第4のディジタル
ラッチ回路224,226をラッチアップするので、第
22図(b)に示すように、ある乗算項231,232
を受けたC、 Y、 C,Y、・・川からなるディジタ
ル画素信号27となる。
て、タイミング228bでは、第4のディジタルラッチ
回路225がラッチアップされ、イエローY信号乗算項
232を共通出力バス233に出力し、ディジタルY信
号240は、ディジタル乗算回路221で乗算され、乗
算項232を受けたディジタルY信号241となる。以
下、C9y、 c、 y、・・・・・・と繰シ返される
ディジタル画素信号は、水平走査期間H2内では、ディ
ジタルラッチ回路226が順次第3と第4のディジタル
ラッチ回路224,226をラッチアップするので、第
22図(b)に示すように、ある乗算項231,232
を受けたC、 Y、 C,Y、・・川からなるディジタ
ル画素信号27となる。
以上のように、4個のディジタルラッチ回路222〜2
26を入力としてディジタル乗算回路に入ってくる4種
の異なるディジタル画素信号に応じて選択し、各々独立
した乗算項229〜232を加えることによって、ホワ
イトバランス補正のとれた4種のディジタル画素信号2
7を、ディジタル乗算回路221の出力部に出力できる
。なお、第2図において、ディジタルホワイトバランス
回路22に加えられる制御信号36は、前記乗算項22
9.230,231,232のディジタルデータと前記
ディジタルラッチ切換回路226を制御する繰シ返し周
期が2Hの信号情報と周期が1/f のパルス情報とか
らなる。
26を入力としてディジタル乗算回路に入ってくる4種
の異なるディジタル画素信号に応じて選択し、各々独立
した乗算項229〜232を加えることによって、ホワ
イトバランス補正のとれた4種のディジタル画素信号2
7を、ディジタル乗算回路221の出力部に出力できる
。なお、第2図において、ディジタルホワイトバランス
回路22に加えられる制御信号36は、前記乗算項22
9.230,231,232のディジタルデータと前記
ディジタルラッチ切換回路226を制御する繰シ返し周
期が2Hの信号情報と周期が1/f のパルス情報とか
らなる。
第23図は、第3図に示しだカラーカメラ装置における
ディジタルボワイドバランス回路40の実施例を示すも
のである。このディジタルホワイトバランス回蕗4oは
、第1のディジタル乗算回路242と第2のディジタル
乗算回路243からなり、ホワイトバランス制御信号で
あるディジタル乗算項244. 245が、前記ディジ
タル乗算回路242,243の乗算項入力端子へ供給さ
れるように構成されている。以下、固体撮像装置1とし
て第4図に例示しだものを用いた場合に、ディジタル色
差信号切換装置26の出力として得られるディジタル色
差信号42.43をそれぞれ前記第1のディジタル乗算
回路242と第2のディジタル乗算回路243の入力と
した場合について。
ディジタルボワイドバランス回路40の実施例を示すも
のである。このディジタルホワイトバランス回蕗4oは
、第1のディジタル乗算回路242と第2のディジタル
乗算回路243からなり、ホワイトバランス制御信号で
あるディジタル乗算項244. 245が、前記ディジ
タル乗算回路242,243の乗算項入力端子へ供給さ
れるように構成されている。以下、固体撮像装置1とし
て第4図に例示しだものを用いた場合に、ディジタル色
差信号切換装置26の出力として得られるディジタル色
差信号42.43をそれぞれ前記第1のディジタル乗算
回路242と第2のディジタル乗算回路243の入力と
した場合について。
その動作を説明する。
第24図(a)に示すように、ある1水平走査期間にお
いて、ディジタル色差信号42は繰り返し周期が1/f
oでM−G、M−G、・・・・・・からなるディジタル
パルス列であり、ディジタル色差信号43は第24図(
b)に示すように、繰り返し周期が1/fcでc−y、
c−y、・・・・・・からなるディジタルパルス列であ
る。これらのディジタル色差信号42゜43を、それぞ
れ第1のディジタル乗算回路242と第2のディジタル
乗算回路243に印加し、一定のディジタル乗算項24
4とディジタル乗算項245を付加するように演算すれ
ば、それぞれディジタル乗算回路242,243の出力
部に、第24図(a)、[有])に示すようなディジタ
ル色差信号14とディジタル色差信号16を得ることが
できる。
いて、ディジタル色差信号42は繰り返し周期が1/f
oでM−G、M−G、・・・・・・からなるディジタル
パルス列であり、ディジタル色差信号43は第24図(
b)に示すように、繰り返し周期が1/fcでc−y、
c−y、・・・・・・からなるディジタルパルス列であ
る。これらのディジタル色差信号42゜43を、それぞ
れ第1のディジタル乗算回路242と第2のディジタル
乗算回路243に印加し、一定のディジタル乗算項24
4とディジタル乗算項245を付加するように演算すれ
ば、それぞれディジタル乗算回路242,243の出力
部に、第24図(a)、[有])に示すようなディジタ
ル色差信号14とディジタル色差信号16を得ることが
できる。
上記ディジタル色差信号14はディジタル乗算項244
が付加されたものであり、ディジタル色差信号16はデ
ィジタル乗算項245が付加されたものとなっている。
が付加されたものであり、ディジタル色差信号16はデ
ィジタル乗算項245が付加されたものとなっている。
以上のようにして、ディジタル乗算回路242゜243
によシ、それぞれ独立した2つのディジタル色差信号を
可変できるので、ホワイトバランス補正のとれたディジ
タル色差信号14.15を得ることができる。
によシ、それぞれ独立した2つのディジタル色差信号を
可変できるので、ホワイトバランス補正のとれたディジ
タル色差信号14.15を得ることができる。
なお、第3図において、前記ディジタルホワイトバラン
ス回路40に加えられる制御信号41は、一定のディジ
タルデータからなる前記ディジタル乗算項244,24
5からなり、その制御方法として、マイクロコンピュー
タによって、それらのディジタル乗算項244,245
の値を制御することが可能である。
ス回路40に加えられる制御信号41は、一定のディジ
タルデータからなる前記ディジタル乗算項244,24
5からなり、その制御方法として、マイクロコンピュー
タによって、それらのディジタル乗算項244,245
の値を制御することが可能である。
第26図は第1図乃至第3図に示す標準カラーテレビジ
ョン信号合成装置6の実施例を示したもので、これは、
第1のディジタル−アナログCD/A)変換回路246
と、第2のディジタル−アナログ(D/A )変換回路
247と、色差信号変調回路248と、第3のディジタ
ル−アナログ(D/A)変換回路および同期パルス付加
回路249と、合成回路260とからなる。以下、その
動作を説明する。
ョン信号合成装置6の実施例を示したもので、これは、
第1のディジタル−アナログCD/A)変換回路246
と、第2のディジタル−アナログ(D/A )変換回路
247と、色差信号変調回路248と、第3のディジタ
ル−アナログ(D/A)変換回路および同期パルス付加
回路249と、合成回路260とからなる。以下、その
動作を説明する。
第1のD/A変換回路246にディジタル色差信号14
が加えられ、アナログ色差信号260を ゛発生
する。まだ、第2のD/A変換回路247にはディジタ
ル色差信号16が加えられ、アナログ色差信号261が
発生する。この時、端子264には、前記D/A変換回
路246,247を駆動する繰り返し周期が1/fの制
御パルス信号が加えられる。また、第1.第2のD/A
変換回路246.247には駆動回路装置6よシ、それ
ぞれ端子252,253を介して、テレビジョン信号の
垂直および水平ブランキング期間を規定するブランキン
グパルスとバースト期間を規定するノく一ストフラッグ
パルスが加えられ、これらの期間にわたって、前記第1
と第2のD/A変換回路246.247の出力であるア
ナログ色差信号260.261を一定レベルに保持する
。次に、アナログ色差信号260,261は色差信号変
調回路248に加えられ、2つの独立した位相変調軸で
変調されだ色信号263となる。色差信号変調回路24
8には、同じく端子262,253を介して、テレビジ
ョン信号の垂直および水平ブランキング期間を規定する
ブランキングパルスとパース期間を規定するバーストフ
ラッグパルスが加えられ、前記色信号263のブランキ
ング期間とバースト信号付加期間を規定する。端子26
4には繰り返し周波数が3.58Mのパルストキャリア
パルスが加えられる。一方、第3のD/A変換回路およ
び同期パルス付加回路249には、端子266に映像信
号の白黒レベルを規定する白レベル規準信号が、端子2
67に垂直および水平ブランキング期間を規定するブラ
ンキングパルスが、端子268に垂直および水平同期パ
ルスが、端子269に繰り返し周期が1/fの制御パル
ス信号が、それぞれ加えられ、入力としてディジタル映
像信号13を受け、出力として白黒の標準テレビジョン
信号262を発生する。前記色信号263と前記白黒の
標準テレビジョン信号262は、合成回路250によっ
て標準カラーテレビジョン信号16となる。なお、端子
264と269に加えられる繰シ返し周期が1/f の
制御ノ<ルス信号と、端子262と267に加えられる
垂直および水平ブランキング期間を規定するプランキン
グツぐルスと、端子253に加えられるノく−ストフラ
ッグノくルスと端子264に加えられる繰り返し周波数
が3.6811Bのバーストキャリアノくルスと、端子
268に加えられる垂直および水平同期ノ<ルスとは、
第1図乃至第3図に示した制御、にルス信号21に対応
している。
が加えられ、アナログ色差信号260を ゛発生
する。まだ、第2のD/A変換回路247にはディジタ
ル色差信号16が加えられ、アナログ色差信号261が
発生する。この時、端子264には、前記D/A変換回
路246,247を駆動する繰り返し周期が1/fの制
御パルス信号が加えられる。また、第1.第2のD/A
変換回路246.247には駆動回路装置6よシ、それ
ぞれ端子252,253を介して、テレビジョン信号の
垂直および水平ブランキング期間を規定するブランキン
グパルスとバースト期間を規定するノく一ストフラッグ
パルスが加えられ、これらの期間にわたって、前記第1
と第2のD/A変換回路246.247の出力であるア
ナログ色差信号260.261を一定レベルに保持する
。次に、アナログ色差信号260,261は色差信号変
調回路248に加えられ、2つの独立した位相変調軸で
変調されだ色信号263となる。色差信号変調回路24
8には、同じく端子262,253を介して、テレビジ
ョン信号の垂直および水平ブランキング期間を規定する
ブランキングパルスとパース期間を規定するバーストフ
ラッグパルスが加えられ、前記色信号263のブランキ
ング期間とバースト信号付加期間を規定する。端子26
4には繰り返し周波数が3.58Mのパルストキャリア
パルスが加えられる。一方、第3のD/A変換回路およ
び同期パルス付加回路249には、端子266に映像信
号の白黒レベルを規定する白レベル規準信号が、端子2
67に垂直および水平ブランキング期間を規定するブラ
ンキングパルスが、端子268に垂直および水平同期パ
ルスが、端子269に繰り返し周期が1/fの制御パル
ス信号が、それぞれ加えられ、入力としてディジタル映
像信号13を受け、出力として白黒の標準テレビジョン
信号262を発生する。前記色信号263と前記白黒の
標準テレビジョン信号262は、合成回路250によっ
て標準カラーテレビジョン信号16となる。なお、端子
264と269に加えられる繰シ返し周期が1/f の
制御ノ<ルス信号と、端子262と267に加えられる
垂直および水平ブランキング期間を規定するプランキン
グツぐルスと、端子253に加えられるノく−ストフラ
ッグノくルスと端子264に加えられる繰り返し周波数
が3.6811Bのバーストキャリアノくルスと、端子
268に加えられる垂直および水平同期ノ<ルスとは、
第1図乃至第3図に示した制御、にルス信号21に対応
している。
以上のようにして、第1.第2のD/A変換回路246
,247と第3のD/A変換回路および同期パルス付加
回路249と、色差信号変調回路248と、合成回路2
50とによって、標準カラーテレビジョン信号合成装置
5を構成できるが、第1と第2のディジタル色差信号1
4.15とディジタル映像信号13を入力として受け、
標準カラーテレビジョン信号16を得る標準カラーテレ
ビジョン信号合成装置6の実現手段は、第25図に示す
構成のものに限定されるものではない。
,247と第3のD/A変換回路および同期パルス付加
回路249と、色差信号変調回路248と、合成回路2
50とによって、標準カラーテレビジョン信号合成装置
5を構成できるが、第1と第2のディジタル色差信号1
4.15とディジタル映像信号13を入力として受け、
標準カラーテレビジョン信号16を得る標準カラーテレ
ビジョン信号合成装置6の実現手段は、第25図に示す
構成のものに限定されるものではない。
また、本発明のディジタル信号処理部の実施例において
は、ディジタルデータのデータビット数を8として説明
したが、本発明はその値に限定されるものではなく、カ
ラーカメラシステム全体の設計思想より適切な値、例え
ば6ビツトとか、10ビツト等をとりうろことはもちろ
んであり、また、クロック周波数f。は、NTSCカラ
ーテレビジョン信号を出力として得る場合1.f、=7
.2庫またはf。= 14.41&に選定するのが好ま
しいが、それ以外のシステムでは、適時他の値に選定し
ても本発明の効果は実現できる。
は、ディジタルデータのデータビット数を8として説明
したが、本発明はその値に限定されるものではなく、カ
ラーカメラシステム全体の設計思想より適切な値、例え
ば6ビツトとか、10ビツト等をとりうろことはもちろ
んであり、また、クロック周波数f。は、NTSCカラ
ーテレビジョン信号を出力として得る場合1.f、=7
.2庫またはf。= 14.41&に選定するのが好ま
しいが、それ以外のシステムでは、適時他の値に選定し
ても本発明の効果は実現できる。
発明の効果
以上の説明から明らかなように1本発明は、光信号を受
けて、ある水平読み出し走査期間に、読み出しクロック
周波数(fo>に同期し、各々の画素ごとに交互に異な
る色信号の繰り返しからなる第1の画素信号が出力され
、次の水平読み出し走査量に、読み出しクロック周波数
(fo>に同期し、前記第1の画素信号の情報と異なシ
、かつ各々の画素ごとに交互に異なる色信号の繰り返し
からなる第2の画素信号が出力される撮像装置と、前記
撮像装置から出力される前記第1と第2の画素信号をア
ナログ−ディジタル変換するA/D変換装置と、前記A
/D変換回路から出力されるディジタル画素信号を入力
として、2系統の独立した第1、第2のディジタル色差
信号を出力するディジタル色信号処理装置と、前記ディ
ジタル画素信号を入力として、ディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第1.第2
のディジタル色差信号とディジタル映像信号を入力とし
て、標準カラーテレビジョン信号を出力する標準カラー
テレビジョン信号合成装置と、前記撮像装置を駆動する
駆動回路装置と、前記A / D変換装置、ディジタル
映像信号処理装置、ディジタル色信号処理装置ならびに
標準カラーテレビジョン信号合成装置を駆動するだめの
タイミングパルスを発生する制御回路装置を具備して構
成しているので、カラーカメラ装置の信号処理部の中心
となるディジタル色信号処理装置とディジタル映像信号
処理装置を新規なディジタル回路で実現でき、このため
、従来のアナログ信号処理回路を用いたカラーカメラ装
置では限界のあったカラーカメラ装置の無調整化、超小
型・軽量化、高信頼化、低価格化を図ることができると
いう優れた効果が得られるものである。
けて、ある水平読み出し走査期間に、読み出しクロック
周波数(fo>に同期し、各々の画素ごとに交互に異な
る色信号の繰り返しからなる第1の画素信号が出力され
、次の水平読み出し走査量に、読み出しクロック周波数
(fo>に同期し、前記第1の画素信号の情報と異なシ
、かつ各々の画素ごとに交互に異なる色信号の繰り返し
からなる第2の画素信号が出力される撮像装置と、前記
撮像装置から出力される前記第1と第2の画素信号をア
ナログ−ディジタル変換するA/D変換装置と、前記A
/D変換回路から出力されるディジタル画素信号を入力
として、2系統の独立した第1、第2のディジタル色差
信号を出力するディジタル色信号処理装置と、前記ディ
ジタル画素信号を入力として、ディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第1.第2
のディジタル色差信号とディジタル映像信号を入力とし
て、標準カラーテレビジョン信号を出力する標準カラー
テレビジョン信号合成装置と、前記撮像装置を駆動する
駆動回路装置と、前記A / D変換装置、ディジタル
映像信号処理装置、ディジタル色信号処理装置ならびに
標準カラーテレビジョン信号合成装置を駆動するだめの
タイミングパルスを発生する制御回路装置を具備して構
成しているので、カラーカメラ装置の信号処理部の中心
となるディジタル色信号処理装置とディジタル映像信号
処理装置を新規なディジタル回路で実現でき、このため
、従来のアナログ信号処理回路を用いたカラーカメラ装
置では限界のあったカラーカメラ装置の無調整化、超小
型・軽量化、高信頼化、低価格化を図ることができると
いう優れた効果が得られるものである。
以下余白
第1図は本発明のカラーカメラ装置の基本構成を示す要
部ブロック図、第2図は本発明の一実施例に係るカラー
カメラ装置の要部ブロック図、第3図は本発明の他の実
施例に係るカラーカメラ装置の要部ブロック図、第4図
は本発明で使用する撮像装置の一例の概略構成図、第6
図は第4図の撮像装置から出力される出力波形と、それ
らの澹形をアナログ→ディジタル変換するA/D 変換
装置の動作波形を示す図、第6図(a) 、 (b)は
A/D変換装置の各構成例を示す要部回路構成図、第7
図はディジタル色差信号処理回路の構成例を示すブロッ
ク図、第8図はディジタル色差信号処理回路の要部具体
例を示す回路構成図、第9図はそのディジタル色差信号
処理回路の動作を説明するだめの信号のタイムチャート
および入出力ディジタルデータを示す波形図、第10図
は1水平走査期間メモリ回路の構成例を示すブロック図
、第11図はその1水平走査期間メモリ回 の動作を説
明するための信号のタイムチャートおよび入出力ディジ
タルデータを示す波形図、第12図は1水平走査期間メ
モリ回路の他の構成例を示すブロック図、第13図はデ
ィジタル色差信号切換回路の構成例を示すブロック図、
第14図はそのディジタル色差信号切換回路の動作を説
明するだめの信号波形図、第16図(a) 、 (b)
はディジタル映像信号処理装置の各構成例を示すブ
ロック図、第16図はディジタル映像信号補正回路の構
成例を示すブロック図、第17図はディジタル映像信号
補正回路の構成例を示すブロック図、第18図はそのデ
ィジタル映像信号補正回路の動作を説明するためのタイ
ムチャートおよび入出力ディジタルデータを示す波形図
、第19図はディジタルガンマ補正回路の構成例を示す
図、第20図はそのガンマ特性図、第21図は第2図に
示すカラーカメラ装置におけるディジタルホワイトバラ
ンス回路の構成例を示すブロック図、第22図(a)
、 (b)はその動作説明用波形図、第23図は第3図
に示したカラーカメラ装置におけるディジタルホワイト
バランス回路の構成例を示すブロック図、第24図(a
) 、 (b)はその動作説明用波形図、第25図は標
準カラーテレビジョン信号合成装置の構成例を示すブロ
ック図である。 1・・・・・・固体撮像装置、2・・・・・・A/D変
換装置、3・・・・・ディジタル映像信号処理装置、4
・・・・・・ディジタル色信号処理装置、5・・・・・
・標準カラーテレビジョン信号合成装置、6・・・・・
・駆動回路装置、7・・・・・制御回路装置、8・・・
・・光信号、9,1o・・・・・・画素信号、11・・
・・・・制御信号、12・・・・・ディジタル画素信号
、13・・・・・ディジタル映像信号、14゜15・・
・・・ディジタル色差信号、16・・・・・・標準カラ
ーテレビジョン信号、17・・・・・・制御素子、18
゜19.20.21・・・・・・制御ノ(ルス信号、2
3・・・・・ディジタル1水平走査期間メモリ回路、2
4.25・・・・・・ディジタル色差信号処理回路、2
6・・・・・ディジタル色差信号切換回路、27.28
・・・・・・ディジタル画素信号、29.30・・・・
・・ディジタル色差信号、31・・・・・・ディジタル
映像信号処理回路、32・・・・・・ディジタルガンマ
補正回路、33・・・・・・ディジタル遅延回路、34
.36・・・・・・ディジタル映像イ言号、36・・・
・・・制御信号、37・・・・・ディジタル画素信号、
38.39・・・・・ディジタル色差信号、41・・・
・制御信号、42.43・・・・・・ディジタル色差信
号、96.104.106・・・・・・A/D変換回路
、106.107・・・・・・ディジタルラッチ回路、
110・・・・・・1画素シフト回路、111・・・・
・・1画素反転回路、112・・・・・・ディジタル加
算回路、117〜119゜134.136.145,1
46・・・・・・ディジタルラッチ回路、136・・・
・・ランダムアクセスメモリ回路、173〜180・・
・・・・ディジタルシフトレジスタ、181〜184・
・・・・・ディジタルラッチ回路、198〜2o○・・
・・・・映像信号補正回路、203・・・・加算平均化
回路、204・・・・・・1画素シフト回路、206・
・・・・・ディジタル加算回路、206〜208・・・
・ディジタルラッチ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第4
図 第5図 第7図 範 8 図 第9図 //6(Z?:jO,jB、j’/) 第16図 第18図 3貸、7(im。1.。v6 fitG Mt6 Mt
6□74第23図 弱 ((12−) (B >第25
図
部ブロック図、第2図は本発明の一実施例に係るカラー
カメラ装置の要部ブロック図、第3図は本発明の他の実
施例に係るカラーカメラ装置の要部ブロック図、第4図
は本発明で使用する撮像装置の一例の概略構成図、第6
図は第4図の撮像装置から出力される出力波形と、それ
らの澹形をアナログ→ディジタル変換するA/D 変換
装置の動作波形を示す図、第6図(a) 、 (b)は
A/D変換装置の各構成例を示す要部回路構成図、第7
図はディジタル色差信号処理回路の構成例を示すブロッ
ク図、第8図はディジタル色差信号処理回路の要部具体
例を示す回路構成図、第9図はそのディジタル色差信号
処理回路の動作を説明するだめの信号のタイムチャート
および入出力ディジタルデータを示す波形図、第10図
は1水平走査期間メモリ回路の構成例を示すブロック図
、第11図はその1水平走査期間メモリ回 の動作を説
明するための信号のタイムチャートおよび入出力ディジ
タルデータを示す波形図、第12図は1水平走査期間メ
モリ回路の他の構成例を示すブロック図、第13図はデ
ィジタル色差信号切換回路の構成例を示すブロック図、
第14図はそのディジタル色差信号切換回路の動作を説
明するだめの信号波形図、第16図(a) 、 (b)
はディジタル映像信号処理装置の各構成例を示すブ
ロック図、第16図はディジタル映像信号補正回路の構
成例を示すブロック図、第17図はディジタル映像信号
補正回路の構成例を示すブロック図、第18図はそのデ
ィジタル映像信号補正回路の動作を説明するためのタイ
ムチャートおよび入出力ディジタルデータを示す波形図
、第19図はディジタルガンマ補正回路の構成例を示す
図、第20図はそのガンマ特性図、第21図は第2図に
示すカラーカメラ装置におけるディジタルホワイトバラ
ンス回路の構成例を示すブロック図、第22図(a)
、 (b)はその動作説明用波形図、第23図は第3図
に示したカラーカメラ装置におけるディジタルホワイト
バランス回路の構成例を示すブロック図、第24図(a
) 、 (b)はその動作説明用波形図、第25図は標
準カラーテレビジョン信号合成装置の構成例を示すブロ
ック図である。 1・・・・・・固体撮像装置、2・・・・・・A/D変
換装置、3・・・・・ディジタル映像信号処理装置、4
・・・・・・ディジタル色信号処理装置、5・・・・・
・標準カラーテレビジョン信号合成装置、6・・・・・
・駆動回路装置、7・・・・・制御回路装置、8・・・
・・光信号、9,1o・・・・・・画素信号、11・・
・・・・制御信号、12・・・・・ディジタル画素信号
、13・・・・・ディジタル映像信号、14゜15・・
・・・ディジタル色差信号、16・・・・・・標準カラ
ーテレビジョン信号、17・・・・・・制御素子、18
゜19.20.21・・・・・・制御ノ(ルス信号、2
3・・・・・ディジタル1水平走査期間メモリ回路、2
4.25・・・・・・ディジタル色差信号処理回路、2
6・・・・・ディジタル色差信号切換回路、27.28
・・・・・・ディジタル画素信号、29.30・・・・
・・ディジタル色差信号、31・・・・・・ディジタル
映像信号処理回路、32・・・・・・ディジタルガンマ
補正回路、33・・・・・・ディジタル遅延回路、34
.36・・・・・・ディジタル映像イ言号、36・・・
・・・制御信号、37・・・・・ディジタル画素信号、
38.39・・・・・ディジタル色差信号、41・・・
・制御信号、42.43・・・・・・ディジタル色差信
号、96.104.106・・・・・・A/D変換回路
、106.107・・・・・・ディジタルラッチ回路、
110・・・・・・1画素シフト回路、111・・・・
・・1画素反転回路、112・・・・・・ディジタル加
算回路、117〜119゜134.136.145,1
46・・・・・・ディジタルラッチ回路、136・・・
・・ランダムアクセスメモリ回路、173〜180・・
・・・・ディジタルシフトレジスタ、181〜184・
・・・・・ディジタルラッチ回路、198〜2o○・・
・・・・映像信号補正回路、203・・・・加算平均化
回路、204・・・・・・1画素シフト回路、206・
・・・・・ディジタル加算回路、206〜208・・・
・ディジタルラッチ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第4
図 第5図 第7図 範 8 図 第9図 //6(Z?:jO,jB、j’/) 第16図 第18図 3貸、7(im。1.。v6 fitG Mt6 Mt
6□74第23図 弱 ((12−) (B >第25
図
Claims (6)
- (1)光信号を受けて、成る水平読み出し走査期間に読
み出しクロック周波数に同期し、各々の画素毎に交互に
異なる色信号の繰り返しからなる第1の画素信号全出力
し、次の水平読み出し期間に、前記読み出しクロック周
波数に同期し、前記第1の画素信号の情報と異な9、か
つ各々の画素毎に交互に異なる色信号の繰り返しか′ら
なる第2の画素信号全出力するように構成された撮像装
置と、前記撮像装置から出力される第1および第2の画
素信号をディジタル信号に変換するアナログ−ディジタ
ル変換装置と、前記アナログ−ディジタル変換装置から
出力されるディジタル画素信号を入力として、独立した
第1および第2のディジタル色差信号を出力するディジ
タル色信号処理装置と、前記ディジタル画素信号を入力
としてディジタル映像信号を出力するディジタル映像信
号処理装置と、前記第1および第2のディジタル色差信
号と前記ディジタル映像信号を入力として標準カラーテ
レビジョン信号を出力する標準カラーテレビジョン信号
合成装置と、前記撮像装置を駆動する駆動回路装置と、
前記アナログ−ディジクル変換装置、ディジタル映像信
号処理装置、ディジタル色信号処理装置および標準カラ
ーテレビジョン信号合成装置を駆動するタイミングパル
スを発生する制御回路装置を具備してなるカラーカメラ
装置。 - (2)撮像装置は、その受光面部に装着される色フィル
タが成る1水平走査方向に対して、6色、β色、6色、
β色・・・・(但し、a、βは任意の色相)と繰り返し
配列され、次の1水平走査方向に対して、γ色、δ色、
γ色、δ色・・・・−・(但し、γ、δは任意の色相)
と繰り返し配列され、かつ、それらの配列が垂直走査方
向に対して交互に繰り返されていることを特徴とする特
許請求の範囲第(1)項記載のカラーカメラ装置。 - (3)アナログ−ディジタル変換装置は、撮像装置から
出力される各画素信号情報がそれぞれ入力される2人力
1出力型のアナログスイッチ回路と、そのアナログスイ
ッチ回路の出力が入力されるアナログ−ディジタル変換
回路を含み、かつ前記ア(ただし、fCは読み出しクロ
ック周波数)で2入力端子のいずれか一方を導通するよ
うにスイッチング動作させ、前記アナログ−ディジタル
変換回路を、繰シ返し周期力[に同期した2倍の繰り返
し周期1/foで変換動作させるように構成されている
ことを特徴とする特許請求の範囲第(1)項記載のカラ
ーカメラ装置。 - (4)アナログ−ディジタル変換装置は、撮像装置から
出力される各画素信号情報がそれぞれ入力される第1お
よび第2のアナログ−ディジタル変換回路と、前記第1
および第2のアナログ−ディジタル変換回路の出力がそ
れぞれ入力され、かつ、それぞれの出力端子の対応する
ものが共通に接続された第1および第2のディジタルラ
ッチ回路を含み、前記第1のアナログ−ディジタル変換
回路と前記第1のディジタルラッチ回路の動作タイミン
グと、前記第2のアナログ−ディジタル変換回路と前記
第2のディジタルラッチ回路の動作タイミングが相反す
るように構成されていることを特徴とする特許請求の範
囲第(1)項記載のカラーカメラ装置。 - (5)ディジタル映像信号処理装置は、アナログ−ディ
ジタル変換装置から与えられるディジタル画素信号をデ
ィジタル映像信号に変換するためのディジタル映像信号
処理回路と、そのディジタル映像信号処理回路の出力信
号にガンマ補正を施すディジタルガンマ補正回路を含め
て構成されていることを特徴とする特許請求の範囲第(
1)項記載のカラーカメラ装置。 - (6)標準カラーテレビジョン信号合成装置は、ディジ
タル色信号処理回路から出力される第1および第2のデ
ィジタル色差信号をそれぞれアナログ色差信号に変換す
る第1および第2のディジタル−アナログ変換回路と、
ディジタル映像信号処理装置から出力されるディジタル
映像信号を白黒の標準テレビジョン信号に変換する第3
のディジタルアナログ変換回路および同期パルス付加回
路と、前記第1および第2のディジタル−アナログ変換
回路からのアナログ色差信号を入力として、2つの独立
した位相変調軸で変調された色信号を得る色差信号変調
回路と、前記白黒の標準テレビジョン信号と前記色信号
を入力として標準カラーテレビジョン信号を得る合成回
路を含めて構成されていることを特徴とする特許請求の
範囲第(1)項記載のカラーカメラ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196985A JPS5986987A (ja) | 1982-11-10 | 1982-11-10 | カラ−カメラ装置 |
US06/549,812 US4620222A (en) | 1982-11-10 | 1983-11-08 | Digital color TV camera |
DE8383306839T DE3369622D1 (en) | 1982-11-10 | 1983-11-09 | Color camera |
EP83306839A EP0109261B1 (en) | 1982-11-10 | 1983-11-09 | Color camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196985A JPS5986987A (ja) | 1982-11-10 | 1982-11-10 | カラ−カメラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5986987A true JPS5986987A (ja) | 1984-05-19 |
JPS6345153B2 JPS6345153B2 (ja) | 1988-09-08 |
Family
ID=16366907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57196985A Granted JPS5986987A (ja) | 1982-11-10 | 1982-11-10 | カラ−カメラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5986987A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190994A (ja) * | 1986-02-18 | 1987-08-21 | Fuji Photo Film Co Ltd | 色差線順次映像信号の信号補間装置 |
JPS631276A (ja) * | 1986-06-20 | 1988-01-06 | Olympus Optical Co Ltd | カラ−撮像装置 |
JPS63274289A (ja) * | 1987-05-01 | 1988-11-11 | Fuji Photo Film Co Ltd | デイジタル電子スチルカメラ |
JPH01114286A (ja) * | 1987-10-28 | 1989-05-02 | Fuji Photo Film Co Ltd | 映像信号のディジタル記憶装置 |
JPH03128029A (ja) * | 1989-10-16 | 1991-05-31 | Toshiba Corp | 固体撮像装置 |
JPH04167887A (ja) * | 1990-10-31 | 1992-06-15 | Matsushita Electric Ind Co Ltd | ディジタルプロセッシングカラーカメラ |
US5293225A (en) * | 1991-05-31 | 1994-03-08 | Victor Company Of Japan, Ltd. | Digital signal processing system for color camera apparatus including separate delays for color signal and brightness signal processing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5165962A (ja) * | 1974-12-04 | 1976-06-08 | Olympus Optical Co | |
JPS5411214A (en) * | 1977-06-28 | 1979-01-27 | Nippon Musical Instruments Mfg | Smoothening treatment of decorative panel |
JPS54104265A (en) * | 1978-02-02 | 1979-08-16 | Sony Corp | Gain control circuit |
-
1982
- 1982-11-10 JP JP57196985A patent/JPS5986987A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5165962A (ja) * | 1974-12-04 | 1976-06-08 | Olympus Optical Co | |
JPS5411214A (en) * | 1977-06-28 | 1979-01-27 | Nippon Musical Instruments Mfg | Smoothening treatment of decorative panel |
JPS54104265A (en) * | 1978-02-02 | 1979-08-16 | Sony Corp | Gain control circuit |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190994A (ja) * | 1986-02-18 | 1987-08-21 | Fuji Photo Film Co Ltd | 色差線順次映像信号の信号補間装置 |
JPS631276A (ja) * | 1986-06-20 | 1988-01-06 | Olympus Optical Co Ltd | カラ−撮像装置 |
JPS63274289A (ja) * | 1987-05-01 | 1988-11-11 | Fuji Photo Film Co Ltd | デイジタル電子スチルカメラ |
JPH01114286A (ja) * | 1987-10-28 | 1989-05-02 | Fuji Photo Film Co Ltd | 映像信号のディジタル記憶装置 |
JPH03128029A (ja) * | 1989-10-16 | 1991-05-31 | Toshiba Corp | 固体撮像装置 |
JPH04167887A (ja) * | 1990-10-31 | 1992-06-15 | Matsushita Electric Ind Co Ltd | ディジタルプロセッシングカラーカメラ |
US5293225A (en) * | 1991-05-31 | 1994-03-08 | Victor Company Of Japan, Ltd. | Digital signal processing system for color camera apparatus including separate delays for color signal and brightness signal processing |
Also Published As
Publication number | Publication date |
---|---|
JPS6345153B2 (ja) | 1988-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4620222A (en) | Digital color TV camera | |
US4626898A (en) | Color camera using digital signal processing techniques | |
JPS5986987A (ja) | カラ−カメラ装置 | |
GB2114854A (en) | Solid state cameras | |
JPH06291606A (ja) | 双方向レートコンバータ及び撮像装置 | |
JPS5989091A (ja) | カラ−カメラ装置 | |
JPS60102081A (ja) | カラ−カメラ装置 | |
JP2605699B2 (ja) | 表示制御回路及びカラー画像表示装置 | |
JP2685704B2 (ja) | ビデオメモリのデータリード装置 | |
JP3021140B2 (ja) | 色信号処理装置 | |
JP3340458B2 (ja) | デジタルカメラ | |
JPH04109776A (ja) | 固体撮像装置 | |
JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
JP3073005B2 (ja) | 撮像装置 | |
JP3621746B2 (ja) | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 | |
KR910006567B1 (ko) | 화상전화기의 화상처리회로 | |
JP3511631B2 (ja) | 固体撮像装置 | |
JPH02119475A (ja) | 固体撮像装置 | |
KR0149532B1 (ko) | 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법 | |
JP2572420B2 (ja) | 映像信号処理回路 | |
US6710779B2 (en) | Image conversion apparatus for converting a screen signal | |
JP3455980B2 (ja) | 固体撮像装置 | |
JPS6244723B2 (ja) | ||
JPS59181789A (ja) | テレビ信号処理方式 | |
JPS62234491A (ja) | 子画面用映像信号生成回路 |