JPS5986987A

JPS5986987A - カラ−カメラ装置

Info

Publication number: JPS5986987A
Application number: JP57196985A
Authority: JP
Inventors: Takaaki Baba; 孝明馬場; Toomasu Ookiifu Jierarudo; ジエラルド・ト−マス・オ−キ−フ
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-11-10
Filing date: 1982-11-10
Publication date: 1984-05-19
Also published as: JPS6345153B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、テレビスタジオカメラ、工業用観視カメラ、
工業用ロボットの目としてのカメラ、家庭用ビデオテー
プレコーダ用カメラなどに用いることのできるカラーカ
メラ装置に関するものである０従来例の構成とその問題点近年、家庭用ビデオテープレコーダの急速な普及にとも
ない、このビデオテープレコーダとドツキングでき、軽
量、小型、低価格、簡単な撮像操作を追及したカラーカ
メラの開発が活発に行なわれている。

しかしながら、従来、カラーカメラの信号処理部は、ア
ナログ信号処理方式がもっばら採用されているが、この
アナログ信号処理方式のカラーカメラ装置においては次
のような問題点があった。

（１）受光信号より検出されたアナログ電気信号を処理
するので、各々の信号処理ブロックを通過する毎に、信
号対雑音（Ｓ／Ｎ　）比は原理的に劣化する。これを補
正するために種々の補正ないしは調整回路が必要となり
、非常に複雑なシステム構成となり、これが結果として
出来上った製品（カラーカメラ装置）の性能上のバラツ
キを大きくしている一要因となっている。

（２）撮像デバイスとして撮像管を用いた市販のカラー
カメラ装置では、製造上の調整個所が３０数ケ所にもの
ぼり、これが部品点数を多くしており、結果として高い
製品コストとなっている。

（３）現行のアナログ信号処理方式のカラーカメラには
、必ず信号処理用フィルタや超音波１水半期間（１Ｈ）
遅延線などが必要であるが、これらはＬ　−Ｃ−Ｒ部品
で構成されており、アナログ信号処理部全体をモノリシ
ックＩＣ化しようとしても不可能な状況にある。すなわ
ちアナログ信号処理方式の回路のマイクロ小型化には限
界がある。

（４）　　アナログ信号処理方式のカラーカメラでは。

マイクロコンピュータと連動させた。ホワイトバランス
調整、γ（カンマ）補正などの制御に複雑な伺加回路を
必要とする。これも製品のコストヲ引き上げたシ操作性
の繁雑さをまねいている。

要約すれば、現行のアナログ信号処理方式を採用したカ
ラーカメラ装置では、高信頼性、低価格化、無調整回路
化、無調整組立て９回路システム全体の超小型化、簡便
な撮像上の操作性などを追及するには限界があるという
ことである。

発明の目的本発明の目的は、カラーカメラ装置の信号処理部金ディ
ジタル回路で構成し、従来のアナログ信号処理方式では
限界のあった、カラーカメラ装置の高信頼化、低価格化
、無調整化、超小型・軽量化、簡便な撮像操作性を可能
としたカラーカメラ装置を提供することである。

発明の構成本発明のカラーカメラ装置は、光信号を受けて、成る水
平読み出し走査期間に、読み出しクロック周波数に同期
し、各々の画素毎に交互に異なる色信号の繰り返しから
なる第１の画素信号を出力し、次の水平読み出し期間に
、前記読み出しクロック周波数に同期し、前記第１の画
素信号の情報と異なり、かつ各々の画素毎に交互に異な
る色信号の繰り返しからなる第２の画素信号を出力する
ように構成された撮像装置と、前記撮像装置から出力さ
れる第１および第２の画素信号をディジタル信号に変換
するアナログ−ディジタル変換装置と、前記アナログ−
ディジタル変換装置から出力されるディジタル画素信号
を入力として、独立した第１および第２のディジタル色
差信号を出力するディジタル色信号処理装置と、前記デ
ィジタル画素信号を入力としてディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第１および
第２のディジタル色差信号と前記ディジタル映像信号を
入力として標準カラーテレビジョン信号を出力する標準
カラーテレビジョン信号合成装置と、前記撮像装置を駆
動回路装置と、前記アナログ−ディジタル変換装置、デ
ィジタル映像信号処理装置、ディジタル色信号処理装置
および標準カラーテレビジジン信号合成装置を駆動する
タイミングパルスを発生する制御回路装置を具備してな
るものであり、これにより、カラーカメラ装置の基本構
成に不可欠である信号処理部を・簡易にディジタル信号
処理化できるようなカラーカメラ装置を実現し得る。

（以下余白）実施例の説明以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は本発明のカラーカメラ装置の基本構成を示すブ
ロック図である。これは、固体撮像装置１と、アナログ
→ディジタル（以下、Ａ／Ｄと略称する）変換装置と、
ディジタル映像信号処理装置３と、ディジタル色信号処
理装置４と、標準テレビジョン信号合成装置５と、駆動
回路装置６と、制御回路装置７よシなる。

以上のように構成されたカラーカメラ装置について、以
下、その基本動作を説明する。光信号８を受光した固体
撮像装置１は、ある水平読み出し走査期間に、読み出し
クロック周波数ｆ。に同期し一１各々隣接する画素ごと
に交互に異なる色信号の繰り返しからなる第１の画素信
号９を出力し、次の水平読み出し走査期間に、読み出し
クロック周波数ｆ。に同期し、前記第１の画素信号９の
情報と異なり、かつ各々隣接する画素ごとに交互に異な
る色信号の繰り返しからなる第２の画素信号１ｏを出力
する。

上記のような固体撮像装置１の動作は、駆動回路装置６
からの制御信号１１によって制御される。

前記第１．第２の画素信号９，１０はアナログ信号であ
る。画素信号９．　１ｏｉｌ：Ａ／Ｄ変換装置２によっ
て、アナログ→ディジタル変換され、ディジタル画素信
号１２と々る。前記ディジタル画素信号１２は、ディジ
タル映像信号処理装置３に加えられ、ディジタル映像信
号１３となる。さらに、前記ディジタル画素信号１２は
　ディジタル色信号処理装置４に加えられ、第１のディ
ジタル色差信号１４と第２のディジタル色差信号１５と
なる。

前記ディジタル映像信号１３と第１．第２のディジタル
色差信号１４．１５は標準カラーテレビジョン信号合成
装置６によって、標準カラーテレビジョン信号１６とな
る。２つの独立した色差信号と１つの映像信号は標準カ
ラーテレビジョン信号合成のだめの不可欠要素である。

なお、前記Ａ／Ｄ変換装置２．ディジタル映像信号処理
装置３．ディジタル色信号処理装置４は、駆動回路装置
６より制御信号１７を受けて作動する制御回路装置７が
発生する制御パルス信号１８，１９．２０によって、標
準カラーテレビジョン信号合成装置５は駆動回路装置６
０発生する制御パルス信号２１によってそれ°ぞ制御さ
れるような構成となっている。

以上のようにして、カラーカメラ装置の主たる信号処理
部である映像信号と色信号の検出部をディジタル化した
ことによって全く新規のカラーカメラ装置を実現してい
る。

第２図は本発明の一実施例に係るカラーカメラ装置のブ
ロック構成図であり、前記ディジタル色信号処理装置４
と前記ディジタル映像信号処理装置３を、より具体的に
示したものである。同図において、ディジタル色信号処
理装置４は、ディジタルホワイトバランス回路２２．デ
ィジタル１水平走査期間（１Ｈ）メモリ回路２３と、第
１のディジタル色差信号処理回路２４と、第２のディジ
タル色差信号処理回路２５と、ディジタル色差信号切換
え回路２６とからなる。Ａ／Ｄ変換装置１２でＡ／Ｄ変
換されたディジタル画素信号１２はディンタルホワイト
バランス回路２２を通ることによって、ホワイトバラン
スの補正のとれたディジタル画素信号２７となる。この
ディジタル画素信号２７はディジタル１水平走査期間（
１Ｈ）メモリ回路２３を通過することによって、１水平
期間遅れたディジタル画素信号２８となる。従って、あ
る水平走査期間におけるディジタル画素信号２７と２８
を比較すると、ディジタル画素信号２７が、前記第１の
画素信号９の情報より構成されていると、ディジタル画
素信号２８は、前記第２の画素信号１ｏの情報より構成
されることとなり、次の水平走査期間では上記の関係が
逆転することとなる。

このように２系統のディジタル画素信号２７゜２８が、
独立した第１と第２のディジタル色差信号１４．１５を
実現するためには必要不可欠である。ディジタル画素信
号２７は第１のディジタル色差信号処理回路を通過する
ことにより、１水平走査毎に、前記第１の画素信号９と
前記第２の画素信号１ｏの情報を繰り返すようなディジ
タル色差信号２９となる。同様にして、ディジタル画素
信号２８は第２のディジタル色差信号処理回路２５を通
過することにより、１水平走査毎に前記第２の画素信号
１０と前記第１の°画素信号９の情報を繰り返すような
ディジタル色差信号３ｏとなり、全体の時間関係が１水
平走査期間だけ遅延している。１水平走査期間・毎に、
ディジタル色差信号２９の中に含まれる第１の画素信号
９からなるディジタル色差信号とディジタル色差信号３
ｏの中に含まれる第１の画素信号９からなるディジタル
色差信号を、ディジタル色差信号切換回路２６で選択し
、切換えれば、第１の画素信号情報９を全ての水平走査
期間に有する第１の独立したディジタル色差信号１４が
発生できる。

同様にして、ディジタル色差信号２９に含まれる第２の
画素信号１０からなるディジタル色差信号とディジタル
色差信号３ｏに含１れる第２の画素信号１０からなるデ
ィジタル色差信号を、ディジタル色差信号切換回路２０
で選択して切換えれば、第２の画素信号情報１ｏを全て
の水平走査期間に有する第２の独立したディジタル色差
信号１６が発生できる。

以上のようにして、ディジタルホワイトバランス回路２
２．ディジタル１水乎走査期間メモリ回路２３．第１お
よび第２のディジタル色差信号処理回路２４，２５、デ
ィジタル色差信号切換回路２６より、ディジタル色信号
処理装置４が実現できる。

ディジタル映像信号処理装置３は、ディジタル映像信号
処理回路３１と、ディジタルガンマ（γ）補正回路３２
と、ディジタル遅延回路３３とからなる。前記ディジタ
ル画素信号２７がディジタル映像信号処理回路３１に供
給され、ディジタル映像信号３４となる。また、映像信
号（白黒画像）の垂直方向に対する画質改善を行う場合
には、前記ディジタル画素信号２８が、ディジタル映像
信号処理回路３１に供給されることを付記しておく。

前記ディジタル画素信号３４は、ディジタル遅延回路３
３によって遅延された信号３５となシ、さらにディジタ
ルガンマ補正回路３２を通過するすなわち前記ディジタ
ル映像信号１３となる。なお、前記ディジタル遅延回路
３３は、前記ディジタル映像信号１３と前記第１．第２
のディジタル色差信号１４．１５間の相対的時間遅れを
補正するものであシ、この時間遅れは、前記ディジタル
映像信号１３と前記第１．第２のディジタル色差信号１
４．１５が前記ディジタル画素信号２７を派生して、そ
れぞれ別の時間処理系を通るため生ずるものである。よ
って、ある場合には、ディジタル色差信号１４．１５を
遅延するような遅延回路を用いる必要もあることを付記
しておく。この点から、前記遅延回路３３は、ディジタ
ル映像信号処理装置３の基本構成要素には含めないもの
とした。

以上のようにして、ディジタル映像信号処理回−路３１
とディジタルガンマ補正回路３２およびディジタル遅延
回路３３によってディジタル映像信号処理装置３を構成
しているが、将来、固体撮像装置の光信号対電気出方信
号特性が改善されてガンマ補正が全く必要でなくなれば
、前記ディジタルガンマ補正回路３２を除去したディジ
タル映像信号処理装置３を使用してもよい。

第３図は本発明の他の実施例に係るカラーカメラ装置の
ブロック構成図であり、前記ディジタル色差信号処理装
置４の別の構成例を示したものである。従って、第３図
において、前記ディジタル色差信号処理装置４の内部構
成以外は、第２図に示しだ構成例と同じものである。

第３図において、ディジタル色差信号処理装置４は、デ
ィジタル１水平走査メモリ回路２３と、第１のディジタ
ル色差信号処理回路２４と、第２のディジタル色差信号
処理回路２５と、ディジタル色差信号切換回路２６と、
ディジタルホワイトバランス回路４ｏとからなる。ディ
ジタルホワイトバランス回路４０が、ディジタル色差信
号切換回路２６の次に配置された点が、第２図に示した
ディジタル色差信号処理回路４の構成と異なる点である
。従って、ディジタル１水平走査期間メモリ回路２３の
出力であるディジタル画素信号３７は、前記ディジタル
画素信号２８と、第１のディジタル色差信号処理回路２
４の出力であるディジタル色差信号３８は、前記ディジ
タル色差信号２９と、第２のディジタル色差信号処理回
路２５の出力であるディジタル色差信号３９は、前記デ
ィジタル色差信号３０と、ディジタル色差信号切換回路
２６の出力である第１．第２のディジタル色差信号４２
．４３は、それぞれ前記第１．第２のディジタル信号１
４．１５と、「ホワイトバランス補正がなされていない
点を除けば」基本的には。

おのおの同じ信号構成よりなっていること明白である。

ホワイトバランス補正のなされていない第１のディジタ
ル色差信号４２は、前記第１の画素情報９をすべての水
平走査期間に有しており、同じくホワイトバランス補正
のなされていない第２のディジタル色差信号４３は、前
記第２の画素情報１０をすべての水平走査期間に有して
いる。これら第１と第２のディジタル色差信号４２．　
４３がディジタルホワイトバランス回路４ｏを通れば、
前記第１．第２のディジタル色差信号１４．１５となる
。

以上のようにして、ディジタルホワイトバランス回路４
０をディジタル色差信号切換回路２６の次段に配置した
ディジタル色信号処理装置４が実現できる。

第４図は本発明のカラーカメラ装置で使用する固体撮像
装置の一例を示す要部概略構成図である本例では、固体
撮像装置１の受光面の一例として、マゼンタに）２　グ
リーン０．サイアン（Ｃｌ、　　イエロー（７）のいず
れかの光学フィルタが第４図に示すように装着された。

　　ＭＯＳ　（Ｍｅｔａｌ　ＯｘｉｄｅＳｅｍｉ’ｃｏ
ｎｄｕｃｔｏｒ　）構造のホトダイオードからなる画素
４４〜７９の配列を提示している。なお、第４図中の画
素４４〜７９の配列は略記したもので、実際には水平方
向に数百、垂直方向に数百からなる２次元の配列である
。駆動回路装置６がらの制御信号１１によって、ある１
水平走査期間Ｈ１の開始時において、画素４４〜４９の
行が選択されると、マゼンタ（以下、Ｍと略記する）信
号情報を有する画素４４，４６．４８などは第１の水平
方向読み出し用Ｃ０Ｄ（チャージ・カプシド・デバイス
）シフトレジスタ８２へ並列に転送され、グリーン（以
下、Ｇと略記する）信号情報を有する画素４５，４７．
４９などは第２の水平方向読み出し用ＣＯＤシフトレジ
スタ８３へ並列に転送され、前記１水平走査期間Ｈ１に
わたって順次。

、　　それぞれ端子８４．８５がら繰り返し周期１／ｆ
。

で出力される。次の水平走査期間Ｈ２の開始時には２画
素５ｏ〜６５の行が選択されるので、サイアン（以下、
Ｃと略記する）信号情報を有する画素５０，６２．５４
などは第１の水平方向読み出し用ＣＯＤシフトレジスタ
８２へ並列に転送され、イエロー（以下、Ｙと略記する
）信号情報などは第２の水平方向読み出し用ＣＯＤシフ
トレジスタ８３へ並列に転送され、この１水平走査期間
Ｈ２にわたって順次それぞれ端子８４．８５から繰り返
し周期１／ｆｃで出力される。以下、順次、水平走査毎
に、画素６６〜６１９画素６２〜６７、画素６８〜７３
．画素７４〜７９の配列グループが繰り返され、この繰
り返しが１フイ一ルド期間を構成する。１フレ一ム期間
は、この１フイ一ルド期間を繰り返してもよいし、前記
画素列を１行おきにインタレース走査してもよい。

以上の説明から明らかなように、ある水平走査期間Ｈ１
には、端子８４にＭ信号情報が、端子８５にＣ信号情報
が出力され、次の水平走査期間Ｈ２には、端子８４にＣ
信号情報が、端子８５にＣ信号情報が出力され、これら
が１水平走査期間毎に交互に繰り返され、固体撮像装置
１の機能を実現している。また、第１の水平方向読み出
し用ＣＯＤシフトレジスタ８２の出力モードと第２の水
平方向読み出し用ＣＯＤシフトレジスタ８３の出力モー
ドは繰り返し周期１／ｆｏの中で逆位相関係になるよう
に保たれる。このようにしてＭ信号情報とＣ信号情報の
交互の繰り返しと、Ｃ信号情報とＹ信号情報の交互の繰
り返しとを実現できるのである１水平期間Ｈ１に、Ｍ、
　Ｇ、　Ｍ、　Ｇ、・・・・・・と交互に異なる色信号
の繰り返しからなる第１の画素信号９が得られ、次の１
水平期間Ｈ２に、Ｃ９Ｙ、Ｃ，Ｙ・・・・・・と交互に
異なる色信号の繰り返しからなる第２の画素信号１ｏが
得られる。

第６図は第４図に示した固体撮像装置１の出力端子８４
より出力される第１の画素信号９のある１水平走査期間
Ｈ１の一部分、および出力端子８５よ多出力される第２
の画素信号１ｏの１水平走査期間Ｈ２の一部分をそれぞ
れ拡大して示したアナログ離散値の出力波形と、これら
の画素信号９゜１０をアナログ−ディジタル変換し、デ
ィジタル画素信号１２ａ、　　１２ｂとするＡ／Ｄ変換
装置２の動作波形を示したものである。

第６図（＝）、　（ｂ）は、Ａ／Ｄ変換装置２の二つノ
異なる実施例を示したものである。以下、第６図と第６
図を参照して、Ａ／Ｄ変換装置の具体的な構成例ならび
に動作について説明する。

第４図例示した固体撮像装置１の場合は、２つの出力端
子８４．８５を有するので、まず、これら２系統からな
る画素信号９，１ｏを１系統にまとめる必要がある。従
って、Ａ　／　Ｄ変換装置の構成例として、第６図（ａ
）に示すものと第６図（ｂ）に示すものがある。

まず、第６図（ａ）において、Ａ／Ｄ変換装置２は。

Ａ／Ｄ変換回路９６と、２人力１出力型のアナログスイ
ッチ回路９５からなる。ある１水平走査期間Ｈ１内では
、固体撮像装置１は第１の画素信号９を出力するので、
端子８４に９Ｍ信号情報の列８６ａ〜８６ｅが現われ、
端子８６に１８００位相シフトしだＣ信号情報の列８７
ａ〜８７ｅが現われる。第６図に示すタイミング期間９
８ａ〜９８ｅにおいて、パルス列９１を端子９３に印加
し、アナログスイッチ回路９６を端子８４の側へ導通す
れば、Ａ／Ｄ変換回路９６の被変換入力としてＭ信号情
報の列８６ａ〜８６ｅが選択でき、同時にＡ／Ｄ変換回
路９６の変換タイミングパルス入力端子９７にパルス列
９０を加えれば、タイミング期間９８ａ−９８ｅ　（す
なわち１／ｆｏ）以内に。

Ｍ信号情報列８６ａ〜８６ｅはＡ／Ｄ変換される。

次に、タイミング期間９９ａ〜９９ｅにおいて、パルス
列９２を端子９４に印加し、アナログスイッチ回路９６
を端子８６の側へ導通すれば、Ａ／Ｄ変換回路９６の被
変換入力としてＣ信号情報の列８７ａ〜８７ｅが選択で
き、同時にＡ／Ｄ変換回路９６の変換タイミングパルス
入力端子９７にパルス列９０を加えれば、タイミング期
間９９ａ〜９９ｅ以内にＣ信号情報列８７ａ−８７ｅは
Ａ／Ｄ変換される。

このようにして、ある１水平走査期間Ｈ１内において、
前記アナログスイッチ回路９６が、繰シ返し周期２／ｆ
ｏで、前記２つの入力端子９３．９４のいずれかを交互
に導通するように開閉され、かつ、この開閉周期に同期
したＺ倍の繰り返し周期１／ｆｃで、前記Ａ／Ｄ変換回
路９６を駆動するので９Ｍ信号情報列８６ａ〜８６ｅと
Ｃ信号情報列８７ａ〜８７ｅを時系列合成すると同時に
アナログ−ディジタル変換でき、結果として、前記Ａ／
Ｄ変換回路９６の出力端子１００ａにディジタル画素信
号１２ａが出力される。

次の１水平走査期間Ｈ２内では、固体撮像装置１は第２
の画素信号１０を出力するので、上記と同様な動作原理
をこれに適用すると、Ｃ信号情報列８８ａ　〜８８ｅと
Ｙ信号情報列８９ａ−８９ｅを時系列合成してアナログ
−ディジタル変換でき。

前記ディジタル出力端子１００ａに、ディジタル画素信
号１２ｂが出力される。

なお、第５図において、信号１０１，１０２゜１０３．
１０４はそれぞれディジタル化されだＭ信号、Ｃ信号、
Ｃ信号、Ｙ信号を表わしているものとする。

以」二のようにして、アナログスイッチ回路９６とディ
ジタル変換回路９６によって、Ａ／Ｄ変換装置色２が実
現できる。まだ、第１図乃至第３図にて示したＡ／Ｄ変
換装置２の制御パルス信号１８は、上記実施例ではパル
ス列９０が対応している。

第２の実施例である第６図（ｂ）において、Ａ／Ｄ変換
装ｗ２は、第１のＡ／Ｄ変換回路１０４と第２のＡ／Ｄ
変換回路１０６．第１のディジタルランチ回路１０６．
第２のディジタルラッチ回路１０７とからなり、第１の
Ａ／Ｄ変換回路１０４の出力端子が第１のディジタルラ
ッチ回路１０６に、第２のＡ／Ｄ変換回路１０６の出力
端子が第２のディジタルラッチ回路１０７に、それぞれ
接続され、第１と第２のディジタルラッチ回路１０６゜
１０７の出力端子が共通に接続され、第１のＡ／Ｄ変換
回路１０４と第１のディジタルラッチ回路１０６の動作
タイミングと第２のＡ／Ｄ変換回路１０５と第２のディ
ジタルラッチ回路１０７の動作タイミングが相反するよ
うに構成される。

以下、その動作を説明する。ある１水平走査期間Ｈ１内
において、固体撮像装置１は画素イη号９を出力するの
で、端子８４にはＭ信号情報の列８６ａ〜８６ｅが現わ
れ、端子８５に１８００位相シフトしたＣ信号情報の列
８７ａ〜８７ｅが現われる。タイミング期間９８ａ〜９
８ｅにおいて、パルス列９１を端子１０８に印加すると
、Ｍ信号情報の列８６ａ〜８６ｅはＡ／Ｄ変換回路１０
４でアナログ→ディジタル変換され、タイミング期間９
８ａ〜９８ｅから微小時間ｔｄ（ただし、１／ｆｏ＞＞
ｔｄ）だけ遅延後、第１のディジタルラッチ回路１０６
にラッチアップされ、ディジタル出力端子１０ｏｂに出
力される。このとき、第２のディジタルラッチ回路１０
７は出力開放となっている。

次にタイミング期間９９ａ〜９９ｅにおいて、パルス列
９２を端子１０９に印加すると、Ｇ信号情報の列８７ａ
−８７ｅは、Ａ／Ｄ変換回路１０５でアナログ−ディジ
タル変換され、タイミング期間９９ａ〜９９ｅより微小
時間（ｔｄ）遅延後、第２のディジタルラッチ回路１０
７にラッチアップされ、ディジタル出力端子１ｏｏｂに
出力される。

このとき、第１のディジタルラッチ回路１０６は出力開
放となっている。このように、第１のディジタルラッチ
回路１０６と第２のディジタルラッチ回路１０７の出力
が共通に結線され、第１のディジタルラッチ回路１０６
と第２のディジタル出力端子するので、前記画素信号９
の構成要素であるＭ信号情報の列８６ａ〜８６ｅとＧ信
号情報の列８７ａ〜８７ｅを時系列合成するとともにア
ナログ−ディジタル変換でき、前記第１．第２のディジ
タルラッチ回路１０６，１０７の共通出力端子１００ｂ
にディジタル信号１２ａが出力できる。

次の１水平走査期間Ｈ２内では、固体撮像装置１は第２
の画素信号１ｏを出力し、上記と同様な動作原理をこれ
に適用すると、Ｃ信号情報列８８ａ〜８８ｅとＹ信号情
報の列８９ａ〜８９ｅを時系列合成してアナログ−ディ
ジタル変換でき、前記ディジタル出力端子１００ｂにデ
ィジタル画素信号１２ｂが出力できる。

以上のようにして、２個のＡ／Ｄ変換回路と２個のディ
ジタルラッチ回路によって、Ａ／Ｄ変換装置２の機能が
実現できる。なお、上記実施例では、第１図乃至第３図
にて示したＡ／Ｄ変換装置２の制御パルス信号１８には
、パルス列９１とパルス列９２が対応する。

以上の第６図（ａ）、　（ｂ）に示しだ２つの実施例の
長所、短所を要約すると、第６図（ａ）の実施例では、
Ａ／Ｄ変換回路は１個でよいが、Ａ／Ｄ変換周期は１／
ｆｃである。一方、第６図（ｂ）の実施例では、Ａ／Ｄ
変換回路は２個必要であるが、変換周期は２倍の２／ｆ
ｏとなり、第６図（−）の実施例に比べて半分の変換速
度のＡ／Ｄ変換回路で実施できる。

ここで、ｆＣ＝１４．４用に選べば、第６図（ｂ）の実
施例では、Ａ／Ｄ変換装置の変換スピードは７．２■ｈ
て良く、さらに、ｆｃ＝７．２ｈｌ＆に選べば、その変
換スピードは３．５８１ｈとなる。Ａ／Ｄ変換回路の変
換スピードの実効的な低速化は、カラーカメラ装置の低
消費電力化、Ａ／Ｄ変換回路と信号処理回路の一体集積
化といった観点から非常に重要な課題であり、この意味
から第６図（ｂ）の実施例は特に有効と考えられる。

第７図は、ディジタル色差信号処理回路２４゜２６０ブ
ロック構成図を示すものであり、第８図はその要部の具
体回路構成図、第９図は、その実施例の動作を説明する
だめの信号のタイムチャートおよび入出力ディジタルデ
ータの構成例を示しだものである。

以下、第７図、第８図、第９図を参照して上記ディジタ
ル色差信号処理回路２４．２５の構成および動作を説明
する。

第７図において、ディジタル色差信号処理回路２４．２
６は、１画素シフト回路１１０と、１画素反転回路１１
１と、ディジタル加算回路１１２からなり、１画素シフ
ト回路１１０の入力信号１１３と１画素反転回路１１１
の出力信号１１６がディジタカ加算回路１１２に加えら
れるように構成されている。このディジタル色差信号処
理回路２４．２６の動作目的は、−例として第４図に示
した周体撮像装置１を用いた場合には、時系列（Ｍ、Ｇ
、Ｍ、Ｇ、・・・・・・ないしはＣ，Ｙ、Ｃ，Ｙ。

・・・・・・）からなるディジタル画素信号１２，２７
゜２８あるいは３７を入力信号１１３とし、色差信号時
系列（Ｍ−Ｇ、Ｍ−Ｇ、Ｍ−Ｇ、・・・・・・ないしは
Ｃ−Ｙ、　　Ｃ−Ｙ、　Ｃ−Ｙ・・・・・・）からなる
ディジタル色差信号２９，３０．３８あるいは３９にデ
ータ変換して出力することである。

１画素シフト回路１１０はディジタルＭ信号とディジタ
ルＧ信号を判別し、ディジタルＧ信号のみを１ビット時
間シフトする。このようにして、シフトされたディジタ
ルＧ信号は９次に１画素反転回路１１１で反転されてデ
ィジタル−Ｇ信号となる。ディジタルＭ信号とディジタ
ル−〇信号をディジタル加算回路１１２に加えると、Ｍ
−Ｇ。

Ｍ−Ｇ・・・・・・からなるディジタル色差信号に変換
できる。ディジタルＭ信号をディジタルＣ信号、ディジ
タルＣ信号をディジタルＹ信号とみなせば、同様にして
Ｃ−Ｙ、　Ｃ−Ｙ、　　Ｃ−Ｙ・旧・・からなるディジ
タル色差信号を得ることができる。まだ、ディジタルＭ
信号とディジタルＣ信号の関係、あるいはディジタルＣ
信号とＹ信号の関係を逆転し、Ｇ−Ｍ、Ｇ−Ｍ・・・・
・・ないしはＹ−Ｃ，Ｙ−Ｃ・・団・なるディジタル色
差信号とすることも、もちろん可能である。以上のよう
にしてディジタル色差信号処理回路２４．２６が構成で
きる。

第８図において、１画素シフト回路１１０は、第１のデ
ィジタルラッチ回路１１７．第２のディジタルラッチ回
路１１８．第３のディジタルラッチ回路１１９およびＤ
フリップフロラプ回路１２０からなり、１画素反転回路
１１１はディジタルインバータ回路１２１からなシ、前
記第１のディジタルラッチ回路１１７０入力部にディジ
タル画素信号１２，２７．２８あるいは３８が印加され
、繰り返し周期１／ｆ０でラッチアップされ、このラッ
チアップ出力が、前記第２と第３のディジタルラッチ回
路１１８，１１９に前記Ｄフリツプフロツプ回路１２０
が構成する繰り返し周期可からなるタイミングによって
９選択的に分配制御され、前記第３のラッチ回路１１９
の出力がディジタルインバータ回路１２１に加えられ、
前記ディジタルインバータ回路１２１の出力と前記第２
のディジタルラッチ回路１１８の出力がディジタル加算
回路１１２に加えられるように構成されている。

次に、第８図の回路動作について第９図を参照して詳し
く説明する。ある１水平走査期間Ｈ１におけるディジタ
ル画素信号１２ａすなわちＭ、Ｇ。

Ｍ、　Ｇ、・・・・・・からなるディジタル画素信号が
、第１のディジタルラッチ回路１１了の入力部に加えら
れ、端子１２２に繰り返し周期が１　／ｆ　、のパルス
列１２３を加えると、第１のディジタルラッチ回路１１
７の出力部には、繰り返し周期が１／ｆＣで順次ディジ
タルＭ信号情報１ｏ１．ディジタルＧ信号情報１０２．
ディジタルＭ信号情報・・・・・・がラッチアップされ
る。同時に、Ｄフリップ７０ツブ回路１２０のＱ出力端
子にはパルス列１２６が、◇出力端子にはパルス列１２
７が生じる。パルス列１２６は第２のディジタルラッチ
アップ回路１１８を矢印のタイミング１２８ａ〜１２８
ｅでラッチアップするので、このディジタルラッチアッ
プディジタルＭ信号情報１３０のみを選択的にラッチア
ップできる。

一方、パルス列１２７は第３のディジタルラッチアップ
回路１１９を矢印のタイミング１２９ａ〜１２９ｄでラ
ッチアップするので、このラノチアのディジタルＣ信号
情報１３１を選択的にラッチアップできる。しかも、デ
ィジタルＭ信号情報１３０とディジタルＣ信号情報１３
１は、１画素期間に自る１／ｆｏだけ相対的に移相して
いる。これが、１画素シフト動作である。前記ディジタ
ルＣ信号情報１３１は、第３のディジタルラッチアップ
回路１１９にラッチアップ出力されるとともに、ディジ
タルインバータ回路１２１で反転され、ディジクルーＧ
信号情報１３２となって出力される。このようにして前
記ディジタルＭ信号情報１３０とディジタル−Ｇ信号情
報１３２をディジタル加算回路１１２で加算すれば、そ
の出力部に（Ｍ−Ｇ）のパルス列からなるディジタル色
差信号出力１１６を得る。この出力信号１１６はディジ
タル色差信号２９，３０．３８あるいは３９に対応する
。同様にして、第１のディジタルラッチ回路１１７の入
力信号１１３として、Ｃ，Ｙ、Ｃ。

Ｙ・・・・・・からなるディジタル画素信号１２ｂを加
えれば、（ｃ−ｙ　）のパルス列からなるディジタル色
差信号出力を、ディジタル加算回路１１２の出力部に得
ることができる。なお、第８図において、端子１２２に
加えられる繰９返し周期１／ｆｏのパルス列１２３と、
第８図のディジタル色差信号処理回路システム全体をリ
セットするために端子１１３に加えられる１水平走査期
間で繰り返す同期パルス列は、第１図乃至第３図に示し
た制御パルス信号２０ｂと２０ｃに対応する。また、第
１゜第２．第３のディジタルラッチ回路１１７，１１８
゜１１９において、信号Ｃ’にはラッテアップを制御す
るクロック入力端子を示す。さらに、第８図において、
ディジタルインバータ回路１２１とディジタル加算回路
１１２は、一つのディジタル減算回路とみなしうる。

第１０図はディジタル１水平走査期間メモリ回路２３の
構成例を示したものであり、第１１図はその動作を説明
するだめのタイムチャートおよび入出力ディジタルデー
タを示したものである。以下、第１０図、第１１図を参
照して上記ディジタル１水平走査期間メモリ回路２３の
構成と動作を説明する。

第１０図において、ディジタル１水平走査期間メモリ回
路２３は、第２のディジタルラッチ回路１３４と、第３
のディジタルラッチ回路１３６と、ランダムアクセスメ
モリ回路１３６と、アドレスカウンタ回路１３７と、タ
イミングパルス発生回路１４４とからなり、さらに本実
施例ではタイミングパルス発生回路１４４は、２個のＤ
フリップフロン１回路１３８，１３９と４個のＮＯＲ回
路１４０〜１４３を含めて構成されている。第１のディ
ジタルラッチ回路１４６と第４のディジタルラッチ回路
１４６は、それぞれ前記１水平走査期間メモリ回路２３
の入力、出力用インターフェイス回路である。なお、以
下の説明ではディジタル画素信号は並列入出力データと
して取り扱うものとする。

第１０図において、端子１４７に繰シ返し周波数が２ｆ
ｏのタイミングクロックパルスが加、ｔられ、端子１４
８に、各々の１水平周期（１Ｈ）毎に、Ｄンリップ７０
ツブ回路１３８，１３９およびアドレスカウンタ回路１
３７をリセットするような同期パルスが加えられると、
第１のＤフリップフロン１回路１３８のＱ端子には繰り
返し周期が１Ｈでリセットされるタイミング１６２ａを
開始点として、繰り返し周期が１　／ｆ　、のパルス列
１５３が発生され、同じくＤフリップフロン１回路１３
８の◇端子には繰り返し周期が１Ｈでリセットされるタ
イミング１６２ｂを開始点として、繰シ返し周期が１／
ｆｏのパルス列１６４が発生され、第２のＤフリツブフ
ロ１プ回路１３９のＱ端子に、繰り返し周期が１Ｈでリ
セットされるタイミング１６２Ｃを開始点として、繰り
返し周期が１／ｆｏのパルス列１６６が発生される。ま
た、パルス列１５３とパルス列１６６を端子１４９，１
５０を介してＮＯＲ回路１４２および１４３を通すと、
端子１６６に、ランダムアクセスメモリ回路１３６の書
き込み制御パルス列１６７が発生される。

次に、上記のパルス列１５３，１６４およびパルス列１
６７を用いてランダムアクセスメモリ回路１３６への書
き込みと読み出しを説明する。タイミング１５２ａ、１
５２ｂ、１５２ｄでパルス列１６３゜１５４．１５７は
リセットされ、同時に、端子１４８を介して、アドレス
カウンタ回路１３７もリセットされる。タイミング１５
８ａで、パルス列１６３によって、アドレスカウンタ回
路１３７は、第１番目の有効アドレスデータ１６９ａを
セットする。このアドレスデータ１５９ａは並列データ
ポート１６０を介して、ランダムアクセスメモリ回路１
３６のアドレス指定回路へ加えられるので、パルス列１
５７が論理高的レベルのとき、ランダムアクセスメモリ
回路１３６のデータ状態は有効読み出しデータ１６１と
なり、パルス列１６７が論理零（Ｌ）レベルのとき、ラ
ンダムアクセスメモリ回路１３６のデータは有効書き込
みデータ１６２となる。

一方、パルス列１６４のタイミング１６３ａで。

第３のディジタルラッチ回路１３４が、ラッチアップと
なり、ランダムアクセスメモリ回路１３６の出力部と連
結される。期間１６４にわたり、このラッチアップ期間
１６６と前記有効読み出しデータ１６１の存在期間とが
重なるので、ランダムアクセスメモリ回路１３６の第１
番目のアドレスに１水平走査期間前より存在している有
効読み出しデータ１６１は、矢印１６７のようにして、
第３のディジタルラッチ回路１３６に９期間１６６にわ
たって保持されるような有効出力データ１７０ａとなる
。同じくパルス列１６４のタイミング１６３ａで、第２
のディジタルラッチ回路１３４はラッチアンプとなり、
第１のディジタルラッチ回路１４６に保持されていた入
力データ１７１ａが矢印１７２のようにして、第２のデ
ィジタルランチ回路１３４に転送され、有効入力データ
１６９ａとして保持される。期間１６６にわたり、この
有効入力データの保持用１間１６６と前記有効書き込み
データ１６２の存在期間とが重なるので、この有効入力
データ１ｅ９ａｉｊ、矢印１６８のようにして、ランダ
ムアクセスメモリ回路１３６の第１番目のアドレスに、
書き込みデータ１６２として記憶される。この新たな書
き込みデータ１６２は次の１水平走査期間が到来し、再
び第１番目のアドレスが指定されるまで、読み出しデー
タとして記憶される。

以上の第１番目アドレスに関する各動作の説明から明ら
かなよう拠、タイミング１６８ｂでランダムアクセスメ
モリ回路１３６の第２番目のアドレスデータ１６９ｂを
指定でき、タイミング１６３ｂで。

有効出力データ１７０ｂの第３のディジタルラッテ回路
１３５への出力と有効入力データ１６９ｂのランダムア
クセスメモリ回路１３６への入力を実行できる。以下、
パルス列１５３，１５４，１５７中に周期１／ｆｏで繰
り返されるタイミングによって順次アドレスを更新する
ことによって、ディジタル画素信号１２または２７の１
水平走査期間にわたる画素情報を、ランダムアクセスメ
モリ回路１３６を介して読み出すのと同時に書き込んで
ゆくことができる。

以上のようにして、ランダムアクセスメモリ回路１３６
と、アドレスカウンタ回路１３７と、第２、第３のディ
ジタルラッチ回路１３４，１３５とタイミングパルス発
生回路１４４とから、ディジタル１水平走査期間メモリ
回路２３を実現できる。なお、第１のディジタルラッチ
回路１４６と第４のディジタルランチ回路１４６は、第
２のディジタルラッテ回路１３４と第３のディジタルラ
ッチ回路１３５がパルス列１６４で駆動されるのに対し
、パルス列１５３で駆動され、それぞれ入力と出力イン
タフェース回路として構成される。

特に、第４のディジタルラッチ回路１４６は、第８図で
示したディジタル色差信号処理回路２４まだは２６の第
１のディジタル回路１１７の機能と共用できる。また、
第１のディジタルラッチ回路１４５は、第２図に示した
カラーカメラ装置の構成においては、ディジタルホワイ
トバランス回路２２吉デイジタル１水平走査期間メモリ
回路２３間をつなぐディジタルバノファラソチ回路とみ
なしてもよく、また、第３図に示したカラーカメラ装置
の構成においては、Ａ／Ｄ変換装置２とディジタル１水
平走査期間メモリ回路２３間をつなぐディジタルバノフ
ァラソチ回路とみなしてもよい。

ランダムアクセスメモリ回路１３６のメモリ容量の例と
して、画素情報の繰シ返し周波数ｆｃを７．２ｖｉｋ（
カラーバースト信号変調周波数）に選定すれば、約４０
０アドレス×８ビツト程度のメモリ容量となる。なお、
説明の便宜上、ここでは、１画素のディジタルデータの
ビット数を８としたが、必ずしも、この値に限定される
ものではない。

第１０図で示したタイミングパルス発生回路１４４は、
本実施例では２個のＤフリップ７０ツブ回路１３８，１
３９と４個（７）ＮＯＲ回路１４０〜１４３とで構成し
たが、第１１図に示したような種々のタイミングパルス
列を実現するのであれば、必ずしも、その構成のみに限
定されるものではない。また、第１０図にて、端子１４
７に加えられる繰シ返し周波数２ｆｏのタイミングクロ
ックパルスと端子１４８に加えられる繰り返し周期１Ｈ
の同期パルスは、第２図、第３図に示した制御パルス信
号２０ａに対応する。

第１２図はディジタル１水平走査期間メモリ回路２３の
他の実施例を示すものである。このディジタル１水平走
査期間メモリ回路２３は、ディジタル画素信号１２．２
７を並列Ｎビットからなる入力信号として、Ｎビット並
列型の転送段数Ｍ段の並列ディジタルシフトレジスタで
構成できる。

以下、Ｎ＝ｓビットとして説明を展開する。ＮＴＳＣテ
レビジョン信号の場合を例にとると、１水平走査期間（
ＩＨ）とカラーバースト信号変換周波数ｆｂキ３．６８
計の関係は。

で定められている。一方、８ピット並列ディジタルシフ
トレジスタ１７３〜１８０は、１画素当りの周波数ｆ。

で転送されるとすれば、並列ディジタルシフトレジスタ
１７３〜１８０の各ビット当り必要とする段数Ｍは。

となる。従って、ｆ　＝７．２Ｉ／！ｈ　　に選定すれ
ば、Ｍ＝４５５ビットｌ　ｆｏ＝１４．４に選定すれば
、Ｍ＝９１０ピントとなる。このようにｆｃとして、ｆ
ｂの整数倍を選定すれば、Ｍは整数となり、現実の並列
ディジタルシフトレジスタ１７３〜１８０が構成できる
。要約すれば、ｆｏ＝７．２にとした場合、段数Ｍ　＝
　４５５段×８ビット並列となシ、ｆｏ＝１４．４用、
とした場合、段数Ｍ＝９１０Ｘ８ビット並列となる並列
ディジタルシフトレジスタ１７３〜１８０を構成すれば
よい。第１２図において、並列ディジタルシフトレジス
タ１７３〜１８０は、共通の転送りロックパルス周波数
ｆｃで並列転送される。このクロックパルス周波数ｆ。

が第２図。

第３図に示した制御パルス信号２０　ａ　ｉ／ｉ：対応
して因る。なお、上記並列転送型ディジタルシフトレジ
スタで構成されるディジタル１水平走査期間メモリ回路
２３の入力、出力インターフェイスとして、第１０図に
示しだ第１のディジタルラッチ回路１４６と第４のディ
ジタルラッチ回路１４６を接続してもよい。

以上のようにして、連続して加えられる繰シ返し周波数
ｆ０からなる転送りロックパルスで、複数個並列配置し
たディジタルシフトレジスタを用いて、１水平走査期間
メモリ回路２３が実現できる。

第１３図は、ディジタル色差信号切換回路２６の一実施
例を示すもので、第１のディジタルラッチ回路１８１．
第２のディジタルラッチ回路１８２゜第３のディジタル
ラッチ回路１８３．第４のディジタルラッチ回路１８４
を含めてなり、第１のディジタルラッチ回路１８１と第
２のディジタルラッチ回路１８２の入力部が共通に結線
され、第３のディジタルラッチ回路１８３と第４のディ
ジタルラッチ回路１８４０入力部が共通に結線され、第
１のディジタルランチ回路１８１と第３のディジタルラ
ッチ回路１８３の出力部が共通に結線され、第２のディ
ジタルラッチ回路１８２と第４の、ディジタルラッチ回
路１８４の出力部が共通に結線され、前記第１と第４の
ディジタルラッチ回路１８１．１８４の出力ゲート切換
えタイミングと第２と第３のディジタルラッチ回路１８
２，１８３の出力ゲート切換えタイミングが、水平走査
期間に同期して相反するように構成されている。

第１４図は、ディジタル色差信号処理回路２４および２
６の出力部に出力され、ディジタル色差信号切換回路２
６の入力信号となるディジタル色差信号２９．３０と、
ディジタル色差信号処理回路２６の出力信号となるディ
ジタル色差信号１４゜１５の関係を、１水平走査期間（
１Ｈ）の繰り返しで表現したものである。以下、第１４
図を参照して第１３図に示すディジタル色差信号切換回
路２６の動作を説明する。第１４図より、ディジタル色
差信号２９と３０は、１水平走査毎にディジタル（Ｍ−
Ｇ）色差信号列とディジタル（ｃ−ｙ　）色差信号列を
繰り返し、（、Ｍ−Ｇ）情報か（Ｃ−Ｙ）情報といった
情報内容が相互に反転している。

これらのディジタル色差信号２９．３０より、ディジタ
ル（Ｍ−Ｇ）色差信号列のみを全ての水平走査期間に有
するディジタル色差信号１４と、デ゛イジタル（ｃ−ｙ
　）色差信号列のみを全ての水平走査期間に有するディ
ジタル色差信号１６を作るのがディジタル色差信号の目
的である。ディジタル色差信号２９が、第１のディジタ
ルラッチ回路１８１と第２のディジタルラッチ回路１８
２の入力部に加えられ、ディジタル色差信号３０が第３
のディジタルラッチ回路１８３と第４のディジタルラッ
チ回路１８４の入力部に加えられ、端子１８５を介して
、繰り返し周期２Ｈの切換えタイミングパルス１８６が
加えられると、１水平期間１８８ａにおいて、第１のデ
ィジタルラッチ回路１８１の出力ゲートＣＧにはタイミ
ングパルス１８７が加えられて導通状態となり、第３の
ディジタルラッチ回路１８３の出力ゲートＣＧにはりィ
ミングバルス１８６が加えられて遮断状態となるので、
ディジタル（Ｍ−Ｇ）情報２９ａカＩｇ１のディジタル
ラッチ回路１８１と第３のディジタルラッチ回路１８３
の共通出力端子１８９に出力され、同時に１水平走査期
間１８８ａにおいて、第２のディジタルラッチ回路１８
２の出力ゲートＣＧにはタイミングパルス１８６が加え
られて遮断状態となシ、第４のディジタルラッチ回路１
８４の出力ゲー）ＣＧにはタイミングパルス１８７−ｆ
ｉ加えられて導通状態となるので、ディジタル（Ｃ−Ｙ
）情報３０　ａが第２のディジタルラッチ回路１８２と
第４のディジ２ルラッチ回路１８４の共通出力端子１９
０に出力される。同様にして、タイミングパルス１８６
，１８７の各ディジタルラッチ回路１８１〜１８４の出
力ゲートｃＧへの印加状態を考えれば、次の１水平走査
期間１８８ｂにおいて、第１のディジタルラッチ回路１
８１の出力ゲートＣＧは遮断、第３のディジタルラッチ
回路１８３の出力ゲートＣＧは導通状態となるので、デ
ィジタル（Ｍ−Ｇ）情報３０ｂが共通出力端子１８９に
出力され、同時に、第２のディジタルラッチ回路１８２
の出力ゲートＣＧは導通、第４のディジタルラッチ回路
１８４の出力ゲー）ＣＧは遮断状態となるので、ディジ
タル（ｃ−ｙ）情報２９ｂが共通出力端子１９０に出力
される。以下、第１４図において点線１９６で示すよう
に、ディジタルＭ−Ｇ情報２９ａ、３０ｂ、２９ｃ、３
０ｄ・・・・・・が選択されて共通出力端子１８９に出
力され、ディジタル色差信号１４となシ、一点破線１９
６で示すようにディジタル（ｃ−ｙ）情報３０ａ。

２９ｂ、３０Ｃ９２９ｄ・・・・・・が選択されて共通
出力端子１９０に出力され、ディジタル色差信号１６と
なる。まだ、上記ディジタル色差信号２９．３０は、あ
る１水平走査期間内においては、繰り返し周期１／ｆｏ
の画素情報であるので、第１．第２゜第３．第４のディ
ジタルラッチ回路１８１〜１８４は、端子１９７から繰
り返し周期が１／ｆｏのクロックパルスが各クロックゲ
ートにＣＫに供給されることでラッチアップ動作を行な
い、ディジタル色差信号処理回路２４．２５との同期を
取るように構成されている。ここで、端子１８５に加え
られる繰シ返し周期が２Ｈのタイミングパルス列１８６
と、端子１９７に加えられる上記のクロックパルスが、
第２図における制御パルス信号２ｏｄに対応する。

第１４図において、ディジタル色差信号２９をディジタ
ル色差信号３８で、ディジタル色差信号３０をディジタ
ル色差信号３９で、ディジタル色差信号１４をディジタ
ル色差信号４２で、そして、ディジタル色差信号１５を
ディジタル色差信号４３で置きかえれば、全く同様にし
て、第３図に示しタカラーカメラ装置を構成するだめの
ディジタル色差信号切換回路２６の実施例として第１３
図に示した構成が同じように適用できる。

以上のようにして、第２図、第３図に示したディジタル
色差信号切換回路２６はディジタルラッチ回路を用いて
実現できる。

第１６図（ａ）、［有］）はそれぞれディジタル映像信
号処理装置３１の構成例を示すブロック図である。

本発明においては、固体撮像装置１の一実施例として第
４図に示したように、カラーフィルタが、マゼンタＭ、
グリーンＧ、サイアンＣ，イエローＹからなるフィルタ
配列を選ぶことにより、Ｍ。

Ｇ、　Ｍ、　Ｃｉ・・・・・・からなるディジタル画素
信号１２ａと、Ｃ，Ｙ、Ｃ，Ｙ、・・・・・・からなる
ディジタル画素信号１２ｂを発生せしめる手段を提示し
だが、その理由は、マゼンタＭ信号とグリーンＧ信号の
和（Ｍ　＋　Ｇ　）および丈イアンＣ信号とイエロー信
号の和（Ｃ＋Ｙ）が映像（白色）信号ｙに等しくできる
ことにある。すなわち、Ｙ＝Ｍ＋Ｇ　　　・・・・・・・・・　（３）ｙ　＝　
Ｃ＋　Ｙ　　　・・・・・・・・・　（４）となるよう
に、カラーフィルタの光学感度を選定している。従って
、ディジタル画素信号１２よりディジタル映像（白色）
信号３４を形成する動作機能、すなわち、Ｍ、Ｇ、Ｍ、
Ｇ−ｉたはｃ、ｙ。

Ｃ９Ｙからなるディジタル信号列よりＭＵＧ、Ｍ＋ｃｉ
、ＭＵＧまたはＣ＋　Ｙ　、　Ｃ＋　Ｙ　、　Ｃ＋　Ｙ
からなるディジタル信号列を形成する動作機能を映像信
号補正回路１９８で実行すれば、基本的に映像信号処理
回路３１０機能を達成できる。この構成例が第１５図（
ａ）である。

寸だ、第１６図（ｂ）に例示したディジタル映像信号処
理回路３１は、第１の映像信号補正回路１９９と第２の
映像信号補正回路２００と加算平均化回路２０３とから
なる。ディジタル画素信号１２または２７が第１の映像
信号補正回路１９９に加えられ、前記式（３）、　（４
）で示すようなディジタル加算が行なわれる。捷だ、１
水平走査期間メモリ回路２３によって１水平走査期間遅
延されたディジタル画素信号２８または３７が第２の映
像信号補正回路２００に加えられ、式（３）、　（４）
で示すようなディジタル加算演算が行なわれる。そして
、それらの映像信号補正回路１９９，２００からのディ
ジタル映像信号２０１，２０２を加算して２で割る演算
を加算平均化回路２０３で行い、出力としてディジタル
映像信号３４を得る。この場合のディジタル映像信号３
４は、上記の構成よシ明らかなように、ある水平走査方
向の画像情報と次の水平走査方向の画像の相関をとられ
た形態の画像信号であるから、テレビジョン信号の垂直
方向の解像度をスムーズイングする効果を実現でき、画
質の改善効果が期待できる。さらに、前記ディジタル映
像信号２０１と前記ディジタル信号２０２の加算比率を
可変する機能を加算平均化回路２０３の中に含めること
により、垂直方向の最適画質を調整することも可能であ
る。

以上のように第１５図［有］）に示すディジタル映像信
号処理回路３１は、垂直方向の画質改善効果を伴うもの
である。なお、第４図では４種の異なる色フィルタの構
成として、Ｍ、Ｇ、Ｃ，Ｙ色を選んだが、これらを別の
色フイルタ系でおきかえても、　（３）、　（４）式を
満足するものであれば、同様に実施できる。

第１６図は前記映像信号補正回路１９８，１９９゜２０
０の構成例を示すブロック図である。これは、１画素シ
フト回路２０４と、ディジタル加算回路２０５とで構成
され、１画素シフト回路２０４とディジタル加算回路２
０５の機能は、それぞれディジタル色差信号処理回路２
４．２５の構成要素である１画素シフト回路１１０とデ
ィジタル加算回路１１２の機能と同一のものである。従
って、１画素シフト回路１１ｏの目的は、Ｍ、Ｇ、Ｍ。

ＧないしはＣ，Ｙ、Ｃ，Ｙからなるディジタル画素信号
１２の列よシ、ディジタルＧ信号ないしはディジタルＹ
信号のみを選択的に１ビット時間シフトすることである
。このようにしてシフトされたディジタルＣ信号ないし
はディジタルＹ信号を。

シフトされないディジタルＭ信号ないしはディジタルＣ
信号とディジタル加算回路２０５で加算すれば、ＭＵＧ
、ＭＵＧ、ＭＵＧ、・・・・・・からなるディジタル映
像信号ないしはＣ＋　Ｙ、　Ｃ＋　Ｙ、　Ｃ＋　Ｙ、・
・・・・・からなるディジタル映像信号を得る。

以上のようにして、１画素シフト回路２０４とディジタ
ル加算回路２０５によって、ディジタル映像信号補正回
路１９８，１９９，２００が構成できる。

第１７図は上記映像信号補正回路１９８．１９９゜２０
０のより具体的な実施例を示すものであり、第１８図は
、この実施例の動作を説明するためのタイムチャートお
よび入出力ディジタルデータを示したものである。第１
７図と第８図を比較すれば明らかなように、第８図にお
いて、ディジタルインバータ回路１２１を除去した回路
が、第１７図に示す回路である。従って、第１７図にお
ける第１のディジタルラッチ回路２ｏ６．第２のディジ
タルラッチ回路２０７．第３のディジタルラッチ回路２
０８．Ｄフリップフロラ１回路２０９の動作は、それぞ
れ第８図における第１のディジタルラッチ回路１１７．
第２のディジタルラッチ回路１１８．第３のディジタル
ラッチ回路１１９゜Ｄクリツブフロ２プ回路１２０の動
作と同じである。すなわち、端子２１０に、繰シ返し周
期が１／ｆｏのパルス列１２３を加えると、Ｄスリップ
フロラプ回路２０９のＱ端子にはパルス列１２６が、◇
端子にはパルス列１２７が発生され、第１のディジタル
ラッチ回路２０６にディジタル画素信号１２ａを入力す
れば、第２のディジタルラッジタルＭ信号情報１３０を
選択的にラッチアップでき、第３のディジタルラッチ回
路２０８には、１３１を選択的にラッチアップでき、し
かも前記ディジタルＭ信号情報１３０とディジタルＧ信
号情報１３１は、１画素期間に当る１／ｆだけ相対的に
移相している。

このようにして前記ディジタルＭ信号情報１３０とディ
ジタルＧ信号情報１３１をディジタル加算回路２０５で
加算すれば、目的きするＭ十Ｇ、Ｍ＋Ｇ、Ｍ＋Ｇ、・・
・・・・列からなるディジタル映像信号２１４を得るこ
とができる。まだ、端子２１１には、１水平走査期間で
繰９返す同期パルス列が加えられ、このパルス列はシス
テム全体をリセツトするために加えられる。このパルス
列と前記パルス列１２３は、第２図、第３図に示す制御
パルス１９ａに対応する。以上のようにして、映像信号
補正回路１９８，１９９，２００が実現される。

映像信号補正回路の実施例である第１７図とディジタル
色差信号処理回路の実施例である第８図の比較より、上
記で論じたように１画素シフト回路を構成する回路手段
は、３個のディジタルラッチ回路からなり、全く同一動
作モードであり、しかも、両者の回路の入力部には、と
もにディジタル画素信号１２，２７．２８あるいは３７
が入力されることから、ディジタル色差信号処理回路２
４．２５を構成する１画素シフト回路１１０の部分と映
像信号補正回路１９８，１９９，２００を構成する１画
素シフト回路２０６の部分は、相互に１つの回路として
共用することも可能である。

このような共用化は、ディジタル映像信号処理装置３と
ディジタル色信号処理装置４を一体化したディジタル集
積回路として構成する場合に特に重要である。

第１９図は、ディジタルガンマ補正回路３２を。

７”ｏグラム可能なリードオンリーメモＩＪ（ＲＯＭ）
テーブル集積回路２１５（例えば、５Ｎ７４Ｓ４７１）
で構成できることを示した例である。本実施例では、並
列８ピツトデイジタル入出力の場合を示している。並列
８ビツトデイジタル入力端子２１６にディジタル映像信
号３６が加えられ、並列８ビツトデイジタル出力端子２
１７にディジタル映像信号３６が出力される。第２０に
示すガンマ特性２１８の一例は、並列８ビツトデイジタ
ル入力端子２１６に加えられるディジット信号をアナロ
グ変換した値Ｅ１と並列８ビツトデイジタル出力端子２
１７に出力されるディジット信号をアナログ変換した値
Ｅ２の関係を示したものである。ＲＯＭテーブルの内容
を書き換えることによって、このガンマ特性２１８を変
化させることができる。

以上のようにして、ディジタルガンマ補正回路３２が、
リードオンリーメモリ（ＲＯＭ）で実現でき、このＲＯ
Ｍを書き換え可能なプログラマブルＲＯＭとすれば、外
部端子からの情報１９ｂでガンマ特性を変えることがで
きる。

第２１図は、第２図に示しだカラーカメラ装置における
ディジタルホワイトバランス回路２２の実施例を示しだ
ものである。このディジタルホワイトバランス回路２２
は、ディジタル乗算回路２２１と、第１〜第４のディジ
タルラッチ回路２２２〜２２６と、ディジタルラッチ切
換回路２２６からなり、前記４個のディジタルラッチ回
路２２２〜２２６の出力端子は共通出力バス２３３とし
て結線され、ディジタル乗算回路のディジタル乗算項入
力端子に接続され、ディジタルラッチ切換回路２２６が
、前記４個のディジタルランチ回路２２２〜２２６のラ
ッチアンプタイミングを制御するように構成されている
。以下、固体撮像装置１として第４図に示したものを用
いた場合に、Ａ／Ｄ変換装置２から出力されるディジタ
ル画素信号１２がディジタル乗算回路２２１の入力信号
として加えられる場合について動作説明を行なう。

第２２図（、）に示すように、ある水平走査期間Ｈ１で
は、ディジタル画素信号１２は、マゼンタＭ。

グリーンＧの繰り返し信号となる。ディジタル切換回路
２２６は、タイミング２２７ａで第１のディジタルラッ
チ回路２２２をラッチアップし、マゼンタＭ信号乗算項
２２９を共通出力バス２３３に出力するので、ディジタ
ルＭ信号２３４はディジタル乗算回路２２１で乗算され
、乗算項２２９を受けたディジタルＭ信号２３６となる
。同じく、タイミング２２７ｂで、第２のディジタルラ
ッチ回路２２３がラッチアップされ、グリーンＧ信号乗
算項２３０を共通出力バス２３３に出力するので。

ディジタルＣ信号２３６は、ディジタル乗算回路２２１
で乗算され９乗算項２３０を受けだディジタルＣ信号２
３７となる。

以下、Ｍ、　Ｇ、　Ｍ、　Ｃｉ、・・・・・・と繰り返
されるディジタル画素信号は、水平走査期間Ｈ１内では
、ディジタルラッチ切換回路２２６が順次、第１と第２
のディジタルラッチ回路２２２，２２３もランチアップ
するので、第２２図（ｂ）に示すように。

ある乗算演算を受けたＭ、　Ｇ、　Ｍ、　Ｇ、・・・・
・・からなるディジタル画素信号２７となる。次の水平
走査期間Ｈ２では、第２２図（ａ）に示すように、ディ
ジタル画素信号は、サイアンＣ，イエローＹの繰り返し
信号となり、タイミング２２８ａで第３のディジタルラ
ッチ回路２２４がラッチアップされるので、サイアンＣ
信号乗算項２３１を共通出力バス２３３に出力し、ディ
ジタルＣ信号２３８は。

ディジタル乗算回路２２１で乗算され９乗算項同様にし
て、タイミング２２８ｂでは、第４のディジタルラッチ
回路２２５がラッチアップされ、イエローＹ信号乗算項
２３２を共通出力バス２３３に出力し、ディジタルＹ信
号２４０は、ディジタル乗算回路２２１で乗算され、乗
算項２３２を受けたディジタルＹ信号２４１となる。以
下、Ｃ９ｙ、　ｃ、　ｙ、・・・・・・と繰シ返される
ディジタル画素信号は、水平走査期間Ｈ２内では、ディ
ジタルラッチ回路２２６が順次第３と第４のディジタル
ラッチ回路２２４，２２６をラッチアップするので、第
２２図（ｂ）に示すように、ある乗算項２３１，２３２
を受けたＣ、　Ｙ、　Ｃ，Ｙ、・・川からなるディジタ
ル画素信号２７となる。

以上のように、４個のディジタルラッチ回路２２２〜２
２６を入力としてディジタル乗算回路に入ってくる４種
の異なるディジタル画素信号に応じて選択し、各々独立
した乗算項２２９〜２３２を加えることによって、ホワ
イトバランス補正のとれた４種のディジタル画素信号２
７を、ディジタル乗算回路２２１の出力部に出力できる
。なお、第２図において、ディジタルホワイトバランス
回路２２に加えられる制御信号３６は、前記乗算項２２
９．２３０，２３１，２３２のディジタルデータと前記
ディジタルラッチ切換回路２２６を制御する繰シ返し周
期が２Ｈの信号情報と周期が１／ｆ　のパルス情報とか
らなる。

第２３図は、第３図に示しだカラーカメラ装置における
ディジタルボワイドバランス回路４０の実施例を示すも
のである。このディジタルホワイトバランス回蕗４ｏは
、第１のディジタル乗算回路２４２と第２のディジタル
乗算回路２４３からなり、ホワイトバランス制御信号で
あるディジタル乗算項２４４．　２４５が、前記ディジ
タル乗算回路２４２，２４３の乗算項入力端子へ供給さ
れるように構成されている。以下、固体撮像装置１とし
て第４図に例示しだものを用いた場合に、ディジタル色
差信号切換装置２６の出力として得られるディジタル色
差信号４２．４３をそれぞれ前記第１のディジタル乗算
回路２４２と第２のディジタル乗算回路２４３の入力と
した場合について。

その動作を説明する。

第２４図（ａ）に示すように、ある１水平走査期間にお
いて、ディジタル色差信号４２は繰り返し周期が１／ｆ
ｏでＭ−Ｇ、Ｍ−Ｇ、・・・・・・からなるディジタル
パルス列であり、ディジタル色差信号４３は第２４図（
ｂ）に示すように、繰り返し周期が１／ｆｃでｃ−ｙ、
ｃ−ｙ、・・・・・・からなるディジタルパルス列であ
る。これらのディジタル色差信号４２゜４３を、それぞ
れ第１のディジタル乗算回路２４２と第２のディジタル
乗算回路２４３に印加し、一定のディジタル乗算項２４
４とディジタル乗算項２４５を付加するように演算すれ
ば、それぞれディジタル乗算回路２４２，２４３の出力
部に、第２４図（ａ）、［有］）に示すようなディジタ
ル色差信号１４とディジタル色差信号１６を得ることが
できる。

上記ディジタル色差信号１４はディジタル乗算項２４４
が付加されたものであり、ディジタル色差信号１６はデ
ィジタル乗算項２４５が付加されたものとなっている。

以上のようにして、ディジタル乗算回路２４２゜２４３
によシ、それぞれ独立した２つのディジタル色差信号を
可変できるので、ホワイトバランス補正のとれたディジ
タル色差信号１４．１５を得ることができる。

なお、第３図において、前記ディジタルホワイトバラン
ス回路４０に加えられる制御信号４１は、一定のディジ
タルデータからなる前記ディジタル乗算項２４４，２４
５からなり、その制御方法として、マイクロコンピュー
タによって、それらのディジタル乗算項２４４，２４５
の値を制御することが可能である。

第２６図は第１図乃至第３図に示す標準カラーテレビジ
ョン信号合成装置６の実施例を示したもので、これは、
第１のディジタル−アナログＣＤ／Ａ）変換回路２４６
と、第２のディジタル−アナログ（Ｄ／Ａ　）変換回路
２４７と、色差信号変調回路２４８と、第３のディジタ
ル−アナログ（Ｄ／Ａ）変換回路および同期パルス付加
回路２４９と、合成回路２６０とからなる。以下、その
動作を説明する。

第１のＤ／Ａ変換回路２４６にディジタル色差信号１４
が加えられ、アナログ色差信号２６０を　　　　゛発生
する。まだ、第２のＤ／Ａ変換回路２４７にはディジタ
ル色差信号１６が加えられ、アナログ色差信号２６１が
発生する。この時、端子２６４には、前記Ｄ／Ａ変換回
路２４６，２４７を駆動する繰り返し周期が１／ｆの制
御パルス信号が加えられる。また、第１．第２のＤ／Ａ
変換回路２４６．２４７には駆動回路装置６よシ、それ
ぞれ端子２５２，２５３を介して、テレビジョン信号の
垂直および水平ブランキング期間を規定するブランキン
グパルスとバースト期間を規定するノく一ストフラッグ
パルスが加えられ、これらの期間にわたって、前記第１
と第２のＤ／Ａ変換回路２４６．２４７の出力であるア
ナログ色差信号２６０．２６１を一定レベルに保持する
。次に、アナログ色差信号２６０，２６１は色差信号変
調回路２４８に加えられ、２つの独立した位相変調軸で
変調されだ色信号２６３となる。色差信号変調回路２４
８には、同じく端子２６２，２５３を介して、テレビジ
ョン信号の垂直および水平ブランキング期間を規定する
ブランキングパルスとパース期間を規定するバーストフ
ラッグパルスが加えられ、前記色信号２６３のブランキ
ング期間とバースト信号付加期間を規定する。端子２６
４には繰り返し周波数が３．５８Ｍのパルストキャリア
パルスが加えられる。一方、第３のＤ／Ａ変換回路およ
び同期パルス付加回路２４９には、端子２６６に映像信
号の白黒レベルを規定する白レベル規準信号が、端子２
６７に垂直および水平ブランキング期間を規定するブラ
ンキングパルスが、端子２６８に垂直および水平同期パ
ルスが、端子２６９に繰り返し周期が１／ｆの制御パル
ス信号が、それぞれ加えられ、入力としてディジタル映
像信号１３を受け、出力として白黒の標準テレビジョン
信号２６２を発生する。前記色信号２６３と前記白黒の
標準テレビジョン信号２６２は、合成回路２５０によっ
て標準カラーテレビジョン信号１６となる。なお、端子
２６４と２６９に加えられる繰シ返し周期が１／ｆ　の
制御ノ＜ルス信号と、端子２６２と２６７に加えられる
垂直および水平ブランキング期間を規定するプランキン
グツぐルスと、端子２５３に加えられるノく−ストフラ
ッグノくルスと端子２６４に加えられる繰り返し周波数
が３．６８１１Ｂのバーストキャリアノくルスと、端子
２６８に加えられる垂直および水平同期ノ＜ルスとは、
第１図乃至第３図に示した制御、にルス信号２１に対応
している。

以上のようにして、第１．第２のＤ／Ａ変換回路２４６
，２４７と第３のＤ／Ａ変換回路および同期パルス付加
回路２４９と、色差信号変調回路２４８と、合成回路２
５０とによって、標準カラーテレビジョン信号合成装置
５を構成できるが、第１と第２のディジタル色差信号１
４．１５とディジタル映像信号１３を入力として受け、
標準カラーテレビジョン信号１６を得る標準カラーテレ
ビジョン信号合成装置６の実現手段は、第２５図に示す
構成のものに限定されるものではない。

また、本発明のディジタル信号処理部の実施例において
は、ディジタルデータのデータビット数を８として説明
したが、本発明はその値に限定されるものではなく、カ
ラーカメラシステム全体の設計思想より適切な値、例え
ば６ビツトとか、１０ビツト等をとりうろことはもちろ
んであり、また、クロック周波数ｆ。は、ＮＴＳＣカラ
ーテレビジョン信号を出力として得る場合１．ｆ、＝７
．２庫またはｆ。＝　１４．４１＆に選定するのが好ま
しいが、それ以外のシステムでは、適時他の値に選定し
ても本発明の効果は実現できる。

発明の効果以上の説明から明らかなように１本発明は、光信号を受
けて、ある水平読み出し走査期間に、読み出しクロック
周波数（ｆｏ＞に同期し、各々の画素ごとに交互に異な
る色信号の繰り返しからなる第１の画素信号が出力され
、次の水平読み出し走査量に、読み出しクロック周波数
（ｆｏ＞に同期し、前記第１の画素信号の情報と異なシ
、かつ各々の画素ごとに交互に異なる色信号の繰り返し
からなる第２の画素信号が出力される撮像装置と、前記
撮像装置から出力される前記第１と第２の画素信号をア
ナログ−ディジタル変換するＡ／Ｄ変換装置と、前記Ａ
／Ｄ変換回路から出力されるディジタル画素信号を入力
として、２系統の独立した第１、第２のディジタル色差
信号を出力するディジタル色信号処理装置と、前記ディ
ジタル画素信号を入力として、ディジタル映像信号を出
力するディジタル映像信号処理装置と、前記第１．第２
のディジタル色差信号とディジタル映像信号を入力とし
て、標準カラーテレビジョン信号を出力する標準カラー
テレビジョン信号合成装置と、前記撮像装置を駆動する
駆動回路装置と、前記Ａ　／　Ｄ変換装置、ディジタル
映像信号処理装置、ディジタル色信号処理装置ならびに
標準カラーテレビジョン信号合成装置を駆動するだめの
タイミングパルスを発生する制御回路装置を具備して構
成しているので、カラーカメラ装置の信号処理部の中心
となるディジタル色信号処理装置とディジタル映像信号
処理装置を新規なディジタル回路で実現でき、このため
、従来のアナログ信号処理回路を用いたカラーカメラ装
置では限界のあったカラーカメラ装置の無調整化、超小
型・軽量化、高信頼化、低価格化を図ることができると
いう優れた効果が得られるものである。

以下余白

【図面の簡単な説明】

第１図は本発明のカラーカメラ装置の基本構成を示す要
部ブロック図、第２図は本発明の一実施例に係るカラー
カメラ装置の要部ブロック図、第３図は本発明の他の実
施例に係るカラーカメラ装置の要部ブロック図、第４図
は本発明で使用する撮像装置の一例の概略構成図、第６
図は第４図の撮像装置から出力される出力波形と、それ
らの澹形をアナログ→ディジタル変換するＡ／Ｄ　変換
装置の動作波形を示す図、第６図（ａ）　、　（ｂ）は
Ａ／Ｄ変換装置の各構成例を示す要部回路構成図、第７
図はディジタル色差信号処理回路の構成例を示すブロッ
ク図、第８図はディジタル色差信号処理回路の要部具体
例を示す回路構成図、第９図はそのディジタル色差信号
処理回路の動作を説明するだめの信号のタイムチャート
および入出力ディジタルデータを示す波形図、第１０図
は１水平走査期間メモリ回路の構成例を示すブロック図
、第１１図はその１水平走査期間メモリ回　の動作を説
明するための信号のタイムチャートおよび入出力ディジ
タルデータを示す波形図、第１２図は１水平走査期間メ
モリ回路の他の構成例を示すブロック図、第１３図はデ
ィジタル色差信号切換回路の構成例を示すブロック図、
第１４図はそのディジタル色差信号切換回路の動作を説
明するだめの信号波形図、第１６図（ａ）　、　（ｂ）
　　はディジタル映像信号処理装置の各構成例を示すブ
ロック図、第１６図はディジタル映像信号補正回路の構
成例を示すブロック図、第１７図はディジタル映像信号
補正回路の構成例を示すブロック図、第１８図はそのデ
ィジタル映像信号補正回路の動作を説明するためのタイ
ムチャートおよび入出力ディジタルデータを示す波形図
、第１９図はディジタルガンマ補正回路の構成例を示す
図、第２０図はそのガンマ特性図、第２１図は第２図に
示すカラーカメラ装置におけるディジタルホワイトバラ
ンス回路の構成例を示すブロック図、第２２図（ａ）　
、　（ｂ）はその動作説明用波形図、第２３図は第３図
に示したカラーカメラ装置におけるディジタルホワイト
バランス回路の構成例を示すブロック図、第２４図（ａ
）　、　（ｂ）はその動作説明用波形図、第２５図は標
準カラーテレビジョン信号合成装置の構成例を示すブロ
ック図である。１・・・・・・固体撮像装置、２・・・・・・Ａ／Ｄ変
換装置、３・・・・・ディジタル映像信号処理装置、４
・・・・・・ディジタル色信号処理装置、５・・・・・
・標準カラーテレビジョン信号合成装置、６・・・・・
・駆動回路装置、７・・・・・制御回路装置、８・・・
・・光信号、９，１ｏ・・・・・・画素信号、１１・・
・・・・制御信号、１２・・・・・ディジタル画素信号
、１３・・・・・ディジタル映像信号、１４゜１５・・
・・・ディジタル色差信号、１６・・・・・・標準カラ
ーテレビジョン信号、１７・・・・・・制御素子、１８
゜１９．２０．２１・・・・・・制御ノ（ルス信号、２
３・・・・・ディジタル１水平走査期間メモリ回路、２
４．２５・・・・・・ディジタル色差信号処理回路、２
６・・・・・ディジタル色差信号切換回路、２７．２８
・・・・・・ディジタル画素信号、２９．３０・・・・
・・ディジタル色差信号、３１・・・・・・ディジタル
映像信号処理回路、３２・・・・・・ディジタルガンマ
補正回路、３３・・・・・・ディジタル遅延回路、３４
．３６・・・・・・ディジタル映像イ言号、３６・・・
・・・制御信号、３７・・・・・ディジタル画素信号、
３８．３９・・・・・ディジタル色差信号、４１・・・
・制御信号、４２．４３・・・・・・ディジタル色差信
号、９６．１０４．１０６・・・・・・Ａ／Ｄ変換回路
、１０６．１０７・・・・・・ディジタルラッチ回路、
１１０・・・・・・１画素シフト回路、１１１・・・・
・・１画素反転回路、１１２・・・・・・ディジタル加
算回路、１１７〜１１９゜１３４．１３６．１４５，１
４６・・・・・・ディジタルラッチ回路、１３６・・・
・・ランダムアクセスメモリ回路、１７３〜１８０・・
・・・・ディジタルシフトレジスタ、１８１〜１８４・
・・・・・ディジタルラッチ回路、１９８〜２ｏ○・・
・・・・映像信号補正回路、２０３・・・・加算平均化
回路、２０４・・・・・・１画素シフト回路、２０６・
・・・・・ディジタル加算回路、２０６〜２０８・・・
・ディジタルラッチ回路。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第４
図第５図第７図範　８　図第９図／／６（Ｚ？：ｊＯ，ｊＢ、ｊ’／）第１６図第１８図３貸、７（ｉｍ。１．。ｖ６　ｆｉｔＧ　Ｍｔ６　Ｍｔ
６□７４第２３図弱（（１２−）　　　　　　　　　　　　（Ｂ　＞第２５
図

Claims

【特許請求の範囲】

（１）光信号を受けて、成る水平読み出し走査期間に読
み出しクロック周波数に同期し、各々の画素毎に交互に
異なる色信号の繰り返しからなる第１の画素信号全出力
し、次の水平読み出し期間に、前記読み出しクロック周
波数に同期し、前記第１の画素信号の情報と異な９、か
つ各々の画素毎に交互に異なる色信号の繰り返しか′ら
なる第２の画素信号全出力するように構成された撮像装
置と、前記撮像装置から出力される第１および第２の画
素信号をディジタル信号に変換するアナログ−ディジタ
ル変換装置と、前記アナログ−ディジタル変換装置から
出力されるディジタル画素信号を入力として、独立した
第１および第２のディジタル色差信号を出力するディジ
タル色信号処理装置と、前記ディジタル画素信号を入力
としてディジタル映像信号を出力するディジタル映像信
号処理装置と、前記第１および第２のディジタル色差信
号と前記ディジタル映像信号を入力として標準カラーテ
レビジョン信号を出力する標準カラーテレビジョン信号
合成装置と、前記撮像装置を駆動する駆動回路装置と、
前記アナログ−ディジクル変換装置、ディジタル映像信
号処理装置、ディジタル色信号処理装置および標準カラ
ーテレビジョン信号合成装置を駆動するタイミングパル
スを発生する制御回路装置を具備してなるカラーカメラ
装置。
（２）撮像装置は、その受光面部に装着される色フィル
タが成る１水平走査方向に対して、６色、β色、６色、
β色・・・・（但し、ａ、βは任意の色相）と繰り返し
配列され、次の１水平走査方向に対して、γ色、δ色、
γ色、δ色・・・・−・（但し、γ、δは任意の色相）
と繰り返し配列され、かつ、それらの配列が垂直走査方
向に対して交互に繰り返されていることを特徴とする特
許請求の範囲第（１）項記載のカラーカメラ装置。
（３）アナログ−ディジタル変換装置は、撮像装置から
出力される各画素信号情報がそれぞれ入力される２人力
１出力型のアナログスイッチ回路と、そのアナログスイ
ッチ回路の出力が入力されるアナログ−ディジタル変換
回路を含み、かつ前記ア（ただし、ｆＣは読み出しクロ
ック周波数）で２入力端子のいずれか一方を導通するよ
うにスイッチング動作させ、前記アナログ−ディジタル
変換回路を、繰シ返し周期力［に同期した２倍の繰り返
し周期１／ｆｏで変換動作させるように構成されている
ことを特徴とする特許請求の範囲第（１）項記載のカラ
ーカメラ装置。
（４）アナログ−ディジタル変換装置は、撮像装置から
出力される各画素信号情報がそれぞれ入力される第１お
よび第２のアナログ−ディジタル変換回路と、前記第１
および第２のアナログ−ディジタル変換回路の出力がそ
れぞれ入力され、かつ、それぞれの出力端子の対応する
ものが共通に接続された第１および第２のディジタルラ
ッチ回路を含み、前記第１のアナログ−ディジタル変換
回路と前記第１のディジタルラッチ回路の動作タイミン
グと、前記第２のアナログ−ディジタル変換回路と前記
第２のディジタルラッチ回路の動作タイミングが相反す
るように構成されていることを特徴とする特許請求の範
囲第（１）項記載のカラーカメラ装置。
（５）ディジタル映像信号処理装置は、アナログ−ディ
ジタル変換装置から与えられるディジタル画素信号をデ
ィジタル映像信号に変換するためのディジタル映像信号
処理回路と、そのディジタル映像信号処理回路の出力信
号にガンマ補正を施すディジタルガンマ補正回路を含め
て構成されていることを特徴とする特許請求の範囲第（
１）項記載のカラーカメラ装置。
（６）標準カラーテレビジョン信号合成装置は、ディジ
タル色信号処理回路から出力される第１および第２のデ
ィジタル色差信号をそれぞれアナログ色差信号に変換す
る第１および第２のディジタル−アナログ変換回路と、
ディジタル映像信号処理装置から出力されるディジタル
映像信号を白黒の標準テレビジョン信号に変換する第３
のディジタルアナログ変換回路および同期パルス付加回
路と、前記第１および第２のディジタル−アナログ変換
回路からのアナログ色差信号を入力として、２つの独立
した位相変調軸で変調された色信号を得る色差信号変調
回路と、前記白黒の標準テレビジョン信号と前記色信号
を入力として標準カラーテレビジョン信号を得る合成回
路を含めて構成されていることを特徴とする特許請求の
範囲第（１）項記載のカラーカメラ装置。