JPS5982734A - 絶縁型半導体装置 - Google Patents

絶縁型半導体装置

Info

Publication number
JPS5982734A
JPS5982734A JP19240182A JP19240182A JPS5982734A JP S5982734 A JPS5982734 A JP S5982734A JP 19240182 A JP19240182 A JP 19240182A JP 19240182 A JP19240182 A JP 19240182A JP S5982734 A JPS5982734 A JP S5982734A
Authority
JP
Japan
Prior art keywords
plate
thickness
solder
metallic
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19240182A
Other languages
English (en)
Inventor
Tadashi Minagawa
皆川 忠
Yasutoshi Kurihara
保敏 栗原
Komei Yatsuno
八野 耕明
Michio Ogami
大上 三千男
Takayuki Wakui
和久井 陽行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19240182A priority Critical patent/JPS5982734A/ja
Publication of JPS5982734A publication Critical patent/JPS5982734A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子が、それを搭載する金属支持板と電
気的に絶縁された構造の絶縁型半導体装置に係り、特に
、耐熱サイクル寿命に優れた絶縁型半導体装置に関する
従来、半導体装置の金属支持板は半導体装置の一電極を
兼ねる場合が多かった。近年、半導体装置の全ての電極
を金属支持板から電気的に絶縁し、半導体装置の回路適
用上の自由度を増すことのできる構造が出現している。
例えば、双方向性3端子サイリスタ(トライアック)基
体をセラミック板上に載置し、このセラミック板を金属
パッケージに封入した絶縁型トライアックでは、トライ
アックの全ての電極はセラミック板により、パッケージ
と絶縁されて外部へ引出される。そのため、一対の主電
極が回路上の接地電位から電気的に浮いている使用例で
あっても電極電位とは無関係にパッケージを接地電位部
に固定できるので、半導体装置の実装が容易になる。
また、混成集積回路装置あるいは半導体モジュール装置
(以下、混成ICと一括して略称する)では、一般に、
半導体素子を含むあるまとまった電気回路が組込まれる
ため、その回路の少なくとも一部と混成ICの金属支持
板あるいは放熱部材等の金属部とを電気的に絶縁する必
要がある。代表的な混成ICでは、金属支持板上に無機
質あるいは有機質の絶縁層を配置し、この絶縁層上に所
定の電気回路を組立てることにより、上述の絶縁を達成
している。このような混成ICも、また、絶縁型半導体
装置である。
一方、半導体装置を安全、かつ、安定に動作させるため
には、半導体装置の動作時に生ずる熱をパッケージ外部
に有効に放散させる必要がある。
この熱放散は通常、発熱源である半導体素子からこれと
接着された各部材を通じ、気中へ熱伝達させることで達
成される。絶縁型半導体装置では、この熱伝導経路中に
絶縁層及び絶縁層と半導体素子を接着する部分等に用い
られた接着材層を含む。
また、半導体装置を含む回路の扱う電圧が高くなればな
るほど、あるいは要求される信頼性(経時的安定性、耐
湿性、耐熱性等)が高くなればなるほど、完全な絶縁性
が要求される。上述の耐熱性には半導体装置の周囲の温
度が外因により上昇した場合の他、半導体装置の扱う電
力が大きく、半導体素子で発生する熱が大きくなった場
合の耐熱性も含む。
絶縁型半導体装置内での発熱が比較的小さく、かつ、耐
圧や要求される信頼性がさほど高くない場合には、絶縁
層や接着材層としてどのようなものを用いても問題はな
い。しかし、発熱が大きい場合や信頼性に対する要求が
高い場合は、絶縁層としてセラミックスのような無機質
材料が選択される。また、接着材層として、例えば、鉛
−錫系はんだのような金属ろうが選択される。有機材料
では末だ耐熱性や信頼性の点で不安が残るからである。
その場合、次のような解決すべき問題点があった。一般
に絶縁型半導体装置では、半導体素子は絶縁層上に直接
ではなく、半導体素子と外部の電源とを結ぶ導電路及び
半導体素子での発熱を絶縁層に効果的に伝える熱伝導路
としての金属板を介して増付けられる。この金属板とし
ては銅等の低抵抗、高熱伝導性のものが選ばれる。とこ
ろが、この金属と半導体素子や絶縁層とは熱膨張係数が
大幅に異なる。例えば、半導体がシリコン、絶縁層がア
ルミナである場合、熱膨張係数は各々3.5X 1 o
J/℃、6.3X10−’/℃であるのに対し、銅の熱
膨張係数は18 X I Q−’/l:、と極めて太き
い。この場合の問題点の第1は、この熱膨張係数の差に
よって、絶縁型半導体の製造時に半導体素子を上述の金
属板にはんだ付けした時に生ずる。
即ち、金属板、半導体素子をはんだ層を介して積層した
後、はんだの融点以上まで温度を上昇させ、室温まで冷
却してはんだ付けするが、冷却工程ではんだの凝固点で
各部材が互いに固定される。その後は凝固したはんだに
より固定された状態で、各部材固有の熱膨張係数に従っ
て収縮する。この時、上述の熱膨張係数の差によって各
部材の収縮量が異なり、各部材の接合部に、いわゆる、
熱歪が残留する。熱歪はそれが小さい時は、最も軟らか
い部材であるはんだ層で吸収されるが、吸収しきれない
時には接合部、従って接着された各部材が変形するに至
る。特に、半導体素子の変形は半導体装置の電気的特性
を損うと共に、機械的にもろい性質をもつ半導体素子を
破損させる恐れが生じる。
問題点の第2は、この種半導体装置の使用時に生ずる。
即ち、半導体装置の通電、休止動作に伴って、上述の接
合部には高温状態(約100〜150℃)と低温状態(
周囲温度)・か繰返し訪れる。このような高温−低温の
繰返しくその1周期を熱サイクルと呼ぶ)毎に、各部材
はそれらに固有の熱膨張係数で膨張、収縮を繰返す。各
部材は互いに固着されているから、各部材の熱膨張係数
の違いに基づく膨張、収縮量の差は、最も軟かい部材で
るるはんだ層に加わる熱歪となって現われる。そして、
熱サイクル数が多くなると、はんだ層は引張り歪、圧縮
歪の周期的、かつ、塵室なる印加により、次第に脆くな
り、ついには熱疲労現象を生じるに至る。例えば、はん
だ層にクラックが生じ、接着力の低下空気及び熱伝導性
の低下等を引き起こす。このような現象ははんだ層の露
出端面で顕著である。
第1の問題点、特に、半導体素子に加わる応力を緩和す
るために、半導体素子と金属板との間に、熱膨張係数が
半導体素子のそれと比較的近似した金属片、例えばモリ
ブデン片等を介装させることが知られている。しかし、
このような対策は半導体素子の劣化防止には役立つもの
の、その他の部材の変形防止には効果がない。また、第
2の問題点の解決に対しては無力である。更に、部品点
数の増加、ろう付は部分の増加を招き、コスト、放熱性
の点でも問題があった。また、第1及び第2の問題点を
避けるために、金属支持板にはんだ付けされる絶縁層の
表面にはんだがぬれない非金属化領域を設けることが知
られている。しかし、このような対策は、本発明者らの
検討結果によれば、第1の問題点に対しては若干の効果
を見出し得るが、第2の問題点に関してはあまり効果的
でない。
また、放熱性の点でも問題があった。
本発明の目的は、製造時あるいは運転時に生ずる熱歪を
低減し、各部材の変形、変性、あるいは破壊の恐れがな
く、特に、第2の問題である耐熱サイクル性に優れた絶
縁型半導体装置全提供するにある。
本発明の特徴は、絶縁性半導体装置において、無機絶縁
部材上に金属ろうを用いて金属板を接着し、この金属板
上に直接金属ろうを用いて半導体素子を接着し、この際
、金属板の厚さをQ、 5 m m〜1.5mmの範囲
内にするにある。
本発明において、金属板は半導体素子に対する導′成路
及び半導体素子で発生した燃を絶縁部材及びこれと連な
って配置されている放熱フィン等の放熱手段へ効果的に
伝達するための熱拡散板として働く。特に、大容量の混
成ICでは半導体素子の発熱が著しいために、大きな熱
拡散板を必要とすること、また複数の半導体素子が用い
られるということもあって、金属板の面積、従って、絶
縁部材との接着面積は小容量混成ICの場合に比較して
非常に大きくなる。また、大容量の混成ICでは大電流
を扱う関係上、半導体素子の面積、従って、金属板との
接着面積も小容量混成ICの場合に比べて著しく大きく
なる。このような場合、介装された金属ろうの耐熱サイ
クル性を向上させるためには金属板の厚さを調整する必
要がめることがわかった。
以下、本発明を混成ICを例にとり更に詳細に説明する
第1図に本発明の一実施例の1.5kVA級電流制御用
混成ICの要部斜視図を示す。図において金属支持板1
上に2枚のアルミナ板2が並んで接着され、各アルミナ
板2上に金属板3が各々接着されている。なお、第1図
では図面の簡単化のために各部材間の金属ろうは図示さ
れていない。
金属板3上には、第2図に示す回路が組立てられている
。即ち、ダーリントン接続されたトランジスタ401及
び402、フライホイル用ダイオード403が各々金属
板3上に直接はんだ付けされている。また、スナバ用チ
ップコンデンサ404及びこれと直列に接続されたチッ
プ抵抗405が載置されている。各回路素子間は配線用
ワイヤあるいは条片440、配線用金属片430によっ
て第2図に示す回路図のように接続されている。金属板
3の第1図上手前側には外部端子4101 。
4102及び4103が設けられる。外部端子4101
は金属板3上に直接、4102は配線用金属片430を
介して、4103は絶縁用アルミナ板420及びその上
に接着された配線用金属片430を介してそれぞれ設置
されている。また、金属片3の第1図上これら外部端子
と反対側の端部には、ドライバ回路406に連なる端子
411が絶縁用アルミ(9) す板420上に接着された配線用金属片430上に設け
られている。
本実施例において重要なことは、金属板3が電気及び熱
の良導体である点、金属板3の大きさがアルミナ板2と
略同じであり、その上に全ての回路素子が載置されてい
る点、半導体素子(トランジスタ401,402及びダ
イオード403)が金属板3上に直接はんだ付けされて
いる点である。
以下、これらの点について説明する。
第3図に本実施例の構造のうち、金属支持板1から半導
体素子402 (401,403は省略)に至る部分の
みの断面を模式的に示す。第3図において、金属支持板
1は厚さ3.2 m mの銅板、絶縁板2は28X33
X0.6’のアルミナ板、また金属板3は本発明の最も
重要な部材であり、厚さ0.3〜3mmの銅板である。
半導体素子を含むこれらの部材を各々厚さ100μmの
Pb−60Sn系はんだにより一括接着した。なお、ア
ルミナ板2の接着面にはWメタライズが、さらにその上
KNiめつきが5μm施され、はんだに対するぬれ(1
0) 性が付与されている。本実施例構造の熱サイクル試験結
果を次に述べる。
第4図は金属板の厚さと耐温度サイクル寿命の関係を示
すグラフである。なお、熱サイクル条件は一55〜+1
50℃で、耐熱サイクル寿命は熱抵抗が初期値の1.5
倍に達した時点の熱サイクル数とした。第4図から、耐
熱サイクル寿命は、金属板が最も厚い3.2 m mの
場合には、100回であり、また2mmの場合には14
0回で、これよりも金属板が薄い場合に比べて耐熱サイ
クル寿命は短かい。しかし、金属板の厚さが1.5 m
 m以下では耐熱サイクル寿命は急激に向上し、厚さ0
.5mmでは950回、またQ、 3 m mでは約1
100回にも達しており、金属板が薄いほど耐熱サイク
ル性が優れていることがわかる。また、1.5kVA級
混成ICの信頼性はモードルに組込んで使用した実技か
ら耐熱サイクル寿命にして200回以上が必要であるが
、第4図から耐熱サイクル寿命200回を満足するだめ
の金属板の厚さは1.5mm以下であればよいことがわ
かる。
(n) また、金属板の厚さか0.3〜1.5 m mの場合は
、厚さがこれ以上の場合に比較して金属支持板の反りの
大きさという点で勝っていた。即ち、混成IC完成後、
金属板の厚さが0.3〜1.5 m mの範囲では、金
属支持板1の長手方向での返りは高さで表わすと約20
〜45μmであったが、金属板の厚さがこれよりも厚い
範囲(2〜3mm)では約0.27〜1.6mmにもな
った。
このような反りは、金属支持板のアルミナ板が接着され
た部分の外周部にエポキシ樹脂等の枠あるいは蓋を設置
する時に、枠あるいは蓋と金属支持板との間にすき間を
生ずるので密封性、従って耐湿性の点で好ましくない。
本実施例によれはこれらの欠点は生じない。
次に、半導体素子の発熱温度と信頼性の関係について述
べる。混成ICが正常に作動するためには素子の発熱温
度をある一定温度以下にすることが重要である。例えば
1.5kVA級混成ICでは、半導体素子の温度が12
5℃以上になると、発生した熱によって作動が不安定に
なったり、極端な(12) 場合には、素子の破壊や装置の破損につながる恐れがあ
るので、素子の温度は125℃以下にする必要がある。
第5図は金属板の厚さと半導体素子の温度との関係を示
すグラフである。半導体素子の温度は、金属板の厚さが
Q、 3 m mでは約180℃で素子の発熱限界温度
を超えているが、金属板が薄くなるとともに素子の温度
は少しずつ低下しており、厚さ2mmでは80℃である
。これ以上厚くしても温度が低下する効果は小さい。ま
た、この図から半導体素子の温度を125℃以下に保つ
ことができる金属板の厚さはQ、5mm以上厚ければよ
いことがわかる。
以上の結果から、最適な金属板の厚さを求めると次の通
りである。即、ち、耐温度サイクル寿命200回以上を
満足する金属板の厚さは1.5 m m以下であること
及び、半導体素子の温度が125℃以下であるための金
属板の厚さは0.5mm以上必要なこととを併せて考慮
すると、両方を満足する金属板の厚さは0.5〜1.5
 m mの範囲が最適で(13) ある。更につけ加えるなら、上述した金属板の厚さが0
.5〜1.5 m mの範囲内であれば金属支持板の反
りも小さい利点がある。
なお、本実施例では金属板に銅板を用いたが、銅板の代
りにニッケル、亜鉛、アルミニウム、金、銀、パラジュ
ーム等、眠気伝導性や熱伝導性に優れた金属あるいはこ
れらを主成分とする合金を用いることができる。また、
本実施例で使用したのははんだ鉛−60係錫の組成(厚
さQ、l mm )であるが、これ以外の、例えば、鉛
−5%錫のもの、あるいは、これらに第3成分として銀
、インジューム等を含むものが使用できる。その厚さも
0.1mmに限らず、それよりも厚くても薄くてもよい
本発明によれば、耐熱サイクル寿命に優れた絶縁型半導
体装置が得られる。
【図面の簡単な説明】
第1図及び第3図は本発明の一実施例の混成ICのそれ
ぞれ斜視図及び側面図、第2図は混成ICの電気回路図
、第4図は本発明の実施例に々る金属板の厚さと耐熱サ
イクル寿命の関係を示す図、(14) 第5図は金属板の厚さと半導体素子の温度との関係を示
す図である。 (15) 第1図 第2図 し−一−−−ヒー博θ乙 第3 目 第4− 口 金1板の4之 く凰qへ)

Claims (1)

    【特許請求の範囲】
  1. 1、半導体素子、この半導体素子を搭載する金属板、こ
    の金属板を搭載する絶縁板及びこの絶縁板を載置する金
    属支持板の各々をろう材を用いて一体化した絶縁型半導
    体装置において、前記金属板の厚さを0.5〜1.5 
    m mにしたことを特徴とする絶縁型半導体装置。
JP19240182A 1982-11-04 1982-11-04 絶縁型半導体装置 Pending JPS5982734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19240182A JPS5982734A (ja) 1982-11-04 1982-11-04 絶縁型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19240182A JPS5982734A (ja) 1982-11-04 1982-11-04 絶縁型半導体装置

Publications (1)

Publication Number Publication Date
JPS5982734A true JPS5982734A (ja) 1984-05-12

Family

ID=16290694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19240182A Pending JPS5982734A (ja) 1982-11-04 1982-11-04 絶縁型半導体装置

Country Status (1)

Country Link
JP (1) JPS5982734A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330440A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330440A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US4556899A (en) Insulated type semiconductor devices
JP4207896B2 (ja) 半導体装置
JP5214936B2 (ja) 半導体装置
JPH04162756A (ja) 半導体モジュール
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
JP4683043B2 (ja) 半導体装置の製造方法
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
US3010057A (en) Semiconductor device
JP3417297B2 (ja) 半導体装置
JP4038173B2 (ja) 電力用半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JPH10135377A (ja) モールド型半導体装置
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JPS5982734A (ja) 絶縁型半導体装置
JPH0815189B2 (ja) 半導体装置の製造方法
JP4861200B2 (ja) パワーモジュール
JP2015115349A (ja) 半導体装置
JPS62781B2 (ja)
JP3446829B2 (ja) 半導体装置
JPS5952853A (ja) 半導体装置
WO2021240944A1 (ja) 半導体装置
JPS5835956A (ja) 混成集積回路装置
JP2006041231A (ja) セラミック回路基板および電気装置
JPH0376578B2 (ja)
JPS5848927A (ja) 絶縁型半導体装置