JPS5981724A - Dma制御装置アドレス空間の拡張方法 - Google Patents

Dma制御装置アドレス空間の拡張方法

Info

Publication number
JPS5981724A
JPS5981724A JP19182682A JP19182682A JPS5981724A JP S5981724 A JPS5981724 A JP S5981724A JP 19182682 A JP19182682 A JP 19182682A JP 19182682 A JP19182682 A JP 19182682A JP S5981724 A JPS5981724 A JP S5981724A
Authority
JP
Japan
Prior art keywords
address
dma
address space
bits
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19182682A
Other languages
English (en)
Inventor
Masaki Usami
宇佐美 正樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP19182682A priority Critical patent/JPS5981724A/ja
Publication of JPS5981724A publication Critical patent/JPS5981724A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、例えば16ビツトマイクロプロセツサに、8
ビツト用DMA制御装置(DMAC)を組合わせてシス
テムを形成した場合の、DMACアドレス空間拡張方法
に関する。
〔従来技術〕
メモリアドレス空間をIMMAト以上までもつ16ビツ
トのマイクロプロセッサ(MPU)を用いたシステムで
D MAを行なわせようとする場合、従来は既存の8ビ
ツト用D M A Cを利用するのが一般的方法であっ
た。しかしこれではDMA方式でアドレスする空間は最
大64kに限定されて折角1M以上に拡張されたアドレ
ス空間を有効に活用していることにはならない。しかし
一方ではマイクロコンピュータでDMAを行う場合、6
4にアドレスで十分という考えもある。
〔発明の目的〕
本発明の目的は、DMACのアドレス空間以上に大きい
アドレス空間を有するMPUを用いたシステムで、DM
A方式でアドレスする空間を簡庁に拡張できる方法を提
供することにある。
〔発明の概要〕
上記目的を達成するために本発明においては、アドレス
バスの上位ピントをプログラムにより任意に設定し、こ
れをDMA開始に先立ちアドレスレジスタ内にラッチさ
せておいて、DMAC始動と同時にアドレスバス内に出
力させるようにした。
なお、従来もDMACとカウンタを連動させて、DMA
Cでアドレスする空間を1顯次拶動させることは行なわ
れ、ていたが、これではアドレスの自由度が少なく不便
であった。
〔発明の実施例〕
第1図は本発明一実施例のブロック図である。
図中、1は16ビツトMPU、2は20ビツトアドレス
バス、3はアドレス空間64にの8ビット用D^iC,
4はアドレスレジスタ、5はプログラムにより設定され
た上位4ビットのアドレス、6はDMAC5が発生させ
る下位16ビツトのアドレス、7はDMA作動信号であ
る。この様にすれば、プログラムにより設定されるアド
レスレジスタの内容に応じてDMAアドレス空間は64
に単位で、IMのアドレス空間内を自由に移動できる。
〔発明の効果〕 以上説明したように本発明によれば、DMACのアドレ
ス空間以上に大きいMPUのアドレス空間を、極めて簡
単な付加手段によって有効活用することができる。
【図面の簡単な説明】
第1図は本発明一実施例のブロック図である。 1・・・MPU、2・・・アドレスバス、3・・・DM
AC。 4・・・アドレスレジスタ、5・・・上位アドレス、6
・・・下位アドレス。 代理人 弁理士  縣   武 雄

Claims (1)

    【特許請求の範囲】
  1. DMA制御装置固有のアドレス空間よりも大きいアドレ
    ス空間を有するマイクロプロセッサを用いたシステムに
    おいて、アドレスノ(スの上位ビットをプログラム制御
    することにより、D M A制御装置のアドレス空間を
    、前記大きいアドレス空間内で任意に移動させるように
    したことを特徴とするDMA制御装置アドレス空間の拡
    張方法。
JP19182682A 1982-11-02 1982-11-02 Dma制御装置アドレス空間の拡張方法 Pending JPS5981724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19182682A JPS5981724A (ja) 1982-11-02 1982-11-02 Dma制御装置アドレス空間の拡張方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19182682A JPS5981724A (ja) 1982-11-02 1982-11-02 Dma制御装置アドレス空間の拡張方法

Publications (1)

Publication Number Publication Date
JPS5981724A true JPS5981724A (ja) 1984-05-11

Family

ID=16281159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19182682A Pending JPS5981724A (ja) 1982-11-02 1982-11-02 Dma制御装置アドレス空間の拡張方法

Country Status (1)

Country Link
JP (1) JPS5981724A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269760A (ja) * 1985-05-24 1986-11-29 Fujitsu Ltd ダイレクト・メモリ・アクセス制御方式
WO2011160721A1 (en) 2010-06-23 2011-12-29 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US9626298B2 (en) 2010-06-23 2017-04-18 International Business Machines Corporation Translation of input/output addresses to memory addresses
US11326742B2 (en) 2017-07-31 2022-05-10 Fujikin Incorporated Valve

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122232A (ja) * 1973-03-22 1974-11-22
JPS5358731A (en) * 1976-11-08 1978-05-26 Mitsubishi Electric Corp Memory address extension method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122232A (ja) * 1973-03-22 1974-11-22
JPS5358731A (en) * 1976-11-08 1978-05-26 Mitsubishi Electric Corp Memory address extension method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269760A (ja) * 1985-05-24 1986-11-29 Fujitsu Ltd ダイレクト・メモリ・アクセス制御方式
WO2011160721A1 (en) 2010-06-23 2011-12-29 International Business Machines Corporation Resizing address spaces concurrent to accessing the address spaces
US9626298B2 (en) 2010-06-23 2017-04-18 International Business Machines Corporation Translation of input/output addresses to memory addresses
US11326742B2 (en) 2017-07-31 2022-05-10 Fujikin Incorporated Valve

Similar Documents

Publication Publication Date Title
EP0149316A3 (en) Video display address generator
JPS5981724A (ja) Dma制御装置アドレス空間の拡張方法
JPH05324452A (ja) 外部メモリインタフェース回路
KR880006607A (ko) 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템
JPS5836782B2 (ja) ヒヨウジヨウメモリノ ジブンカツリヨウホウ
JPS55139691A (en) Memory circuit control system
JPS5630370A (en) Picture conversion system
JP2869658B2 (ja) 論理演算方式
JPH0587653U (ja) アドレス発生装置
JPS6231090A (ja) ダイナミツクramのリフレツシユ方式
JPS60250450A (ja) メモリエリア切換回路
JPS6376889U (ja)
JPH03291737A (ja) メモリ制御装置
JPS54137931A (en) Picture display unit
JPH0855058A (ja) メモリエリア拡張方法
JPS52149924A (en) Address converter
JPS57121731A (en) Character generator controlling system
JPH04328598A (ja) Vram構成方法
JPS6057850U (ja) インタフエ−ス制御装置
JPH0184154U (ja)
JPH0277934A (ja) ラインバッファメモリ
JPS621050A (ja) メモリのチエツク装置
JPH056329A (ja) ダイレクトメモリアクセスシステム
JPS6275485A (ja) デイスプレイ装置
JPH01217658A (ja) チャネル制御データのアクセス方式