JPS5974747A - デジタルデ−タ伝送システム - Google Patents

デジタルデ−タ伝送システム

Info

Publication number
JPS5974747A
JPS5974747A JP57184608A JP18460882A JPS5974747A JP S5974747 A JPS5974747 A JP S5974747A JP 57184608 A JP57184608 A JP 57184608A JP 18460882 A JP18460882 A JP 18460882A JP S5974747 A JPS5974747 A JP S5974747A
Authority
JP
Japan
Prior art keywords
data
transmission
line switching
command
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57184608A
Other languages
English (en)
Other versions
JPH0210624B2 (ja
Inventor
Tomokatsu Sato
佐藤 朝勝
Yukio Watanabe
渡辺 由木雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57184608A priority Critical patent/JPS5974747A/ja
Publication of JPS5974747A publication Critical patent/JPS5974747A/ja
Publication of JPH0210624B2 publication Critical patent/JPH0210624B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デジタルデータ伝送システムに係す、特に、
送信機からの送信データを、複数の受信機のうちの所定
の受信機へ伝送するのに好適なデジタルデータ伝送シス
テムに関する。
〔従来技術〕
送信機からの送信データを、複数の受信機のうちの所定
の受信機へ伝送する場合、従来のデジタルデータ伝送シ
ステムは、送信データの中に所定の受信機を選択するた
めの情報である回線切換コマンドを含ませ、送信データ
を中継し回線の切換えを行なう回線切換器によって回線
切換コマンドの判定を行ない、この判定に基づいて所定
の受信機を選択するようにしている、 第1図に、この種従来のデジタルデータ伝送システムの
概略構成図を示す。図において、デジタルデータ伝送シ
ステムは、デジタルブータラ送出する送信機1と、送信
データの中継と回線の切換えを行なう回線切換器2と、
複数の受信機3で構成されており、送信機1と回線切換
器2が上位回線4を介して接続され、回線切換器2と受
信機3がそれぞれ下位回線5を介して接続される。
そして、通常の場合、送信機1からは、第2図に示すよ
うに同期コード20.テキスト21.開始コード22A
、終了コード22Bをデータブロック23Aに含む送信
データがデータブロック毎に出力される。同期コード2
0はデータブロック23Aの先頭を示すデータであり、
n個以上の特定の同一コードで配列されている。なお、
この個数は伝送システムにより任意に定められる。テキ
スト21は各種の情報を含む伝送データである。
又、終了コード22Bはデータブロック23Aの終了を
示すデータである。コード25はデータ非転送を示すも
のであり、データ・ブロック間には必ず挿入される。以
下このコマンドをPADコマンドと略称する。
一方、回線の切換えを行なう場合は、送信機1からは、
第3図に示すように、同期コード20゜回線切換コマン
ド24.終了コード22Bをデータブロック23Bに含
む送信データが出力される。
送信機1から回線切換コマンド24を含むデータブロッ
ク23Bが出力されると、回線切換器2により回線切換
コマンド24の判定が行なわれ、この判定に基づいて所
定の下位回線5を選択する処理が行なわれる。この回線
の選択処理を行なうために、回線切換器2は第4図に示
すような構成となっている。
すなわち、回線切換器2は受信回路6.0PU7、プロ
グラムメモリ8.バッファメモリ9.送信回路101分
岐回路11から構成されており、それぞれが互いに共通
バス12で接続される。そして、受信回路6は上位回線
4を介して送信機1に接続されており、分岐回路11は
下位回線5を介して受信機3に接続されろう このような構成により、送信機1から送信される送信デ
ータは受信回路6に供給される。受信回路6に供給され
た送信データは、CPU7によってデータブロック毎に
バッファメモリ9に一旦格納され、CP U 7 Kよ
ってデータブロック毎の処理が行なわれる。なお、1デ
ータブロツクの終了は終了コード22によって判定され
る、CPU7によってデータブロック毎の演算が行・な
われ、データブロックに回線切換コマンドが含まれてな
い場合は、バッファメモリ9に一旦格納された送信デー
タはデータブロック毎に送信回路このデータの転送が終
了すると、送信回路1oへ転送された送信データは分岐
回路11へ供給される。分岐回路11へ送出された送信
データは、前回の回線切換コマンドにょシ選択されてい
る下位口m5を介して受信機3へ送出される。
一方、データブロックの中に回線切換コマンド24が含
まれ、CPU7によって回線切換コマンド24があるこ
とが判定された場合は、回線切換コマンド24で指定さ
れた下位口m5に切換える指令がCPU7から分岐回路
11に出方される。
この指令により分岐回路11が回線の切換iを行なうと
送信回路10は新たな下位回線5に接続される。この回
線の切換えが行なわれると、後から送出される送信デー
タは新たに接続された下位回線5を介して受信機3へ伝
送される。
以上述べた手順により、従来のデジタルデータ伝送シス
テムでは、送信機1からの送信データが下位回線5を介
して所定の受信機3へ伝送される。
ところで、従来のデジタルデータ伝送システムでは、送
信機1からの送信データは、回線切換コマンド24の有
無を判定するために、データブロック毎にバッファメモ
リ9に一旧格納される。そのため、回線切換コマンド2
4の有無の判定が行なわれている間は、下位回線5ヘデ
ータの伝送を行なうことができない。そのため、従来の
伝送システムでは回線の切換えによってデータの伝送が
中断されるウデータ伝送システムで、データ伝送が中断
されることは伝送効率が著しく低下することになる。、
例えば、1データブロツクが256個のデータによって
構成されている場合、伝送レートが1デ一タ/1msと
すると、1データプロッりの全てのデータをバッファメ
モリ9へ転送するのに要する時間は1m8X256=2
56m8であり、回線切換コマンドの判定に要する時間
は0、5 m Sである。又、下位回線5への送出に要
する時間は1 m 8 X 256 = 256 m 
sとなる。
従って、0.5 ms+256m8=256.5mSの
間は送信機1はデータの伝送ができなムことになるうそ
のため、伝送効率は256m8/(250mS+256
.5m8)=49.9係となる。
又、伝送システムを計算機のりモートローディングに応
用し、例えば、64にワードのプログラムを、送信機1
に接続された親計算機から、受信機3に接続された8台
の子計算機へ前記の伝送レートで伝送した場合、システ
ム上げを行なうのに要する時間は となる。なお1データは1ワードとしである。
一般に、前記のようなシステムにおいて、システム上げ
に要する時間は10分以内が望まれているが、従来の伝
送システムではシステム上ケヲ10分以内にすることは
不可能である。
本発明の目的は、データ伝送が中断されることなく回線
の切換えが行なえるデジタルデータ伝送システムを提供
するにある。
本発明は、送信機からの送信データを、複数の受信機の
うちの所定の受信機へ伝送するデジタルデータ伝送シス
テムにおいて、送信データを中継し送信データに含まれ
る回線切換コマンドに応じた受信機を選択する回線切換
器が、送信データの中に回線切換コマンドが含まれてい
るか否かを判定し、回線切換コマンドが含まれていると
きには回線切換信号を出力するコマンド判定部と、送信
データの伝送を所定時間遅延させるデータ伝送部とを設
け、送信データを連続して受信機に伝送することを特徴
とする。
〔発明の実施例〕
以下、図面に基づいて本発明の詳細な説明する。
第5図は、本発明の一実施例としての基本的構成を示す
本実施例は、第1図に示されるシステムとは回線切換器
2の構成が異なる。すなわち、本実施的の回線切換器2
は、送信機1からの送信データを受信するシフト・レジ
スタ26およびシフト・レジスタの出力を一定時間遅延
させる第1の遅延回路27と送信機1からの送信データ
の中に所定の回線を選択するための回線切換コマンド2
4が含まれているか否かの判定を行ない、送信データの
中に回線切換コマンドが含まれているときには回線切換
信号を出力するコマンド判定部28および回線切換信号
を一定時間遅延させる第2の遅延回路29と、送信デー
タの中に回線切換コマンド24を含む判定がなされたと
きには回線切換コマンド24の内容に基づいて伝送回線
の切換えを行なう回線切換部30から構成される。
このような構成により、本実施例では、送信機1から上
位回線4を介して伝送された送信データは回線切換器2
のシフト・レジスタ26に入力される。そして第1の遅
延回路27を介して、送信データは所定の順序で逐次回
線切換部30へ送出される。このときシフト・レジスタ
26に保持されている送信データはコマンド判定部28
に連続して転送され、このコマンド判定部により送信デ
ータの中に切換コマンド24が含まれているか否かの判
定の処理が並行して行なわれる。そして送信データの中
に回線切換コマンド24が含まれている場合、コマンド
判定部28は回線切換信号を出力し、第2の遅延回路2
9を介して分岐回路30に印加し、回線を切換える。
次に、回線切換えのタイミングを、嬉6図で説明する。
23Cは回線切換コマンドを含むデータブロック23B
、データブロック23AおよびPADコマンド25から
なり、送信機1からの送信データである。回線切換コマ
ンド23Bを構成する、同期コード20、回線切換コマ
ンド24、終了コード22Bは第3図に示すコードと同
一意味である。、23Dけ送信データ23Cの遅延した
データである、送信データ23Dの遅延時間は、データ
ブロック23Bの転送時間、即ち、データブロック23
Bの先頭が第5図中シフトレジスタ26に入力し、出力
するまでの時間に、第1の遅延回路の遅延時間TDIを
加えたものである。次に、分岐回路30に印加する回線
切換タイミングについて説明する。この切換タイミング
は、データブロック23Bの先頭が、シフト・レジスタ
26から出力する時点を基点に、第2の遅延回路ること
により、PADコマンド25の期間に、切換を完了する
ように設定することができる。なお、シフト・レジスタ
26のデータ伝送速度は、回線上のデータの伝送速度と
一致しているので、シフト・レジスタ26を設けること
によって伝送速度が低下することはない。
本実施例によれば、伝送データの流れを中断することな
くコマンド判定時間及び回線切換え動作タイミングを確
保できるので、送信機1がデータを送ることができない
期間はなくなり、伝送効率は100係となる。
なお、コマンド判定部28によって送信データの中に回
線切換コマンド24が含まれてなかった場合には、送信
データはそのままシフト・レジスタ26に伝送され、第
1の遅延回路27を経由しすでに接続されている下位口
a5を介して受信機3に伝送される。
又、本実施列は、伝送データがシリアルデータであって
もパラレルデータであっても実施可能である。
次に、本発明の特徴である回線切器について第7図で説
明するう 回線切換器2には、送信データ受信部としてシフト・レ
ジスタ6およびこの出力を遅延させる第1の遅延回路7
が設けられ、コマンド判定部として、デコーダ8、フリ
ップ・フロップ9、ANDゲー)10、Dタイプ・フリ
ップ・フロップ11、および第2の遅延回路12が設け
られる。さらに、回線切替部として、分岐回路13が設
けられる。
そして、シフト・レジスタ6の入力は、上位回線4を介
して送信機1に接続される、シフト・レジスタ6の出力
は第1の遅延回路7を介して分岐回路13に接続される
。デコーダ8は、シフト・レジスタ6に接続され、この
出力は、フリップ・フロップ9、ANDゲート10、お
よび、Dタイプ・フリップ・フロップ12に接続され、
且つ、フリップ・フロップ9の出力はANDゲート10
へ、ANDゲートの出力は、Dタイプ・フリップ・フロ
ップ11にそれぞれ接続される。Dタイプ・フリップ・
フロップ12は、第2の遅延回路12に接続さh5この
出力は分岐回路13に接続される。
さらに、分岐回路13の出力は、下位回線5を介して、
受信機3に接続される。
以上の構成により、送信機1からの送信データが上位回
線4を介して、回線切換器2に伝送されると、この送信
データは、シフト・レジスタ6に供給される。シフト・
レジスタ6に供給された送信データは、伝送された順序
で、逐次、第1の遅延回路7を介して分岐回路11に伝
送される。一方シフト・レジスタ6は、第3図の回線切
器コマンド24を含むデータブロック23Bを保持する
容量を持ち、このデータブーロックは、デコーダ8に供
給される。シフト・レジスタ6の内容は、送信データの
転送タイミングに従って、刻々変化する。仮に、シフト
・レジスタ6の内容に、回線切換コマンドが含まれてい
るとすると、この内容はデコーダ8にも供給されている
ため、デコーダ8は、回線切換指令に従って信号線84
を介し1つのDタイプフリップ・フロップ11を選択す
る。
一方、デコーダ8からは、タイミング信号83が出力さ
れており、ANDゲー)10を介して、タイミング信号
101となり、Dタイプフリップ・フロップ11のタイ
ミング端子に印加され、所定の回線切換指令が記憶され
る。ANDゲート10の機能は後述する。Dタイプ・フ
リップ・フロップの出力は、第2の遅延回路12を介し
て13に印加される。分岐回路13は、この回線切換指
令に従って、所定の切換動作を行なう。そして分岐回路
13の切換え動作は、データ・ブロックの先頭が、分岐
回路13に着信する以前の、PADコマンド25が転送
される期間に完了する。
この切換タイミングは第1の遅延回路の遅延時間TDI
と、第2の遅延回路の遅延時間TD2の関係を とすることにより得られることは前述の通りである。
次に、フリップ・フロップ9およびAN]l’−ト10
の機能を説明する。まず、データ伝送におけるデータの
フォーマットについて説明する。、第6図に示すように
、回線切換コマンド24を含む、データ・ブロック23
Bが伝送され、続いて伝送の目的である、データ・ブロ
ック23Aが伝送される。ところで、データ・ブロック
23Aの内容に制限は無いため、データブロック231
3と同一内容のデータを含む可能性がある。仮にこのよ
うなケースが発生する七、データ伝送中、回線切換器が
動作し、今まで伝送していた受信機とけ別の受信機に切
換えられる場合がある。この不具合を対策するのがフリ
ップ・フロップ9およびANDゲート10ふら構成され
る回路である。
電源投入時およびシステムがリセットされている状態で
はフリップ・フロップ9もリセットされており、この出
力信号91は論理0である。このため、ANDゲート1
0の2つの入力端子中一方の条件が成立しており、デコ
ーダ8からのタイミング信号83はANDゲート1oを
通り、信号101となり、Dタイプ・フリップ・フロッ
プに印加される。即ち、回線切換器は、切換コマンド2
4を含むデータブロック23Bを受信した時に回線切換
動作を実行可能である。引き続きデータ・ブロック23
Aを受信した場合の動作は次の通りである。データブロ
ック23Aは第2図に示すように、同期コード20開始
コード22人、テキスト21.終了コード2233より
構成される。テキストの先頭には、テキスト開始コード
22Aがあり、これを受信するとデコーダ8から信号8
2づ;出力され、フリップ・フロップ9がセットされ、
出力信号91の論理が1になり、ANDゲート10の1
つの条件不成立となり、切換タイミング信号83はAN
Dゲート10から出力されない。
即ち、以後受信する送信データに、回線切換コマンドが
含まれていても切換動作は行なわれず、データは所定の
受信機3に伝送されるウテキスト21が伝送され、終了
コード22Bを受信すると、デコーダ8から信号81が
出力フリップ・フロップ9がリセットされ、出力信号9
1の論理が0となり、ANDゲート10の1つの条件が
成立し、切換タイミング信号83はANDゲート10か
ら出力可能となる。即ち、回線切換動作が可能となり、
以下回線切換動作を継続することができる。
なお、開始コマンド22Aと、終了コマンド22Bは、
テキスト21には現われないよう、伝送手順が決められ
ているため、回線切換器の切換動作は保証される。
本実施例によれば、データ伝送を中断することなく回線
の切換えを行なうことができる。
本実施例を計1機のりモートローティングに応用し、6
4にワードのプログラムを、送信機1に接続された親計
算機から受信機3に接続された8台の子計算機にIKワ
ード/secのスピードで伝送する鳴合のシステムの立
ち上げに要する時間は、である。
一方、前記のデータ伝送を従来のシステムを用いて行な
うと、従来のシステムは伝送効率が49.9チのため、
システムの立上げに要する時間は、となる。従って本発
明によるシステムによれば、システムの立上げに要する
時間を半減することができる。
本発明によれば、データ伝送を中断することなく回線切
換コマンド判定及び切換処理ができるので、中継ロスが
無いという優れた効果がある。
【図面の簡単な説明】
第1図は従来のデジタルデータ伝送システムの概略構成
図、第2図はデータのブロック構成の説明図、第3図は
回線切換コマンドを含むデータのブロックの説明図、第
4図は従来のデジタルデータ伝送システムの構成図、第
5図は本発明によるシステムの基本構成図、第6図は本
発明によるシステムの回線切換タイミング図、第7図は
本発明によるシステム構成図である。 1・・・送信(・漬、2・・・回線切換器、3・・・受
信機、4・・・下位回線、5・・・下位回線、26・・
・データ伝送部、27・・・第1の遅延回路、28・・
・コマンド判定部、茅I 囚 J¥2  目 z3ハ ? 第f目 2 茅 2 目

Claims (1)

    【特許請求の範囲】
  1. 1、デジタルデータの送信機と、複数の受信機と、前記
    送信機からの送信データを中継しこの送信データに含ま
    れる回線切換コマンドに応じた前記受信機を前記送信機
    に接続する回線切換器とを備えたデジタルデータ伝送シ
    ステムにおいて、前記回線切換器は、送信データの中に
    回線切換コマンドが含まれているか否かを判定するコマ
    ンド判定部および、この判定結果の回線切換信号を一定
    時間遅延させる第1の遅延回路と、送信データを入力し
    、逐次出力するシフト・レジスタ、およびこのシフト・
    レジスタの出力信号を、一定時間遅延させる第2の遅延
    回路とからなり、前記第1の遅延回路の遅延時間と、前
    記第2の遅延回路の遅延時間との関係から、送信データ
    が、前記回線切換器から出力する以前に切換を完了させ
    ることによシ、前記送信機からの送信データを、中断さ
    せることなく、所定の前記受信機に伝送するように構成
    したことを特徴とするデジタルデータ伝送システムウ
JP57184608A 1982-10-22 1982-10-22 デジタルデ−タ伝送システム Granted JPS5974747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184608A JPS5974747A (ja) 1982-10-22 1982-10-22 デジタルデ−タ伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184608A JPS5974747A (ja) 1982-10-22 1982-10-22 デジタルデ−タ伝送システム

Publications (2)

Publication Number Publication Date
JPS5974747A true JPS5974747A (ja) 1984-04-27
JPH0210624B2 JPH0210624B2 (ja) 1990-03-08

Family

ID=16156192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184608A Granted JPS5974747A (ja) 1982-10-22 1982-10-22 デジタルデ−タ伝送システム

Country Status (1)

Country Link
JP (1) JPS5974747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000260A1 (en) * 1983-06-23 1985-01-17 Technopark Mine Co., Ltd. Multiplexer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062304A (ja) * 1973-09-28 1975-05-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062304A (ja) * 1973-09-28 1975-05-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000260A1 (en) * 1983-06-23 1985-01-17 Technopark Mine Co., Ltd. Multiplexer

Also Published As

Publication number Publication date
JPH0210624B2 (ja) 1990-03-08

Similar Documents

Publication Publication Date Title
US4542380A (en) Method and apparatus for graceful preemption on a digital communications link
US4390969A (en) Asynchronous data transmission system with state variable memory and handshaking protocol circuits
US3781815A (en) Terminal interface for a serial loop communications system having store and forward capability
JPS62227243A (ja) 伝送制御方式
US4199662A (en) Hybrid control of time division multiplexing
JPH0241221B2 (ja)
JPH05168073A (ja) 共通線信号挿抜装置
GB1581836A (en) Cpu-i/o bus interface for a data processing system
US3979723A (en) Digital data communication network and control system therefor
WO1984002629A1 (en) Method and apparatus for bus contention resolution
EP0266126B1 (en) High speed digital trunk interface and method of using same
GB1581838A (en) I/o bus transceiver for a data processing system
JPS5974747A (ja) デジタルデ−タ伝送システム
JPS6019821B2 (ja) シリアルデ−タ受信方式
JPS5840859B2 (ja) デ−タ通信システム
JPS58164360A (ja) デ−タ通信装置
JPH0234518B2 (ja)
JPS5851646A (ja) デジタルデ−タ伝送システム
JPS61270952A (ja) デ−タ伝送方式
JPS5810945A (ja) デ−タ伝送装置
JPH0316448A (ja) 遅延時間制御を行なうパケット交換装置
KR890002301Y1 (ko) 컴퓨터 터미널의 통신 포오트 확장회로
JP2582455B2 (ja) 通信制御装置
JPH023345B2 (ja)
JPS62123541A (ja) 受信デ−タバッファ制御方式