JPS5972754A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS5972754A
JPS5972754A JP18418082A JP18418082A JPS5972754A JP S5972754 A JPS5972754 A JP S5972754A JP 18418082 A JP18418082 A JP 18418082A JP 18418082 A JP18418082 A JP 18418082A JP S5972754 A JPS5972754 A JP S5972754A
Authority
JP
Japan
Prior art keywords
lead frame
internal
linking piece
tips
sizes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18418082A
Other languages
English (en)
Other versions
JPS6244422B2 (ja
Inventor
Yasuharu Nakamura
中村 安治
Kenji Iinuma
飯沼 健司
Yoshio Konuma
小沼 良雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP18418082A priority Critical patent/JPS5972754A/ja
Publication of JPS5972754A publication Critical patent/JPS5972754A/ja
Publication of JPS6244422B2 publication Critical patent/JPS6244422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に用いるリードフレームの製造方法
に関し、一層詳細には内部リートの先端部付近がつなが
るように連結片を残してプレス加工等によって形状加工
し、上記プレス加工時等に部材中に生じた内部残留歪を
熱処理によって取除いて後連結片を除去することにより
、以後の内部リード等の変形やiすれを防止でき、ワイ
ヤボンディング等を精度よく行うことができるリードフ
レームの製造方法に関する。
近年リードフレームを用いた半導体装置の機能の多様化
に伴い、集積度も著しく高まり、半導体チップと電気的
導通をとる内部リードの本数が増大している。
一方半導体チツブはますます小型化する傾向か強いから
、結局チップ周辺の内部リードは極めて密となり、少し
の変形や位置ずれでも、リードが接触してリード間の絶
縁不良を起こしたり、自動のワイヤボンダーを用いる上
で障害となっている。
このため、特に内部リード先端付近の寸法精度の優れた
リードフレームが要望されている。
リードフレームの形状加工においては、金型で金属帯条
を打ち抜くプレス加工方法とレジスト被膜を塗布して化
学的にエツチングする方法とがとられている。
上記プレス加工によりリードフレーム形状を成形する場
合、形状を部分的に順次打ち抜いたり、曲げ加工や平押
しなどを行ってリードフレームの形状を成形する順送型
が用いられ、形状の精度と能率的な加工順序を考慮した
加工方法がとられている。
しかるに、リードフレーム素材たる金属帯条、特に低融
点ガラス封止型半導体装置に使用するアルミクラツド材
の場合には、アルミニウム箔を圧着するなどの製造履歴
を経ることから、その製造工程に起因する残留歪は単な
る金属帯条からなる素材を用いた場合よりも多く帯有し
ており、これに上述のプレス加工での抜き1曲げ、平押
しなどの加工歪が加わって、プレス加工後の内部リード
先端部ここれらの内部残留歪が開放され、内部IJ−ド
先端にゆがみ、41れ、そりなどの変形や位置ずれを生
じさせ、リードフレームの寸法精度を損ねる原因となっ
ている。
この内部残留歪による欠点を解消するものとして、前述
の低融点ガラス封止型半導体装置用のリードフレームに
おいては、内部リードの先端をつなげた状態でその周囲
の打抜きを行い、これをセラミックベース上に低融点ガ
ラスを用いて固着して後、つなげた部分を手作業などに
より取り去ることにより内部リード間の位置ずれによる
接触等を防11−する方法か知られている。
しかしながらこの方法にあっては、必要なワイヤボンデ
ィング等を施して後、最終的に再度低融点ガラスを用い
て蓋体を熱封止する際に、前述のり−トフレームを固着
している低融点ガラスも同時に軟化させるため、この低
融点ガラスによって固着され抑えられていた内部残留歪
が開放されるに伴って内部リード先端が前述のごとく変
形や位置ずれをおこし、結局内部リードの接触やワイヤ
ボンディング不良などを招来することとなってしまい、
根本的な解決策に至っていない。
また樹脂封止型半導体装置の場合には、樹脂成形圧や半
導体装置組立工程中における変形防止のため、リードフ
レームの形状形成後に内部リードをつなげるポリイミド
製のシートを貼設してリード位置の保持と補強をするよ
うにしている。
しかし上述のシートを貼設する際にリードの位置が正確
でなかったり、変形した状態で固定されることになるた
め、ワイヤボンディング不良や能率の低下を招来したり
、また樹脂封止の際の温度(3) によるシートの軟化の際に内部残留歪が内部リードの変
形や位置ずれを招来することは前述の低融点ガラスに用
いた場合と同様である。
また、リードフレームを化学的エツチングによって形状
加工する場合においても、リードフレーム素材たる金属
帯条が前述のようにその製造段階における残留歪を帯有
していることから、形状加工後にやはり内部リードの変
形や位置ずれの間叡が生じる。一 本発明は以上のような難点を解消すべくなされ、その目
的とするところは素材中に帯有している製造段階での残
留歪や形状加工で生じた加工歪等の内部残留歪を完全に
取り去ることができ、寸法精度の高い安定した高品質の
リードフレームを得ることのできるリードフレームの製
造方法を提供することにあり、その特徴とするところは
、内部リードの先端部付近がつながるように連結片を残
して形状加工を行い、この連結片によって形状の寸法精
度が保持されたままの状態で熱処理(歪取り焼鈍)を行
って、部材中に帯有している内部残留(4) 歪を取り去って後に連結片を除去するところにある。
以下本発明の好適な実施例を添付図面を参照しつつ詳細
に説明する。
まず、第1図(a)、第2図(a)、第3図(a)のご
とく、プレス加工または化学的エツチング方法によって
、その内’Ml ’J−ド10先端をつなぐ連結片12
を残して所望のリードフレーム形状に形状加工を行う。
第1図(a)および第2図(a)は低融点ガラス封止型
半導体装置に用いるリードフレームを例示しである。A
領域はアルミニウム被膜形成部を示す。連結片12は単
位リードフレームにおいて内部リード10の先端を連結
するように抜き残されている。
連結片12の内部リード10先端への連結基部は幅狭に
形成し、後工程における連結片12の分離除去を容易に
してもよい。
この分離除去をさらに容易にするためには、連結基部」
二面あるいは下面に■ノツチや切断線を刻役したり、あ
るいは連結基部において板厚方向に金属組織のずれが生
じるように半剪断加工(金属組織が一部において連絡し
ている)を施すなど種々考えられる。
なお連絡片12は、内部リード10先端部を連結してい
ることによって上記のように形状加工をした際に、素材
製造時に素材中に帯有している残留歪および形状fJl
王時に素材中に生じた加工歪等が開孜されるのを抑え、
特に内部リード10先端付近が変形するのを防止してい
る。これによってリードフレームは所望の寸法精度を有
する形状に保持されている。
なお、両者とも図においては1つの連結片12によって
すべての内部リード10の先端を連結しているが、内部
リード10を複数群に分け、それぞれの群ごとに各群に
属する内部リード先端を連結するように連結片(図示せ
ず)を複数設けるようにしてもよい。
第3図(a)は樹脂封止型半導体装置に用いるリードフ
レームを例示してあり、その連結片12は単位リードフ
レームにおいてステージサポートバー]−4によって2
分される内部リード10群の各群の内部リード先端とス
テージ16とを連結するようにステージを囲み2箇所に
分かれて抜き残されている。
連結片12の内部リード10先端への連結基部は前記実
施例で述べたように幅狭に形成するなど、後工程におけ
る連結片12の分離除去を容易にしておいてもよい。
次に、上記のように形状加工したリードフレームを、そ
の連結片12を残したまま、すなわち所要の寸法精度が
保持されている状態のまま熱処理を行い、 リードフレ
ーム部材中に残留している前記のごとき内部残留歪を取
り去るようにする。
そして最後に前記連結片12を適宜抜き型等によって除
去せしめることによって所望の寸法精度を有するリード
フレームに形成できるものである(第1図(b)、第2
図(b)、第3図(b))。
なお連結片12を除去する際には、内部リード10先端
部あるいは他の部位に極力加工歪を生じさせないように
、例えば内部リード10の先端を両面から一様に平らに
押えて、抜き型で連結片12を切断するようにするとよ
い。
上記熱処理は、第1図に示すリードフレームにおいて、
リードフレーム素材として42アロイ(鉄−ニッケル合
金)材に厚さ6fimのアルミクラッドを中央部に施し
た板厚0.25mmのものを用いた場合に、真空中で5
00°C15分間の熱処理をし、徐冷することによって
内部残留歪を完全に除去しえた。この熱処理条件は素材
の材質、板厚、素材の製造履歴、形状形成方法(化学的
エツチングかプレス加工か)等の条件により最適条件を
設定するとよい。場合によっては430°C11時間位
の処理条件でも内部残留歪がとれる。なお処理済囲気は
真空中の他、酸化性、中性、還元性ず囲気等これも素材
に合わせて選択すれば°よい。例えばアルミクラツド材
を用いるときはアルミニウム被膜の酸化防止のため還元
性f囲気中で熱処理するのがよい。
また、DIPタイプの半導体装置に用いる曲げ加工を施
した リードフレームの場合には、連結片12をつけた
ままで折り曲げまで行い、熱処理後に連結片12を除去
する。
なお内部リード、外部リード等の必要部に行うメッキ処
理は、前記連結片12の除去工程の前後いずれで行って
もよい。
以上のように本発明に係るリードフレームの製造方法に
よれば、内部リードを連結片でつなげた、寸法精度ので
ている状態のまま熱処理を行って内部残留歪を取り去り
、しかる後に連結片を除去するから、リード位置が正確
で以後の半導体装置組立工程などの熱工程等を経ても全
く変形することがなく、従来のリードフレームのもつ難
点をすべて解消しうるリードフレームを提供しうる。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施しうるのは
もちろんのことである。
【図面の簡単な説明】
第1図、第2図はそれぞれ低融点ガラス封止型半導体装
置に用いるリードフレーム、第3図は樹脂封止型半導体
装置に用いるリードフレームを示し、各図の(a)は連
結片を残して形状加工した説明図、(b)は連結片を除
去した説明図である。 10、、、内部リード、12.、、連結片。 14、、、ステージサポートバー。 16、、、ステージ。 特許出願人 新光電気工業株式会社 (11) 手続補正書 昭和57年12月1日 特許庁長官若杉和夫 殿 昭和 57年特許  願第184180  号2、発明
の名称 リードフレームの製造方法 3、補正をする者 事件との関係 特許出願人 8、補正の内容 別紙の通り 8、補正の内容 1)明細書第9頁第17行目に「用いるときはアルミニ
ウム」とあるのを「用いるときは母相やアルミニウム」
と補正する。 2)明細書第10頁第3行目の[移に連結片12を除去
する。」の後に次の文章を挿入する。 [あるいは折り曲げる前に熱処理を施してもよい。」 (2) 手続補正書 1、事件の表示 ■訓57年特相能酊84180号 2、発明の名称 リードフレームの製造方法 3、補正をする者 事件との関係特許出願人 4、 イW 自発 明細書第9頁第1所1目に「還元性」とあるのを「中性
」と補正する。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体装置用のリードフレームの製造方法において
    、半導体チップと電気的導通をとるための内部リードの
    先端部付近がつながるように連結片を残して所要の形状
    加工を行い、リードフレーム部材中に帯有する内部残留
    歪がとれる熱処理を行って後、前記連結片を除去するこ
    とを特徴とするリードフレームの製造方法。
JP18418082A 1982-10-19 1982-10-19 リ−ドフレ−ムの製造方法 Granted JPS5972754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18418082A JPS5972754A (ja) 1982-10-19 1982-10-19 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18418082A JPS5972754A (ja) 1982-10-19 1982-10-19 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS5972754A true JPS5972754A (ja) 1984-04-24
JPS6244422B2 JPS6244422B2 (ja) 1987-09-21

Family

ID=16148757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18418082A Granted JPS5972754A (ja) 1982-10-19 1982-10-19 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS5972754A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224656A (ja) * 1985-07-24 1987-02-02 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
US4725607A (en) * 1985-09-19 1988-02-16 Imperial Chemical Industries Plc Aryl pyridones and insecticidal use thereof
JPH0366153A (ja) * 1989-08-04 1991-03-20 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
WO1994024705A1 (en) * 1993-04-14 1994-10-27 Hitachi Construction Machinery Co., Ltd. Metal sheet processing method and lead frame processing method, and lead frame and semiconductor device manufacturing method and semiconductor device
JP2007235067A (ja) * 2006-03-03 2007-09-13 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119970A (en) * 1974-08-12 1976-02-17 Nippon Electric Co Riidofureemuno seizohoho
JPS5461874A (en) * 1977-10-14 1979-05-18 Plessey Inc Punching lead frame for semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119970A (en) * 1974-08-12 1976-02-17 Nippon Electric Co Riidofureemuno seizohoho
JPS5461874A (en) * 1977-10-14 1979-05-18 Plessey Inc Punching lead frame for semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224656A (ja) * 1985-07-24 1987-02-02 Shinko Electric Ind Co Ltd リ−ドフレ−ムの製造方法
US4725607A (en) * 1985-09-19 1988-02-16 Imperial Chemical Industries Plc Aryl pyridones and insecticidal use thereof
JPH0366153A (ja) * 1989-08-04 1991-03-20 Mitsui High Tec Inc 半導体装置用リードフレームの製造方法
JP2520482B2 (ja) * 1989-08-04 1996-07-31 株式会社三井ハイテック 半導体装置用リ―ドフレ―ムの製造方法
WO1994024705A1 (en) * 1993-04-14 1994-10-27 Hitachi Construction Machinery Co., Ltd. Metal sheet processing method and lead frame processing method, and lead frame and semiconductor device manufacturing method and semiconductor device
US5580466A (en) * 1993-04-14 1996-12-03 Hitachi Construction Machinery Co., Ltd. Metal plate processing method, lead frame processing method, lead frame, semiconductor device manufacturing method, and semiconductor device
JP2007235067A (ja) * 2006-03-03 2007-09-13 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法

Also Published As

Publication number Publication date
JPS6244422B2 (ja) 1987-09-21

Similar Documents

Publication Publication Date Title
EP0330512B1 (en) Producing electronic components with the aid of lead frames
JPH01161892A (ja) セラミックス回路基板およびその製造方法
JPS5972754A (ja) リ−ドフレ−ムの製造方法
US4829669A (en) Method of manufacturing a chip carrier
JPS63196065A (ja) 熱伝導性基板の製造方法
JP2520482B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP3226874B2 (ja) リード切断方法
JP2603814B2 (ja) 半導体装置及びその製造方法
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
JPH03227044A (ja) リードフレーム切断方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPS6224656A (ja) リ−ドフレ−ムの製造方法
JPS63120450A (ja) 半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JP2708343B2 (ja) 半導体装置の製造方法およびリードフレーム
JPH11260991A (ja) 半導体装置用リードフレームの製造方法
JP2708342B2 (ja) リードフレーム
KR100322157B1 (ko) 반도체 소자의 리드 성형방법
KR200194136Y1 (ko) 반도체 소자의 리드 프레임
JPH0997866A (ja) リード成形方法及びリード成形用金型
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
JPS6366956A (ja) 半導体装置
JPH0722552A (ja) Ic用リードフレームの成形方法
JPH04280661A (ja) 半導体装置用リードフレームの製造方法
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치