JPS596543A - エツチング方法および装置 - Google Patents

エツチング方法および装置

Info

Publication number
JPS596543A
JPS596543A JP11543882A JP11543882A JPS596543A JP S596543 A JPS596543 A JP S596543A JP 11543882 A JP11543882 A JP 11543882A JP 11543882 A JP11543882 A JP 11543882A JP S596543 A JPS596543 A JP S596543A
Authority
JP
Japan
Prior art keywords
etching
chamber
wafer
magnetic field
frequency electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11543882A
Other languages
English (en)
Inventor
Tsutomu Okabe
勉 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11543882A priority Critical patent/JPS596543A/ja
Publication of JPS596543A publication Critical patent/JPS596543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板（ウェハ）にエツチング処理を施こ
すためのエツチング方法および装置に関し、特に、能率
良くエツチングを行なうことのできるエツチング方法お
よび装置に関するものである。
従来、半導体製品の製造過程においてウェハに対してポ
リシリコン膜、Ｓｉｎ、膜にエツチング処理を施こす場
合、たとえば平行平板電極を用いてガスプラズマエツチ
ングを行なう方式が採用されている。その場合、エツチ
ング用のプラズマガスとし℃四フッ化メタン（ＣＦ４）
を用いるときには、イオン性反応種とし−（Ｆ＋または
ＣＦ：が考えられる。
また、エツチングには異方性と等方性があり、異方性エ
ツチングではイオン性反応種としてＣＦｓ＋を利用して
いるが、等方性エツチングではＦ”を利用する。その場
合に１等方性エツチングではオーバーエッチ量の制御が
困難であるが、異方性エツチングでは制御が容易であり
、エツチング精度の向上にも適しているが、エッチレー
トが比較的低いという問題がある。一方、等方性エツチ
ングの場合にも、エツチング精度を向上させることが望
まれている。
したがって１本発明の目的は、前記従来技術の課題に鑑
みてなされたもので、エツチングレートな向上させ、能
率の良いエツチングが可能であり。
エツチング精度を向上させることの可能なエツチング方
法および装置を提供することＫある。
この目的を達成するため１本発明はエツチング用のイオ
ン性反応種に対して周囲から磁界を印加し、イオン性反
応種を半導体基板（ウェハ）のエツチングのために集中
的に有効利用するものである。
以下１本発明を図面に示す一実施例にしたがって詳細に
説明する。
第１図は本発明によるエツチング装置の一実施例を示す
概略的縦断面図、第２図はその水平断面図である。
本実施例において、エツチング用のチャンバｌの中には
平行平板電極２．３が水平方向に配置され、これらの平
行平板電極２．３はプラズマ発生用の高周波電源４＆Ｃ
接続されている。エツチング処理されるウェハ５は平行
平板電極３上に置かれている。
前記チャンバ１の底壁には排気管６が複数本接続され、
これらの排気管６は図示しない真空源に連通し工いる。
さらに１本実施例においては、ウェハ５のほぼ水平方向
やや上方、すなわち平行平板電極２．３の間の位置にお
けるチャンバ１の外側には、磁界発生手段としてのコイ
ル７が４個互いに直角に配設されている。これらのコイ
ル７はウェハ５のボ１１シリコン、Ｓｉｎ、のエツチン
グに用いられるＣＦ、ガスのＣＦ−を磁界によりチャン
バ１の中心方向すなわちウェハ５の方向に移動させ、エ
ツチングのための反応に寄与するイオン性反応種（本実
施例ではｃｐｓ）の量をできるだけ多くし、エツチング
レートな向上させるためのものである。
次に１本実施例の作用について説明する。
高周波電源４でチャンバ１内の平行平板電極２゜３に高
周波電力を印加すると、両電極２．３間には高周波電界
が発生され、ガスプラズマが発生される。この実施例で
は、エツチング用の反応ガスとしてＣＦ４が用いられて
いるので、チャンバ１内にはイオン性反応種としてＣＦ
ｔが発生し、このＣＦｓ＋を用いてウェハ５のポリシリ
コン膜またはＳｌｙ、膜に対し異方性エツチングが行わ
れる。
その場合１本実施例では、コイル７によりチャンバ１の
外周側の四方から磁界が印加されるので。
チャンバ１内のＣＦ−には咳チャンバ１の中心方向への
力が加えられ、ＣＦｔはチャンバ１の中心部すなわちウ
ェハ５の上方に集中する。
したがって、本実施例においては、ウェハ５のエツチン
グ反応に寄与するＣＦｔの量が増加し。
エツチングレートが向上する。その結果、エツチングの
能率が良く、処理枚数が増加し、またエツチング精度が
向上する。特に、異方性エツチングを行なう場合には、
等方性エツチングの場合に比してエツチング精度の向上
がより大きく、極めて良好なエツチング精度が得られる
ので、歩留りの向上も図ることができる。
なお、コイル７により印加される磁界の向きは平行平板
電極２．３間に印加される電界の方向が逆方向になった
場合にはそれに応じて変え、常にチャンバｌの中心部へ
の力が加わるよう制御される。
また、エツチング用のガスとしてはＣＦ４の他に、　Ｃ
ＣＡ　、　Ｂ　（’ｇ、の如き塩素系ガス等、様々なガ
スを用いることができる。
本発明は異方性１等方性を問わず、イオンを利用するエ
ツチング技術全般に適用でき、微細エツチング加工にも
好適である。
以上説明したように、本発明によれば、エツチングレー
トな向上させ、能率良くエツチングを行なうことができ
ろう
【図面の簡単な説明】
第１図は本発明によるエツチング装置の一実施例を示す
概略的縦断面図、 第２図はその水平断面図である。 １・・・チャンバ、２．３・・・平行平板電極、４・・
・高周波電源、５・・・ウェハ、６・・・排気管、７・
・・コイル（磁界発生手段）。 代理人　弁理士　　薄　１）利　幸、

Claims (1)

  1. 【特許請求の範囲】 １、イオン性反応種を用い℃半導体基板のエツチングを
    行なう方法におい工、イオン性反応糧に対１−て周囲方
    向から磁界を印加しながらエツチングすることを特徴と
    するエツチング方法。 ２、イオン性反応種を用いてチャンバ内の半導体基板に
    エツチングを行なう装置において、半導体基板を収容し
    たチャンバの周囲側に磁界発生手段を配設したことを特
    徴とするエツチング装置。
JP11543882A 1982-07-05 1982-07-05 エツチング方法および装置 Pending JPS596543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11543882A JPS596543A (ja) 1982-07-05 1982-07-05 エツチング方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11543882A JPS596543A (ja) 1982-07-05 1982-07-05 エツチング方法および装置

Publications (1)

Publication Number Publication Date
JPS596543A true JPS596543A (ja) 1984-01-13

Family

ID=14662556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11543882A Pending JPS596543A (ja) 1982-07-05 1982-07-05 エツチング方法および装置

Country Status (1)

Country Link
JP (1) JPS596543A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62195122A (ja) * 1985-11-29 1987-08-27 マテリアルズ　リサーチ　コーポレイション 磁気増大プラズマ処理装置
JPS62218586A (ja) * 1986-03-19 1987-09-25 Anelva Corp プラズマ処理装置
JPS63278339A (ja) * 1986-12-19 1988-11-16 アプライド　マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62195122A (ja) * 1985-11-29 1987-08-27 マテリアルズ　リサーチ　コーポレイション 磁気増大プラズマ処理装置
JPS62218586A (ja) * 1986-03-19 1987-09-25 Anelva Corp プラズマ処理装置
JPS63278339A (ja) * 1986-12-19 1988-11-16 アプライド　マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法
US6020270A (en) * 1986-12-19 2000-02-01 Applied Materials, Inc. Bomine and iodine etch process for silicon and silicides

Similar Documents

Publication Publication Date Title
JP5296380B2 (ja) プラズマ加工ステップセットの調整方法
JP5219479B2 (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
JP3920015B2 (ja) Ｓｉ基板の加工方法
JP2016154234A (ja) サブ１０ｎｍパターニングを実現するための材料プロセシング
JP6779846B2 (ja) セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム
US20100081287A1 (en) Dry etching method
JPH03218627A (ja) プラズマエッチング方法及び装置
JPS58157975A (ja) プラズマエツチング方法
JPH0359573B2 (ja)
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JPS596543A (ja) エツチング方法および装置
US9349574B2 (en) Plasma etching method and plasma etching apparatus
JP5264383B2 (ja) ドライエッチング方法
TW201829835A (zh) 被處理體之處理方法
JPH02312231A (ja) ドライエッチング装置
JPH0573051B2 (ja)
JP4865951B2 (ja) プラズマエッチング方法
JPH10270429A (ja) プラズマ処理装置
JP5207892B2 (ja) ドライエッチング方法
JPS6094724A (ja) ドライエツチング装置
JP2794963B2 (ja) ドライエッチング方法およびドライエッチング装置
JPH05144773A (ja) プラズマエツチング装置
JP2023032693A (ja) エッチング方法及びプラズマエッチング装置
JPH04317324A (ja) プラズマ発生方法およびプラズマ発生装置