JPS5964888A - Character display - Google Patents

Character display

Info

Publication number
JPS5964888A
JPS5964888A JP57174516A JP17451682A JPS5964888A JP S5964888 A JPS5964888 A JP S5964888A JP 57174516 A JP57174516 A JP 57174516A JP 17451682 A JP17451682 A JP 17451682A JP S5964888 A JPS5964888 A JP S5964888A
Authority
JP
Japan
Prior art keywords
character
data
display
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57174516A
Other languages
Japanese (ja)
Inventor
伊藤 政広
幸野 善之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57174516A priority Critical patent/JPS5964888A/en
Publication of JPS5964888A publication Critical patent/JPS5964888A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ビデオRAM方式による文字表示装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a character display device using a video RAM system.

〔従来技術〕[Prior art]

ラスクスキャン方式のテレビ受像機に文章などの情報を
表示させる方法として、ビデオRAMと呼ばれる方式が
知られている。この方式を第1図、第3図及び第4図を
用いて簡単に説明するO 表示される文字は、第3図の如(DOTの集合体となっ
ている。例として、1行15文字、5行表示とし、文字
のDOT数は7×9とする。
A method called video RAM is known as a method for displaying information such as text on a Rusk scan television receiver. This method will be briefly explained using Figures 1, 3, and 4. The characters displayed are as shown in Figure 3 (a collection of DOTs. For example, 15 characters per line. , 5 lines are displayed, and the number of character DOTs is 7×9.

発振器1で発生したパルス信号は、ロード信号発生器2
により第4図Bのように10分周され、水平1文字分の
データ(7DOTS)を、並直列変換器(シフトレジス
タ)ヘロードするためのロード信号となる。第4図Bの
LOW区間において、第4図Aのパルス信号の立上がり
に同期してロードされたデータは−1ビツトごと順次出
力され、文字のビデオ信号となる。
The pulse signal generated by the oscillator 1 is sent to the load signal generator 2.
The frequency is divided by 10 as shown in FIG. 4B, and becomes a load signal for loading one horizontal character's worth of data (7 DOTS) to a parallel-to-serial converter (shift register). In the LOW section of FIG. 4B, the data loaded in synchronization with the rising edge of the pulse signal of FIG. 4A is sequentially output every -1 bit and becomes a character video signal.

このロード信号の立下がりで、水平位置カウンタが+1
される(第4図C)。この水平位置カウンタの出力は、
切替スイッチ7を通して表示文字データの格納されてい
る表示RAMのアドレス信号となると、水平同期信号が
出力され、水平同期信号の立下がりで水平位置カウンタ
は0にリセットされる。このようにして1行15文字の
表示が行われる。
At the fall of this load signal, the horizontal position counter increases by +1.
(Figure 4C). The output of this horizontal position counter is
When the address signal of the display RAM storing the display character data is passed through the changeover switch 7, a horizontal synchronization signal is output, and the horizontal position counter is reset to 0 at the fall of the horizontal synchronization signal. In this way, 15 characters per line are displayed.

水平同期信号は行カウンタ4に供給され、水平同期信号
の立下がりで行カウンタは+1される。行カウンタの出
力は、文字パターンRUM9に供給さね、各文字の行デ
ータの選択に使われる。即ち文字Aを表示する場合、行
カウンタが00時、文字パターンROM9より表示され
るデータは、1の時、白く光るものとすると00111
000となる。 行カウンタは0から8までカウントさ
れ、8から0に戻る時の信号により、垂直位置カウンタ
5が+1される。この垂直位置カウンタの出力は、切替
スイッチ7を通して、表示RAMのアドレス信号となる
。垂直位置カウンタの出力が4になると、垂直同期信号
が出力され、垂直位置カウンタは0にリセットされる。
The horizontal synchronizing signal is supplied to the row counter 4, and the row counter is incremented by 1 at the fall of the horizontal synchronizing signal. The output of the line counter is supplied to the character pattern RUM9 and is used to select line data for each character. That is, when displaying the character A, when the line counter is 00 and the data displayed from the character pattern ROM 9 is 1, it will shine white, 00111.
It becomes 000. The row counter counts from 0 to 8, and when the signal returns from 8 to 0, the vertical position counter 5 is incremented by one. The output of this vertical position counter is passed through the changeover switch 7 and becomes an address signal for the display RAM. When the output of the vertical position counter reaches 4, a vertical synchronization signal is output and the vertical position counter is reset to 0.

以上の動作を繰り返すことにより、テレビの画面上に、
1行15文字、5行の文字列が表示される事になる。
By repeating the above operations, you can see the
A string of 5 lines with 15 characters per line will be displayed.

表示文字をf更する時は、外部からの指令信号61によ
り、書込制御回路6により、切替スイッチ7は、W側に
切替えられ、変更すべき1文字データの格納されている
表示RAMのアドレス信号が作成され、該当メモリのデ
ータが書き替えられる。
When changing the display character f, the changeover switch 7 is switched to the W side by the write control circuit 6 in response to an external command signal 61, and the address of the display RAM where the character data to be changed is stored is changed. A signal is created and the data in the corresponding memory is rewritten.

以上が、ビデオRAM方式の簡単な説明である。この方
式は、文字パターンのみをROMに記憶させているため
、表示文章の修正が容易であるという大きな特徴を有す
るため、広く採用されている方式である。
The above is a brief explanation of the video RAM method. This method is widely used because only the character patterns are stored in the ROM, and the displayed text can be easily modified.

しかし、本方式では、文字の大きさは、発振器1の発振
周波数と行カウンタへ入力される水平同期信号の分周比
で決まるため、従来の方式では、こ4らの分局比を切替
える事で、文字の大きさを変えていた。そのため1画面
に表示される文字数に制限がついたり、画面全体の文字
の大きさが変わるため、使い方が限定されるという欠点
があった。
However, in this method, the size of the characters is determined by the oscillation frequency of oscillator 1 and the division ratio of the horizontal synchronization signal input to the row counter, so in the conventional method, it is not possible to switch between these four division ratios. , the font size was changed. As a result, the number of characters that can be displayed on one screen is limited, and the size of the characters on the entire screen changes, which limits how they can be used.

すなわち、文字パターンROMの行選択信号が一系統で
あったため、画面上の文字は、すべて同じ大きさになっ
てしまうという欠点があった。
That is, since the character pattern ROM had only one line selection signal, there was a drawback that all the characters on the screen had the same size.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した従来技術の欠点をなくし、画
面上に1文字構成は同じで、大きさの異なる文字を同時
に表示させる事の可能な文字表示回路を提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide a character display circuit capable of simultaneously displaying characters of the same character structure but different sizes on a screen.

〔発明の概要〕[Summary of the invention]

そこで、本発明では、行選択信号を複数系統用意シ5文
字パターンROMに無表示データ部分を設け、行選択信
号をスイッチで切替えることにより一画面に同時に大き
さの異なる文字を表示させるものである。
Therefore, in the present invention, a plurality of lines of line selection signals are provided, a non-display data portion is provided in the 5-character pattern ROM, and characters of different sizes are displayed simultaneously on one screen by switching the line selection signals with a switch. .

〔発明の実施例〕[Embodiments of the invention]

第2図に本発明によるビデオRAM方式の文字表示回路
の一実施例のブロツク図を示す。第3図は、大文字・小
文字を同時に表示した場合の水平走査線と行カウンタの
値とデコーダでの変換値との関係を示したものである。
FIG. 2 shows a block diagram of an embodiment of a video RAM type character display circuit according to the present invention. FIG. 3 shows the relationship between horizontal scanning lines, line counter values, and converted values at the decoder when uppercase and lowercase letters are displayed simultaneously.

第2図中。In Figure 2.

第1図と同一番号を持つものは一同一機能を有するブロ
ックである。本実施例における発振器1の発振周波数は
5M)Jzであり、ID0Tの太きさは、大文字で水平
方向400 ns、垂直方向は水平走査線3本から成り
、小文字は、水平方向200 ns、垂直方向は水平走
査線2本から成っている。12は/2分周器、13.1
7は、表示R,AM8に記憶されている文字サイズデー
タにより1、出力を切替える切替スイッチ(選択器)で
ある。
Blocks having the same numbers as in FIG. 1 are blocks having the same function. The oscillation frequency of the oscillator 1 in this example is 5M)Jz, and the thickness of ID0T is 400 ns in the horizontal direction for uppercase letters and 3 horizontal scanning lines in the vertical direction, and the thickness of ID0T is 200 ns in the horizontal direction for lower case letters and 3 horizontal scanning lines in the vertical direction. The direction consists of two horizontal scan lines. 12 is a /2 frequency divider, 13.1
Reference numeral 7 denotes a changeover switch (selector) that changes the output according to the character size data stored in the display R and AM8.

14は1/6分周器、15は1/2分周器、16はデコ
ーダである。第1図の行カウンタ4は、第2図における
14〜17に相当する。
14 is a 1/6 frequency divider, 15 is a 1/2 frequency divider, and 16 is a decoder. The row counter 4 in FIG. 1 corresponds to 14 to 17 in FIG.

第3図、第4図を用いて第2図の動作を説明する。今、
1文字目に太文字のA、2文字目に小文字のAを表示さ
せるデータが表示RAM 8の0番地、1番地に記憶さ
れているとする。水平位置カウンタ2、垂直位置カウン
タ3.1/3分周器14.1/12分周器15はOにリ
セットされている。
The operation shown in FIG. 2 will be explained using FIGS. 3 and 4. now,
Assume that data for displaying a bold letter A as the first character and a lowercase letter A as the second character is stored at addresses 0 and 1 of the display RAM 8. Horizontal position counter 2, vertical position counter 3, 1/3 frequency divider 14, 1/12 frequency divider 15 are reset to O.

切替スイッチ17の出力は、文字ノくターンROM9の
行選択アドレスとなり、それが9以上の時は、文字パタ
ーン′fLOMの出力は、oooooo。
The output of the selector switch 17 becomes the row selection address of the character turn ROM 9, and when it is 9 or more, the output of the character pattern 'fLOM is ooooooo.

である。ここで表示は、10部分が白になるよ6 ・ うにする。0番地の文字データにより切替スイッチ13
.17はA側に切替えられる。発振器1の出力は、1/
2分周器′12を通り一切替スイクチ13のAに入る。
It is. Here, the display should be so that the 10th part becomes white6. Changeover switch 13 depending on the character data of address 0
.. 17 is switched to the A side. The output of oscillator 1 is 1/
It passes through the 2 frequency divider '12 and enters the A of the total changeover switch 13.

従って切替スイッチ13の出力21には1/2の発振周
波数が得られる。本実施例では4oo nsである。1
文字の変換が終わるとロード信号発生回路2により、文
字パターンをシフトレジスタ10にロードするためのロ
ード信号が発生し、この信号の立下がりで、水平位置カ
ウンタが斗1され、1番地の文字パターンの表示を開始
する。1番地の文字データにより、切替スイッチ13.
17はB側に切替えられる。発振器1の出力は、そのま
ま切替スイッチのBK入るため、その出力21には原発
振周波数が得られる。本実施例では200 nsである
。 1文字の変換が終わると、次の番地の文字パターン
をシフトレジスタにロードするための信号が、ロード信
号発生回路2により出力される。以上より、1/2分周
器12、切替スイッチ13によって、表示RAM8に記
憶されている文字サイズ選択データによって、水平方向
のDOTの大きさが変えられる。次に垂直力向の動作を
説明する。水平走査線の番号に対するカウンタ15、デ
コーダ16の出力価を第3図すに示す。切替スイッチ1
7がA側にある時はカウンタ15が、B側にある時はデ
コーダ16の値が、文字パターンROM90行選択アド
レスとなる。まず表示RAM8の0番地に格納されてい
る文字サイズ選択データにより切替スイッチ17がA側
に切替えられる。
Therefore, an oscillation frequency of 1/2 is obtained at the output 21 of the changeover switch 13. In this embodiment, it is 4oons. 1
When the character conversion is completed, the load signal generation circuit 2 generates a load signal for loading the character pattern into the shift register 10. At the fall of this signal, the horizontal position counter is incremented by 1, and the character pattern at address 1 is read. Start displaying. Depending on the character data at address 1, the selector switch 13.
17 is switched to the B side. Since the output of the oscillator 1 is directly input to the changeover switch BK, the original oscillation frequency is obtained at its output 21. In this example, it is 200 ns. When the conversion of one character is completed, the load signal generating circuit 2 outputs a signal for loading the character pattern of the next address into the shift register. As described above, the size of the DOT in the horizontal direction can be changed by the 1/2 frequency divider 12 and the changeover switch 13 according to the character size selection data stored in the display RAM 8. Next, the operation in the vertical force direction will be explained. The output values of the counter 15 and decoder 16 for the horizontal scanning line numbers are shown in FIG. Changeover switch 1
When 7 is on the A side, the value of the counter 15, and when it is on the B side, the value of the decoder 16 becomes the character pattern ROM 90 row selection address. First, the changeover switch 17 is switched to the A side based on the character size selection data stored in address 0 of the display RAM 8.

従って文字パターンROM9からは、行選択アドレスO
のデータが出力され(本例では0011100)、第4
図BのH区間でデータがシフトレジスタにロードされ、
L区間で第4図Aの立上がりに同期して、1ビツトずつ
順次出力され、表示RAM8のIli地に格納されてい
る文字サイズ選択データにより、切替スイッチ17がB
側に切替えられる。従って今度は、文字パターンROM
9の行選択アドレスは13となるためROMより出力さ
れるデータはooooooo となる。そのため、第4
図A、Hのタイミングでデータはロードさね、1ビツト
ずつ出力されるが、表示を行わないのと同じ状態になる
。このようにして1行分の表示処理が終わると、水平位
置カウンタは0に戻り、分周器14が+1される。
Therefore, from the character pattern ROM9, the line selection address O
data is output (0011100 in this example), and the fourth
Data is loaded into the shift register in section H in Figure B,
In synchronization with the rising edge of A in FIG. 4 in the L section, the changeover switch 17 is set to
can be switched to the side. Therefore, this time, the character pattern ROM
Since the row selection address of 9 is 13, the data output from the ROM is oooooooo. Therefore, the fourth
Data is not loaded and output bit by bit at the timings shown in Figures A and H, but the state is the same as if no display was performed. When the display processing for one line is completed in this way, the horizontal position counter returns to 0 and the frequency divider 14 is incremented by 1.

即ち水平走査線番号は1となり、0番地、1番地の文字
データの2行目の表示を開始する。このようにして−水
平走査線番号8までの表示が終わった状態では、1文字
目に表示されているものは、文字への上から3段目まで
が、また2文字目は何も表示されていない事になる。水
平走査線番号が9になると、φ番地の文字データによっ
て、文字パターンROM9より出力されるデータは10
口0001であり、1番地の文字データにより文字パタ
ーンROM?より出力されるデータは、文字への上から
1段目のデータ00111 DOとなる。
That is, the horizontal scanning line number becomes 1, and the display of the second line of character data at addresses 0 and 1 begins. In this way - after displaying up to horizontal scanning line number 8, what is displayed in the first character will be displayed in the third row from the top of the character, and nothing will be displayed in the second character. It turns out that it is not. When the horizontal scanning line number reaches 9, the data output from the character pattern ROM 9 is 10 due to the character data at address φ.
The address is 0001, and the character pattern ROM? is determined by the character data at address 1. The data outputted from this is data 00111 DO in the first row from the top of the character.

こうして、水平走査線番号27まで終わった状態では、
1文字目も2文字目もともにAが表示されるが、2文字
目は、水平走査線番号9から27までに、文字Aが表示
され、水平走査線番号0から8までは、何も表示されて
いない。そのため、2文字目のAは、1文字目のAより
も小さく見えることになる。
In this way, when the horizontal scanning line number 27 is completed,
A is displayed for both the first and second characters, but for the second character, the character A is displayed on horizontal scanning line numbers 9 to 27, and nothing is displayed on horizontal scanning line numbers 0 to 8. It has not been. Therefore, the second character A appears smaller than the first character A.

以上のようにして、表示RAM 8に記憶されている文
字サイズ選択信号により、同一画面上に、大文字、小文
字を同時に表示することができる。
As described above, uppercase and lowercase letters can be displayed simultaneously on the same screen using the character size selection signal stored in the display RAM 8.

〔発明の効果〕〔Effect of the invention〕

本発明により、同一画面上に、大文字、小文字を表示さ
せるという、従来方式にない機能を付加することができ
た。また、本発明は、消費電流に影響を及ぼす文字パタ
ーンROMの容量は、従来方式と変わりないため、機能
追加による消費電流の増加量は、わずかである。
According to the present invention, it was possible to add a function that was not available in conventional systems, such as displaying uppercase and lowercase letters on the same screen. Further, in the present invention, since the capacity of the character pattern ROM that affects current consumption is the same as in the conventional system, the amount of increase in current consumption due to addition of functions is small.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来のビデオRAM方式による文字表示回路
の構成ブロック図、第2図は、本発明による文字表示回
路の一実施例の構成図、第3図は、実際の文字表示例図
、第4図は、本発明による文字表示回路のタイミングチ
ャートな示す図である。 1・・・発振器 2・・・ロード信号発生器 3・・・水平位置カウンタ 4・・・行カウンタ 5・・・垂直位置カウンタ 6・・・書込制御回路 7・・切替スイッチ 8・・・文字表示RAM 9・・・文字パターンROM 10・・・シフトレジスタ 12・・・1/2分周器 15.17・・・切替スイッチ 14・・・1/3分周器 16・・・テコーダ 代理人弁理士  薄 1)利 ・ 11 ・
FIG. 1 is a block diagram of a character display circuit using a conventional video RAM system, FIG. 2 is a diagram of an embodiment of a character display circuit according to the present invention, and FIG. 3 is a diagram of an actual character display example. FIG. 4 is a timing chart of the character display circuit according to the present invention. 1... Oscillator 2... Load signal generator 3... Horizontal position counter 4... Row counter 5... Vertical position counter 6... Write control circuit 7... Changeover switch 8... Character display RAM 9... Character pattern ROM 10... Shift register 12... 1/2 frequency divider 15.17... Changeover switch 14... 1/3 frequency divider 16... Tecoder substitute Private Patent Attorney Susuki 1) Ri・ 11 ・

Claims (1)

【特許請求の範囲】[Claims] 表示データを格納する手段と、表示位置を制御する手段
と、表示データをビデオ信号に変換する手段と、表示デ
ータを変更しうる手段を有する、テレビ画面上に文章等
を表示する文字表示装置において、表示位置を制御する
手段を複数個有し、その信号出力を切替える手段を具備
した事を特徴とする文字表示装置。
In a character display device for displaying text, etc. on a television screen, which has means for storing display data, means for controlling display position, means for converting display data into a video signal, and means for changing display data. A character display device comprising a plurality of means for controlling the display position and means for switching the signal output thereof.
JP57174516A 1982-10-06 1982-10-06 Character display Pending JPS5964888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57174516A JPS5964888A (en) 1982-10-06 1982-10-06 Character display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57174516A JPS5964888A (en) 1982-10-06 1982-10-06 Character display

Publications (1)

Publication Number Publication Date
JPS5964888A true JPS5964888A (en) 1984-04-12

Family

ID=15979875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57174516A Pending JPS5964888A (en) 1982-10-06 1982-10-06 Character display

Country Status (1)

Country Link
JP (1) JPS5964888A (en)

Similar Documents

Publication Publication Date Title
US4544922A (en) Smoothing circuit for display apparatus
US4367466A (en) Display control apparatus of scanning type display
US4063232A (en) System for improving the resolution of alpha-numeric characters displayed on a cathode ray tube
US4618859A (en) Graphic display unit
JPS5964888A (en) Character display
JPS6332392B2 (en)
US4554536A (en) Logic timing diagram display apparatus
US5148277A (en) Mosaic effect generating apparatus
JP2694942B2 (en) Display device
JPS60134284A (en) Screen inversion display system
JP2597983B2 (en) Multi-screen TV receiver
JPS62269992A (en) Pattern overlapping system
JPS6078481A (en) Character display
JPS5832382B2 (en) CRT display control circuit
JPS58143378A (en) Display character expansion control system for crt
JPS61193196A (en) Crt display system
JPS59204882A (en) Crt image display system
JPS61278889A (en) Display control circuit
JPH0623792B2 (en) Luminance interpolation type waveform display device
JPS63147192A (en) Display control circuit
JPS6064384A (en) Pattern display
JPS59123879A (en) Image display system
JPS59219783A (en) Display
JPH0793714B2 (en) Memory read control circuit
JPS59139087A (en) Crt controller