JPS5963975A - 整流装置の制御方法 - Google Patents
整流装置の制御方法Info
- Publication number
- JPS5963975A JPS5963975A JP17364582A JP17364582A JPS5963975A JP S5963975 A JPS5963975 A JP S5963975A JP 17364582 A JP17364582 A JP 17364582A JP 17364582 A JP17364582 A JP 17364582A JP S5963975 A JPS5963975 A JP S5963975A
- Authority
- JP
- Japan
- Prior art keywords
- value
- phase
- voltage
- rectifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発ψ]tよ多相交流入力の111勘よシも充分に短い
周期毎に多相交流の1吋時電圧値の2乗に比例する値と
制御量との所定の関係に依存するエネルギを出力に得る
AC−DC変換に13’lする。
周期毎に多相交流の1吋時電圧値の2乗に比例する値と
制御量との所定の関係に依存するエネルギを出力に得る
AC−DC変換に13’lする。
多相交流入力、例えは商用の6相交流入カから所望の値
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第1図に示す様なものがある
。この従来の8−χ流装置は各3相交流入方端子に直列
に接続されたインタリタLu ’ Ly s LW %
6飼の整流k Dl 〜D6がらなシ、6相交流入方
を全波整流する3相全波整流回路Reci、この6相全
波整流回路の出力を平滑する平滑回路を措成するインダ
クタL工とコンデンサC1、トランスTの1次巻線N1
′f!:介して互いに直列接続されたスイッチングトラ
ンジスタQ1、Ql s これらスイッチングトランジ
スタのオフ期間に導通してトランスにおけるエネルギを
コンデンサC1に流すダイオードD7 とD8、トラ
ンスTの2次巻&iN2の電圧を整流する整流器り8、
フライホイールダイオードDIO= 出力フィルタ回l
X75 k 4:’;成するインダクタL2 とコン
デンサC2、出力端子010′及び出力端子0.02間
の直流出力電圧を一定にする様にスイッチングトランジ
スタQよ、Q!、をパルス幅制御する制御回路Conか
らなっている。
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第1図に示す様なものがある
。この従来の8−χ流装置は各3相交流入方端子に直列
に接続されたインタリタLu ’ Ly s LW %
6飼の整流k Dl 〜D6がらなシ、6相交流入方
を全波整流する3相全波整流回路Reci、この6相全
波整流回路の出力を平滑する平滑回路を措成するインダ
クタL工とコンデンサC1、トランスTの1次巻線N1
′f!:介して互いに直列接続されたスイッチングトラ
ンジスタQ1、Ql s これらスイッチングトランジ
スタのオフ期間に導通してトランスにおけるエネルギを
コンデンサC1に流すダイオードD7 とD8、トラ
ンスTの2次巻&iN2の電圧を整流する整流器り8、
フライホイールダイオードDIO= 出力フィルタ回l
X75 k 4:’;成するインダクタL2 とコン
デンサC2、出力端子010′及び出力端子0.02間
の直流出力電圧を一定にする様にスイッチングトランジ
スタQよ、Q!、をパルス幅制御する制御回路Conか
らなっている。
斯かる従来の整流装置では6相交流入力を6相全波棺流
伺路ReC1で電流した後にインダクタL工とコンデン
サC1とからなる平滑回路でもって平7けされた直流に
しているので、最も電圧の高い相のダイオードを介して
各相をパルス状電流が通流するために高調波成分を多く
含んでいる。整流回路Reelに設けたインダクタLu
1Lv1Lw″f。
伺路ReC1で電流した後にインダクタL工とコンデン
サC1とからなる平滑回路でもって平7けされた直流に
しているので、最も電圧の高い相のダイオードを介して
各相をパルス状電流が通流するために高調波成分を多く
含んでいる。整流回路Reelに設けたインダクタLu
1Lv1Lw″f。
もってしても少くとも低次の高調波成分は除去出来ない
。この高し1肩波成分は通信回路に誘導障害を与えてこ
れを誤動作させる大きな原因となるばかりでなく、同じ
給電線に接続された周辺機器にも悪影響を与えたシ、多
相交流の給電線の電力損失の増大及び発Kfaとの組合
せでは発を機の電力損失の増加などによる容量の増大を
招来する。また平滑用インダクタL1とコンデンサC工
が必要であるという欠点がある。
。この高し1肩波成分は通信回路に誘導障害を与えてこ
れを誤動作させる大きな原因となるばかりでなく、同じ
給電線に接続された周辺機器にも悪影響を与えたシ、多
相交流の給電線の電力損失の増大及び発Kfaとの組合
せでは発を機の電力損失の増加などによる容量の増大を
招来する。また平滑用インダクタL1とコンデンサC工
が必要であるという欠点がある。
本発明はこの様な従来の欠点を除去するものであって、
対称の多相交流及び2相3に5!式の入力gi11とそ
の一定負荷を有するDC出力(ijilにおいてはエネ
ルギの流れの[/′を時値が一定になるという知見に基
づき、多相交流入力電流が正弦波状の波形で流れる杼に
各スイッチング素子の導通期間′(i:特定の方法で制
御することにより、多相交流入力電流の高調波成分全低
減し、且つリップル分の小さい一定の直流出力を得るこ
とが出来ることを特徴としている。
対称の多相交流及び2相3に5!式の入力gi11とそ
の一定負荷を有するDC出力(ijilにおいてはエネ
ルギの流れの[/′を時値が一定になるという知見に基
づき、多相交流入力電流が正弦波状の波形で流れる杼に
各スイッチング素子の導通期間′(i:特定の方法で制
御することにより、多相交流入力電流の高調波成分全低
減し、且つリップル分の小さい一定の直流出力を得るこ
とが出来ることを特徴としている。
対称負荷を有する対称n相父流装置(n≧6)において
は、入力側の瞬時電圧vjけ、vj= JE#V−(6
3L −2π(j−1)/n ) −−(1)で表わさ
れる。但しj=1.2.6、・・・・・・n1V は入
力電圧vjの実効値である。
は、入力側の瞬時電圧vjけ、vj= JE#V−(6
3L −2π(j−1)/n ) −−(1)で表わさ
れる。但しj=1.2.6、・・・・・・n1V は入
力電圧vjの実効値である。
ここで各相間に接続される負荷が夫々抵抗値R’z有す
る抵抗負荷の場合には、入力部に供給きれる瞬時電力P
iは、 P、=n−vm2/R・・・・旧・・町・・川・・・・
・・・・・・・・−(3)になる。
る抵抗負荷の場合には、入力部に供給きれる瞬時電力P
iは、 P、=n−vm2/R・・・・旧・・町・・川・・・・
・・・・・・・・−(3)になる。
この(6)式は対称n相交流装置において流れるエネル
ギが一定であることを示す。従ってこのことがら直流出
力側に一定のエネルギを得る様にすれば、入力側には正
弦波状の多相交流入方電流が流れるので十分に高調波成
分を低減できる。
ギが一定であることを示す。従ってこのことがら直流出
力側に一定のエネルギを得る様にすれば、入力側には正
弦波状の多相交流入方電流が流れるので十分に高調波成
分を低減できる。
また直流出力側に一定のエネルギを取シ出すには、上記
の式から多相交流入力の各時点における各相の瞬時電圧
値の2乗に比例するエネルギ奢取シ出せば良いことが分
る。
の式から多相交流入力の各時点における各相の瞬時電圧
値の2乗に比例するエネルギ奢取シ出せば良いことが分
る。
本発明は以上述べた様々知見に基づく具体的なA C−
D C変換を提供するものである。
D C変換を提供するものである。
以下図面にょシ本発明に係るAC−DC変換の各実施例
について詳述する。
について詳述する。
先ず第2図乃至第5図により本発明の一実施例をt見切
する。
する。
第2図に示す整流装置の主回路は3相交流入カの各ti
llU、V、Wの各ラインに直列接続されたインダクタ
しu %Lv%LW%相間に接続されたコンデンサIt
相全波整流器りとコンテンツCl とよルなる同−惜
成の整流回路Reel、Rec2、Reed、同時にス
イッチング動作を行う一対のスイッチングトランジスタ
。1 と。l、1次巻線N1 と2次巻線N2 とt
有する変圧器T及びスイッチングトランジスタQl
と。了のオフ時に導通して変圧E3Tに蓄えられた励c
jエネルギなどをコンデンサC(ヲ介して放出するため
のダイオードD7 とD8から々る同一41“ダ成の変
換部G1、G2、G3、各変換部の出力を並列に組合せ
る様にJ〆続された整流器D9、尻、D9、ンライホイ
ーリング用ダイオードD10 、平滑回路全措成するイ
ンダクタL2、L2 とコア 7− ン°y′L:2
、G2 &ヒ”ンデンサC3からなり、その出力端に
は負荷Fが接続されている。
llU、V、Wの各ラインに直列接続されたインダクタ
しu %Lv%LW%相間に接続されたコンデンサIt
相全波整流器りとコンテンツCl とよルなる同−惜
成の整流回路Reel、Rec2、Reed、同時にス
イッチング動作を行う一対のスイッチングトランジスタ
。1 と。l、1次巻線N1 と2次巻線N2 とt
有する変圧器T及びスイッチングトランジスタQl
と。了のオフ時に導通して変圧E3Tに蓄えられた励c
jエネルギなどをコンデンサC(ヲ介して放出するため
のダイオードD7 とD8から々る同一41“ダ成の変
換部G1、G2、G3、各変換部の出力を並列に組合せ
る様にJ〆続された整流器D9、尻、D9、ンライホイ
ーリング用ダイオードD10 、平滑回路全措成するイ
ンダクタL2、L2 とコア 7− ン°y′L:2
、G2 &ヒ”ンデンサC3からなり、その出力端に
は負荷Fが接続されている。
この実施例における整流装置は各相間電圧を整流するy
、′;流回路と変換部との間妃人力周波数用の平m回路
を設ける必要のないこと1−ζり成上の1つの特徴とし
ておシ、後述する全く新規な制御方法によって各スイッ
チングトランジスタQ1 とQl′をスイッチング動作
させて整流された正弦波状の電圧を開閉することにより
入力端子の高調波成分全大幅に低減すると共に、リップ
ル分の極めて低い安定化した直流出力を得るものである
。
、′;流回路と変換部との間妃人力周波数用の平m回路
を設ける必要のないこと1−ζり成上の1つの特徴とし
ておシ、後述する全く新規な制御方法によって各スイッ
チングトランジスタQ1 とQl′をスイッチング動作
させて整流された正弦波状の電圧を開閉することにより
入力端子の高調波成分全大幅に低減すると共に、リップ
ル分の極めて低い安定化した直流出力を得るものである
。
j・6図はこの制御方法を行う制御回路のブロック惜成
の一例を示し、第4図は各部の動作のタイミングを示す
信号を表示しておシ、2・5図(至)、但ンは夫り変換
部の人、出力波形′t−説明するための図である。第6
図において、基準信号発振器1は多相交流入力の周波数
よりも充分に高い周波数、例えば2 D I(Hzの基
準パルス信号を生ずる。この基′l場パルス信号は第4
図において時刻t1 で発生される信号aで示される。
の一例を示し、第4図は各部の動作のタイミングを示す
信号を表示しておシ、2・5図(至)、但ンは夫り変換
部の人、出力波形′t−説明するための図である。第6
図において、基準信号発振器1は多相交流入力の周波数
よりも充分に高い周波数、例えば2 D I(Hzの基
準パルス信号を生ずる。この基′l場パルス信号は第4
図において時刻t1 で発生される信号aで示される。
この゛信号aの立上9でリセットパルス形成回路2はD
1定パルス(’l’j 、例えば1μ秒のパルス幅のリ
セットパルスを生ずる。このリセットパルスはOR回路
5を介してリセット用FET6のゲートに印加され、こ
のFET6’cそのパルス幅だけターンオンさせてキャ
パシタ7の電荷をほぼ零まで放電させる。遅延回路6は
リセットパルスの立下がりからスイッチングトランジス
タQ1 、G4 のキャリア心積時間にほぼ等しい時間
だけ遅れた時刻、つまシ信月aから時間τだけ遅延した
時刻t2 にオン信号すを駆動ラッチ回路4に与える
。これに伴い駆動ラッチ回路4は第1の変換部G1のス
イッチングトランジスタQ1、Q1′のベースに凧動信
号S1を与えて、信号dで示す様にターンオンさせる。
1定パルス(’l’j 、例えば1μ秒のパルス幅のリ
セットパルスを生ずる。このリセットパルスはOR回路
5を介してリセット用FET6のゲートに印加され、こ
のFET6’cそのパルス幅だけターンオンさせてキャ
パシタ7の電荷をほぼ零まで放電させる。遅延回路6は
リセットパルスの立下がりからスイッチングトランジス
タQ1 、G4 のキャリア心積時間にほぼ等しい時間
だけ遅れた時刻、つまシ信月aから時間τだけ遅延した
時刻t2 にオン信号すを駆動ラッチ回路4に与える
。これに伴い駆動ラッチ回路4は第1の変換部G1のス
イッチングトランジスタQ1、Q1′のベースに凧動信
号S1を与えて、信号dで示す様にターンオンさせる。
IT6に並列に接続されたキャパシタ7は誤差増幅器8
からの誤差信号によって定−1を流値が制御される可制
御定電流a9からの定′i[シ流によシ充1uされる。
からの誤差信号によって定−1を流値が制御される可制
御定電流a9からの定′i[シ流によシ充1uされる。
誤差増幅器8が出力する誤差信号はjil¥流装置にお
ける直流出力電圧に比例する代用信号Sd と基準値と
の間の差に依存する。従ってキャバシタ7の充電々圧は
基単信号aK基づくリセットパルスにより一旦はぼ答値
まで降下した後、制御量、この実施例では出力電圧検出
信号Sd と基準値との差の大きさに比例して上昇す
る。キャパシタ7の充電々圧は各比較器10.10′、
10″の正端子に印加される。これら比較器の負端子に
は夫々全波整流器i L i i’、i i”の直流
側端子と抵抗12.12’、12″が夫々接続され、全
波整流器11の交流側端子13.14間には6相交流入
力のU−V相間電圧に比例する電圧が、全波整流器11
′の交流側端子13′、14′間にはV −WIM間電
圧に比例する電圧が、また全波整流器11″の交流側端
子13”、14”間にはW−U相間電圧に比例する電圧
が夫々印加されているので、比較器10の負端子にはU
−W相間の交流電圧を全波整流した正弦波形状の電圧が
現出し、同様に比較器10’、10”の夫々の負端子に
はV −W相間の交流電圧、W−U相間の交流電圧を夫
々整流し九正弦波形状の電圧が印加される。夫々の比較
器10゜10’、10”は正、負端子に印加される前述
の様なf”j IE ’jC比較し、正ρ;:^子の%
%圧が負C;::s子の宙、圧(乞等しくなったときオ
ン信号を出力゛する、比4シ交’== 10のオフイ乙
号Cは時刻t3 で、駆動ラッチ回路4しこ入力され、
これに伴い遊動ラッチ回b′64は変換部G1における
スイッチングトランジスタQよ、Q1′に対するベース
駆動信号S1の(It給金停fする。
ける直流出力電圧に比例する代用信号Sd と基準値と
の間の差に依存する。従ってキャバシタ7の充電々圧は
基単信号aK基づくリセットパルスにより一旦はぼ答値
まで降下した後、制御量、この実施例では出力電圧検出
信号Sd と基準値との差の大きさに比例して上昇す
る。キャパシタ7の充電々圧は各比較器10.10′、
10″の正端子に印加される。これら比較器の負端子に
は夫々全波整流器i L i i’、i i”の直流
側端子と抵抗12.12’、12″が夫々接続され、全
波整流器11の交流側端子13.14間には6相交流入
力のU−V相間電圧に比例する電圧が、全波整流器11
′の交流側端子13′、14′間にはV −WIM間電
圧に比例する電圧が、また全波整流器11″の交流側端
子13”、14”間にはW−U相間電圧に比例する電圧
が夫々印加されているので、比較器10の負端子にはU
−W相間の交流電圧を全波整流した正弦波形状の電圧が
現出し、同様に比較器10’、10”の夫々の負端子に
はV −W相間の交流電圧、W−U相間の交流電圧を夫
々整流し九正弦波形状の電圧が印加される。夫々の比較
器10゜10’、10”は正、負端子に印加される前述
の様なf”j IE ’jC比較し、正ρ;:^子の%
%圧が負C;::s子の宙、圧(乞等しくなったときオ
ン信号を出力゛する、比4シ交’== 10のオフイ乙
号Cは時刻t3 で、駆動ラッチ回路4しこ入力され、
これに伴い遊動ラッチ回b′64は変換部G1における
スイッチングトランジスタQよ、Q1′に対するベース
駆動信号S1の(It給金停fする。
従ってトランジスタQよ、Qよ′は第4図に訃いて信号
dで示す樺に蓄積時間の経過した後の1(3亥it4で
ターンオフする。
dで示す樺に蓄積時間の経過した後の1(3亥it4で
ターンオフする。
次に比較器10からの出力イa号Cは回路2と同−t1
“1成のリセットパルス形成回路2′に人力される。
“1成のリセットパルス形成回路2′に人力される。
これに伴い回路2′は回路2が生ずるリセットノ<ルス
と同様なリセットパルスをOR回路5−に介してFET
6のゲートに与え、これをター/オンしてキャパシタ7
の電荷を放電させる。まfc rL!j’IiS 3と
[司、4g2.成の遅延回路3′はりセラトノくルス″
lt受けて(i号Cよりキャリア菩4λ時間にほぼ等し
いn、j r!lτだけ遅延した時刻t5 にオン信号
ef+駆動うッチlil路4′に与える。こ11に伴い
回路4′は変換部G2のスイッチングトランジスタに駆
tQIJ (3号S2’f与えてこれをターンオンさせ
る(信号g)。再びキャパシタ7は変換部G2のオン動
作期間における出力電圧検出信号Sdの大きさに依存す
る定電流によυ充電される。この充電′々圧は比較器1
0′によって前述と同様に■−W相間電圧に比例する電
圧を全波整流した正弦波形状の電圧と比較され、双方の
電圧が等しくなった時点t6 で信号f?[動うッチ@
路4′に与えると共にリセットノ(ルス形成回路2″に
与える。超勤ラッチ回路4′は信号ft受けると直ちに
ベース8K mb信号S2 の送出を停止し、これに伴
い変換部G2はそのスイッチングトランジスタの蓄積時
間経過後の時刻tマでターンオフする。
と同様なリセットパルスをOR回路5−に介してFET
6のゲートに与え、これをター/オンしてキャパシタ7
の電荷を放電させる。まfc rL!j’IiS 3と
[司、4g2.成の遅延回路3′はりセラトノくルス″
lt受けて(i号Cよりキャリア菩4λ時間にほぼ等し
いn、j r!lτだけ遅延した時刻t5 にオン信号
ef+駆動うッチlil路4′に与える。こ11に伴い
回路4′は変換部G2のスイッチングトランジスタに駆
tQIJ (3号S2’f与えてこれをターンオンさせ
る(信号g)。再びキャパシタ7は変換部G2のオン動
作期間における出力電圧検出信号Sdの大きさに依存す
る定電流によυ充電される。この充電′々圧は比較器1
0′によって前述と同様に■−W相間電圧に比例する電
圧を全波整流した正弦波形状の電圧と比較され、双方の
電圧が等しくなった時点t6 で信号f?[動うッチ@
路4′に与えると共にリセットノ(ルス形成回路2″に
与える。超勤ラッチ回路4′は信号ft受けると直ちに
ベース8K mb信号S2 の送出を停止し、これに伴
い変換部G2はそのスイッチングトランジスタの蓄積時
間経過後の時刻tマでターンオフする。
次にリセットパルス形成回路2″は比較器wIio’か
ら4.1号fを受けてリセットノくルス’5zOR回路
5を介してFET6のゲートに与え、これをターンオン
させてキャパシタ7の電荷を瞬時に放電させる。
ら4.1号fを受けてリセットノくルス’5zOR回路
5を介してFET6のゲートに与え、これをターンオン
させてキャパシタ7の電荷を瞬時に放電させる。
オ6の遅延回路6″は回路2″からのリセット/<ルス
を受けて、信号fから時間τだけ遅延された時刻t に
オン信号11を駆動ラッチ回路4″に与える。
を受けて、信号fから時間τだけ遅延された時刻t に
オン信号11を駆動ラッチ回路4″に与える。
これにR’い該回路4″は用C′ヒ信ぢ83 を変換
部G3のスイッグ゛ングトランジスタに印加してこれを
ターンオンさせる(信号j)。キャノ(シタ7はF’E
T60オンによシー且放nlされ、得び出力電圧検出信
号Sd に比例する定電流で充電される。キャノくシタ
7の充電々圧は比較器10″により6相交流入力のW−
U相間電圧に比例する電圧を全波1;)流した正弦波形
状電圧と比較され、比較器10′′はこれら双方の電圧
が等しくなった時点t9 でオフ1「j号iを駆動ラッ
チ回INi’t 4″に与える。これに伴い回路4″は
圧動信号S3の供給を停止し、変換部G5はそのスイッ
チングトランジスタの+’、’r”i’i時間の光X〕
1.′3後ターンオンする(45号j)。整流器9.9
′、9″のいずれもが非導通の区′間ではインタリタL
2、L、iに蓄えられたエネルギがダイオードI)、t
o及び負荷Fを介して逆流する。この様に各部がNib
作して1同期Tが終了する。尚、第6図において15は
各全波整流器11.11′、11″のj朧方向ドロップ
による悲し;バ:!lを打消すための補イtt用ダイメ
ー−ドである。以上のルb作説明を要約すF’Lば、各
変換fC1におけるスイッチングトランジスタは時分割
、つまシ多相交流入力電圧の1周期よりも充分に411
\さい各周期内で順次スイッチング動作し、しかもオン
しfいるスイッチングトランジスタのターンオ゛フに伴
い次のスイッチングトランジスタがオンする様になって
おシ、更に各変換部におけるスイッチングトランジスタ
は出力電圧検出信号と各相間電圧に比例する正弦波状電
圧との積に比例するパルス幅で制御され、且つ各スイッ
チング素子は各相間電圧の整流された正弦波状電圧をυ
[]閉している。従って各変換部のスイッチングトラン
ジスタは、多相交流の周期よシも充分に短い周期毎に多
相交流の各相より出力側に取シ出されるエネルギが多相
交流のltl!) @電圧値の2乗に比例する値(Ks
in2θt:には定数)と制御量との積に比例する様に
、スイッチング制御されるのが分る。
部G3のスイッグ゛ングトランジスタに印加してこれを
ターンオンさせる(信号j)。キャノ(シタ7はF’E
T60オンによシー且放nlされ、得び出力電圧検出信
号Sd に比例する定電流で充電される。キャノくシタ
7の充電々圧は比較器10″により6相交流入力のW−
U相間電圧に比例する電圧を全波1;)流した正弦波形
状電圧と比較され、比較器10′′はこれら双方の電圧
が等しくなった時点t9 でオフ1「j号iを駆動ラッ
チ回INi’t 4″に与える。これに伴い回路4″は
圧動信号S3の供給を停止し、変換部G5はそのスイッ
チングトランジスタの+’、’r”i’i時間の光X〕
1.′3後ターンオンする(45号j)。整流器9.9
′、9″のいずれもが非導通の区′間ではインタリタL
2、L、iに蓄えられたエネルギがダイオードI)、t
o及び負荷Fを介して逆流する。この様に各部がNib
作して1同期Tが終了する。尚、第6図において15は
各全波整流器11.11′、11″のj朧方向ドロップ
による悲し;バ:!lを打消すための補イtt用ダイメ
ー−ドである。以上のルb作説明を要約すF’Lば、各
変換fC1におけるスイッチングトランジスタは時分割
、つまシ多相交流入力電圧の1周期よりも充分に411
\さい各周期内で順次スイッチング動作し、しかもオン
しfいるスイッチングトランジスタのターンオ゛フに伴
い次のスイッチングトランジスタがオンする様になって
おシ、更に各変換部におけるスイッチングトランジスタ
は出力電圧検出信号と各相間電圧に比例する正弦波状電
圧との積に比例するパルス幅で制御され、且つ各スイッ
チング素子は各相間電圧の整流された正弦波状電圧をυ
[]閉している。従って各変換部のスイッチングトラン
ジスタは、多相交流の周期よシも充分に短い周期毎に多
相交流の各相より出力側に取シ出されるエネルギが多相
交流のltl!) @電圧値の2乗に比例する値(Ks
in2θt:には定数)と制御量との積に比例する様に
、スイッチング制御されるのが分る。
更にこの制御方法金分シ易くするために第5図によって
U相を中心にした180°区間における変換部の6相又
流入力波形と、出力側波形を説明する。
U相を中心にした180°区間における変換部の6相又
流入力波形と、出力側波形を説明する。
則・5図囚においてU1 はU−V相間電圧波形、U2
はy−wx口間電圧波形、U3 は−〜’−U相間電圧
波形を示し、回iシ]の)に2いでUl、U2、U3は
6相交流入力波形の60°間I+′+’l ’t”lf
l ”IIする時刻to−t5〜G6は、例えば20
]<IIZの変1ニ1周波数で動作し、各変換部01〜
G3が6和文流入力の対応する相間電圧′ff:20
IGizの変換)、’;I波μで開閉する。1′5図に
卦いて鎖線で示す様に、U+V相間電圧V工が零値であ
る時刻toから始咬る1周期における各出力電圧波形は
、前記実施例で?A’述した様に出力電圧検出CT号S
dに依存するギヤパシタ7の充電々圧と相当する各相間
電圧の+X:1時値との比較によって決定はれるパルス
幅で各変換部01〜G乙のスイッチングトランジスタが
制PI ’c’れ、且つこれらスイッチングトランジス
タが411当する各4111間電圧を全披歴−流した正
弦波状電圧を開閉することを考え併せれば、時刻toに
おける人力V□ に対応する出力U1 はパルスIP
M及び振幅ともに非常に小さく、入力V2に対IL−す
る出力U2 及び入力v3に対応する出力U3 は双方
共にほぼ等しく、かつ出力Uよに比べてパルス幅と振幅
の双方とも充分に大きくなることが容易に理解される。
はy−wx口間電圧波形、U3 は−〜’−U相間電圧
波形を示し、回iシ]の)に2いでUl、U2、U3は
6相交流入力波形の60°間I+′+’l ’t”lf
l ”IIする時刻to−t5〜G6は、例えば20
]<IIZの変1ニ1周波数で動作し、各変換部01〜
G3が6和文流入力の対応する相間電圧′ff:20
IGizの変換)、’;I波μで開閉する。1′5図に
卦いて鎖線で示す様に、U+V相間電圧V工が零値であ
る時刻toから始咬る1周期における各出力電圧波形は
、前記実施例で?A’述した様に出力電圧検出CT号S
dに依存するギヤパシタ7の充電々圧と相当する各相間
電圧の+X:1時値との比較によって決定はれるパルス
幅で各変換部01〜G乙のスイッチングトランジスタが
制PI ’c’れ、且つこれらスイッチングトランジス
タが411当する各4111間電圧を全披歴−流した正
弦波状電圧を開閉することを考え併せれば、時刻toに
おける人力V□ に対応する出力U1 はパルスIP
M及び振幅ともに非常に小さく、入力V2に対IL−す
る出力U2 及び入力v3に対応する出力U3 は双方
共にほぼ等しく、かつ出力Uよに比べてパルス幅と振幅
の双方とも充分に大きくなることが容易に理解される。
次に図示の関係上、相交流入力のU相の300に相当す
る時刻tユ (勿論時刻t。〜t1の間でも20 KH
zの変換周波数で各変換部は動作している)で始まる周
期について説明すると、出力U1 は入力■1 が正弦
波形で上昇するに伴いノ(ルス幅及び振幅ともに増大し
、出力U2は入力■2が最大振幅になるに伴いそのパル
ス幅及び振幅ともに最大になる。また出力U3は時刻t
よで入力v3が■にはぼ等しく力るに伴い、パルス幅及
び振幅ともに出力U0 にほぼ等しくなる。以下時刻t
2、t3・・・・・・t5から始まる各周期についても
同様に説明される。
る時刻tユ (勿論時刻t。〜t1の間でも20 KH
zの変換周波数で各変換部は動作している)で始まる周
期について説明すると、出力U1 は入力■1 が正弦
波形で上昇するに伴いノ(ルス幅及び振幅ともに増大し
、出力U2は入力■2が最大振幅になるに伴いそのパル
ス幅及び振幅ともに最大になる。また出力U3は時刻t
よで入力v3が■にはぼ等しく力るに伴い、パルス幅及
び振幅ともに出力U0 にほぼ等しくなる。以下時刻t
2、t3・・・・・・t5から始まる各周期についても
同様に説明される。
つまりこの実施例では多相変流入力の周波数を50 H
zとすると、その各周期を20 I(Hzの変換周波数
で400等分し、この400等分した各周期において変
換部01〜05に前述の通シ制御方法で時分割制御;l
シている。400等分された各周期における出力Uよ〜
U3の犀詞11は制伺IJバ″:)まりIll力電圧検
出伯号vd と基111\(ii+との差である誤差
信号に比例し、この検出48号Vd が一定であitば
、上記式φ)より各周期における出力U1〜U3のks
第11がすべて停しくなることが分る。
zとすると、その各周期を20 I(Hzの変換周波数
で400等分し、この400等分した各周期において変
換部01〜05に前述の通シ制御方法で時分割制御;l
シている。400等分された各周期における出力Uよ〜
U3の犀詞11は制伺IJバ″:)まりIll力電圧検
出伯号vd と基111\(ii+との差である誤差
信号に比例し、この検出48号Vd が一定であitば
、上記式φ)より各周期における出力U1〜U3のks
第11がすべて停しくなることが分る。
従って前述の(6)式よシへ力1!、+1の1しi時電
力P1 は一定であるの♀′S出力側に得らizる1
吋時1をカフ5;一定であれば半熱に入力1!liIで
は正弦波形1.(の山: 3jU 75’流れるが、こ
の実施例でも多相交流入力の周波数よりも充分に高い2
0I伍2の変換周波ズタによる各周期の出力U1〜U3
の総和がほぼ一定なので:入力側には高調波成分の極め
て少々い正弦波3杉1大の電流が流れることが容易に理
解できる。
力P1 は一定であるの♀′S出力側に得らizる1
吋時1をカフ5;一定であれば半熱に入力1!liIで
は正弦波形1.(の山: 3jU 75’流れるが、こ
の実施例でも多相交流入力の周波数よりも充分に高い2
0I伍2の変換周波ズタによる各周期の出力U1〜U3
の総和がほぼ一定なので:入力側には高調波成分の極め
て少々い正弦波3杉1大の電流が流れることが容易に理
解できる。
またこのAC−D、C変換によれば、リップルの小さい
直流出力電圧を得ることが出来、前述75)らも分る様
に変換部G1のスイッチングトランジスタのオフに伴い
変換部G2のスイッチングトランジスタがターンオンし
、そのクーンメフに伴い変換部G6のスイッチングトラ
ンジス タする様に制御し得るので、乱周波化し易く、シかも実
施例に用いたコンバータの最大デユーティである1/2
まで利用率を高めることが出来る。
直流出力電圧を得ることが出来、前述75)らも分る様
に変換部G1のスイッチングトランジスタのオフに伴い
変換部G2のスイッチングトランジスタがターンオンし
、そのクーンメフに伴い変換部G6のスイッチングトラ
ンジス タする様に制御し得るので、乱周波化し易く、シかも実
施例に用いたコンバータの最大デユーティである1/2
まで利用率を高めることが出来る。
この様な追従制御を可能とするためには、各変換部にお
けるスイッチングトランジスタのキャリア蓄積時間の影
響を除くためにほぼ等しい時間だけ遅延してオン信号が
与えられる様にすると共に、パルス幅における入力電圧
との比例精度を向上させるため、コンデンサ7の充電は
この遅延時間が始まる前よシ行われ始めることが望まし
い。
けるスイッチングトランジスタのキャリア蓄積時間の影
響を除くためにほぼ等しい時間だけ遅延してオン信号が
与えられる様にすると共に、パルス幅における入力電圧
との比例精度を向上させるため、コンデンサ7の充電は
この遅延時間が始まる前よシ行われ始めることが望まし
い。
次に斯かるAC−DC変換にょシ得られた具体的な特性
例を述べる。但し高調波は2次から45次までの範囲で
ある。
例を述べる。但し高調波は2次から45次までの範囲で
ある。
入力が3相交流(5GHz )O200V、出力がDC
48V、30A+7)場合: 入力電圧の高調波分−〇−V:1.67%、V−W:1
.41チ、W−U:2.22% 入力電流の高調波分−U:5.02%、V: 4.07
%、W:4.75% 力率−0,982、効率−88,6チ となる。
48V、30A+7)場合: 入力電圧の高調波分−〇−V:1.67%、V−W:1
.41チ、W−U:2.22% 入力電流の高調波分−U:5.02%、V: 4.07
%、W:4.75% 力率−0,982、効率−88,6チ となる。
第6図は本発明の他の−し・4施例′?r:説明するた
めの整流装置を示し、整流器Dg 、Dg及びD9″の
各出力はダイオ−ドロ工0、D□、′及びDよ、″など
を介し 。
めの整流装置を示し、整流器Dg 、Dg及びD9″の
各出力はダイオ−ドロ工0、D□、′及びDよ、″など
を介し 。
て直列接続される。この整流装置の制行方法としては2
通シあって、坩′1の制御方法は前記実施例の方法と全
く同じで帝シ、第2のfii!l I11方法tよ出力
が直列になっているため時分割せずに変換部01〜G6
のすべてのスイッチング素子を同時にターンオンまたは
清適期間の一部が重なる様に動作させて夫々パルス幅制
御することが可能である。この第2の制御方法において
も本発明の基本的な技術思想をなす点、つまシスイツチ
ング素子を6相交流入力の周波数よシも充分に高い変換
局波截でスイッチングさせること、及びこの変換周波数
による周期毎に、6相交流入力の各相より出力側に取シ
出される電力を6相交流の1丙時的な電圧の値の2f:
に比例する値と制御量との積に比例させると共に多才目
交流の各相から1にシ出すIt(力の総和を制御量に比
例する様に制御することは前記実施例と全く同じである
。
通シあって、坩′1の制御方法は前記実施例の方法と全
く同じで帝シ、第2のfii!l I11方法tよ出力
が直列になっているため時分割せずに変換部01〜G6
のすべてのスイッチング素子を同時にターンオンまたは
清適期間の一部が重なる様に動作させて夫々パルス幅制
御することが可能である。この第2の制御方法において
も本発明の基本的な技術思想をなす点、つまシスイツチ
ング素子を6相交流入力の周波数よシも充分に高い変換
局波截でスイッチングさせること、及びこの変換周波数
による周期毎に、6相交流入力の各相より出力側に取シ
出される電力を6相交流の1丙時的な電圧の値の2f:
に比例する値と制御量との積に比例させると共に多才目
交流の各相から1にシ出すIt(力の総和を制御量に比
例する様に制御することは前記実施例と全く同じである
。
従ってこの第2の制御方法を第5図をも用いて簡単に説
明すると、変換部G1、G2、G6の各スイッチング素
子は予め決められた周波数による各時刻で同時にターン
オンし、出力電圧検出信号Sd と多相交流入力の瞬
時値との積に比例する夫々のパルス幅でもって制御され
る。よって各周期における各相の出力Uよ、U2 、U
5は各周期の始めの時刻における相当する入力和■1、
U2、U3の振幅と、その周期の出力電圧検出信号Sd
と基阜電圧との差と多相交流入力の瞬時値との積に比例
する値とによシ決定される。この制御方法では出力側の
整流器D9、D9′、D9″の出力Uよ、U2、U3が
重畳される。
明すると、変換部G1、G2、G6の各スイッチング素
子は予め決められた周波数による各時刻で同時にターン
オンし、出力電圧検出信号Sd と多相交流入力の瞬
時値との積に比例する夫々のパルス幅でもって制御され
る。よって各周期における各相の出力Uよ、U2 、U
5は各周期の始めの時刻における相当する入力和■1、
U2、U3の振幅と、その周期の出力電圧検出信号Sd
と基阜電圧との差と多相交流入力の瞬時値との積に比例
する値とによシ決定される。この制御方法では出力側の
整流器D9、D9′、D9″の出力Uよ、U2、U3が
重畳される。
次にオフ図は変換部01〜G6がスイッチング素子によ
りブリッジ111成され、セツタタツプの両波整流回路
が直列接続されている場合を示す。
りブリッジ111成され、セツタタツプの両波整流回路
が直列接続されている場合を示す。
この整流装置においても基本的な制御・方法は前に述べ
た実施例の方法と全く同じであるので詳述しない。
た実施例の方法と全く同じであるので詳述しない。
次に牙8図に示す整流装置は出力側の整流回路を全波整
流ブリッジD9、U9、D9″とし、夫々の一方の整流
アーム(11、dl’、dl’jz並列接にして第1の
インダクタL2に直列し、他方の二::2流アームd2
、d2、d2 i並列接を先して別の第2のインダクタ
L、iにiα列している。この装置、7の基本的な制御
方法も最初の実施例と同じで心るが、各変換部が1飼の
インダクタL2又はL2′に供給する電圧の波形の最大
デユーティは1に?1ill限されるから、正、負のサ
イクルに分けて各変14部の出力電圧波形の最大デユー
ティの172までAu用できるよう、別々のインダクタ
L2 、L2から電流を取シ出す様にしたことを特徴と
し、スイッチング素子の利用率を向上させることが出来
る。
流ブリッジD9、U9、D9″とし、夫々の一方の整流
アーム(11、dl’、dl’jz並列接にして第1の
インダクタL2に直列し、他方の二::2流アームd2
、d2、d2 i並列接を先して別の第2のインダクタ
L、iにiα列している。この装置、7の基本的な制御
方法も最初の実施例と同じで心るが、各変換部が1飼の
インダクタL2又はL2′に供給する電圧の波形の最大
デユーティは1に?1ill限されるから、正、負のサ
イクルに分けて各変14部の出力電圧波形の最大デユー
ティの172までAu用できるよう、別々のインダクタ
L2 、L2から電流を取シ出す様にしたことを特徴と
し、スイッチング素子の利用率を向上させることが出来
る。
次に第9図は6114の双方向性スイッチング素子81
〜86金6相全波整流41・1成に4;、;続した基本
的なオン−オン型の6]l]整流装置全示し、平滑用イ
ンダクタL2はこれ電流れる1シC流が変換周期で一定
になる程度に大きなインダクタンスをイiする。
〜86金6相全波整流41・1成に4;、;続した基本
的なオン−オン型の6]l]整流装置全示し、平滑用イ
ンダクタL2はこれ電流れる1シC流が変換周期で一定
になる程度に大きなインダクタンスをイiする。
基本的な制御技術は第2図に関連して述べた制御方法と
同じなので詳述しないが、下記表にU −■相間電圧の
Ooから2πまでの期間におけるスイッチング素子81
〜S6のスイッチング動作のシーケンスの一例を示す。
同じなので詳述しないが、下記表にU −■相間電圧の
Ooから2πまでの期間におけるスイッチング素子81
〜S6のスイッチング動作のシーケンスの一例を示す。
上記シーケンスにつ込て説明すると、U−V相間電圧の
0〜π/6の位相では最初にスイッチング素子S1と8
5が、次に85と86が、更に次にS6とS4が3相交
流入力の周波数よシも充分に高い周波数で且つ前記制御
方法によって順次スイッチング動作″を縁シ返す。U−
V相電圧のπ/6〜2π/3の期間ではスイッチング素
子S1とS5、S5とS3、S6とSlが同様にして順
次スイッチング動作を緑シ返す。同様に他の位相におい
ても相当するスイッチング素子がスイッチング動作を行
う。
0〜π/6の位相では最初にスイッチング素子S1と8
5が、次に85と86が、更に次にS6とS4が3相交
流入力の周波数よシも充分に高い周波数で且つ前記制御
方法によって順次スイッチング動作″を縁シ返す。U−
V相電圧のπ/6〜2π/3の期間ではスイッチング素
子S1とS5、S5とS3、S6とSlが同様にして順
次スイッチング動作を緑シ返す。同様に他の位相におい
ても相当するスイッチング素子がスイッチング動作を行
う。
次に第10図はオン−オフ型の6相整流装置の一例を示
し、スイッチング素子81〜s6の制御方法及びスイッ
チングのシーケンスと第9図の装置の場合と同様なので
説明全省略する。この装置では、スイッチング素子81
〜s6の内のいずれかの1対のスイッチング素子がオン
のときにイイダククL3にエネルギを蓄え、スイッチン
グ素子81〜S6のすべてがオフのとき負荷Fにインダ
クタL3 の蓄積エネルギが供給される。
し、スイッチング素子81〜s6の制御方法及びスイッ
チングのシーケンスと第9図の装置の場合と同様なので
説明全省略する。この装置では、スイッチング素子81
〜s6の内のいずれかの1対のスイッチング素子がオン
のときにイイダククL3にエネルギを蓄え、スイッチン
グ素子81〜S6のすべてがオフのとき負荷Fにインダ
クタL3 の蓄積エネルギが供給される。
第11図は第9図において、各双方向スイッチング素子
81〜s6の夫々ft1対の双方向性半導体スイッチン
グ素子s1と81′、s2と82′、・・・・・・S6
とS 6’で構成し、入出力il!11′(r−変圧器
Tで直流的に絶縁した+1り成し北整流装置を示す。制
。11方法は第9図の場合の制御における正の出方を得
る動作に負の出1を得る動作(180’6Ll(1のず
れた動作)を加え、前記表において180’(ヅ相のす
れたシーケンス同士を7JIえて制御するものであシ、
各変換サイクル毎に正、負の出力をトランスに印加する
。
81〜s6の夫々ft1対の双方向性半導体スイッチン
グ素子s1と81′、s2と82′、・・・・・・S6
とS 6’で構成し、入出力il!11′(r−変圧器
Tで直流的に絶縁した+1り成し北整流装置を示す。制
。11方法は第9図の場合の制御における正の出方を得
る動作に負の出1を得る動作(180’6Ll(1のず
れた動作)を加え、前記表において180’(ヅ相のす
れたシーケンス同士を7JIえて制御するものであシ、
各変換サイクル毎に正、負の出力をトランスに印加する
。
尚、制御の簡単な例について述べて来たが、第6図及び
オフ図に示した整流装置の様に変圧器の2次1111I
を直列接続した場合、各変換部のスイッチング素子のパ
ルス幅催J御をパルス幅の中央全基準ニソの前後でパル
ス幅を制御することによp、また第2図及び第8図に示
した整流装置の様に出力側を並列接続した場合に駆動信
号のパルス幅の太きい、或いは小さい順にスイッチング
素子をターンオン7!せれば、制御の対称性が良くなシ
、力率の向上と入力電流における高調波の低減を行うこ
とができ、大幅に特性を改善できる。
オフ図に示した整流装置の様に変圧器の2次1111I
を直列接続した場合、各変換部のスイッチング素子のパ
ルス幅催J御をパルス幅の中央全基準ニソの前後でパル
ス幅を制御することによp、また第2図及び第8図に示
した整流装置の様に出力側を並列接続した場合に駆動信
号のパルス幅の太きい、或いは小さい順にスイッチング
素子をターンオン7!せれば、制御の対称性が良くなシ
、力率の向上と入力電流における高調波の低減を行うこ
とができ、大幅に特性を改善できる。
更にまた以上述べた実施例では固定された周期で発生さ
れる基準信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
に順次各変換部がスイッチング動作上行ったが、入力電
・流の波形の歪みを更に低酸するために、各相の入力電
圧を検出して検出電圧の大きい相或いは小心い相のII
(1序で変換部をスイッチング動作させることも可能で
ある。
れる基準信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
に順次各変換部がスイッチング動作上行ったが、入力電
・流の波形の歪みを更に低酸するために、各相の入力電
圧を検出して検出電圧の大きい相或いは小心い相のII
(1序で変換部をスイッチング動作させることも可能で
ある。
以上の説明では比<パシ器の一方の入力端子に1−4]
加する基準正弦波形として入力電圧を用いたが、この代
シにPLL回路などを利用して入力周波数に同期した正
弦波信号を発生する正弦波発生器を使用することも出来
る。
加する基準正弦波形として入力電圧を用いたが、この代
シにPLL回路などを利用して入力周波数に同期した正
弦波信号を発生する正弦波発生器を使用することも出来
る。
また実際の装置ではスイッチング素子ケ介して入力から
出力に通流する電流は各変換部内のv11洩インダクタ
ンス及び出力側インダクタの値によって変換周期内で変
動する。この影響を低減するための制御方法としては、
スイッチング素子を通流する電流を積分した値が相当す
る相の入力端子の瞬時値の絶対値に比例する様に制御す
る方法がある。しかし前記積分値はパルス幅とji、流
値とに依存するためにその値が大幅に変動し、制御が困
!1tになる場合がある。この場合には人力からスイッ
チング素子を介して:li、ri流する電流と制御はと
の積に相当する値を積分することによ)前記積分値の変
IIJを充分に小恣く出来るので制御が容易になる。
出力に通流する電流は各変換部内のv11洩インダクタ
ンス及び出力側インダクタの値によって変換周期内で変
動する。この影響を低減するための制御方法としては、
スイッチング素子を通流する電流を積分した値が相当す
る相の入力端子の瞬時値の絶対値に比例する様に制御す
る方法がある。しかし前記積分値はパルス幅とji、流
値とに依存するためにその値が大幅に変動し、制御が困
!1tになる場合がある。この場合には人力からスイッ
チング素子を介して:li、ri流する電流と制御はと
の積に相当する値を積分することによ)前記積分値の変
IIJを充分に小恣く出来るので制御が容易になる。
この場合における制御量はその逆数が出力1江力に比例
する値となシ、前述の場合の制御量と逆に力る。
する値となシ、前述の場合の制御量と逆に力る。
以上述べた様に本発明によれば、スイッチング素子を多
相交流の周波数よりかなり高い変換周波数でスイッチン
グさせ、その変換周波数による周期毎に各相より出力側
に取り出すエネルギが多相交流の2乗と制御量との積に
比例すると共に1各和から取シ出すエネルギの総和が前
記制御量に比例する様に制御しているので、高調波成分
の非常に小さい入力車流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防ぐこと
が出来、また高周波リップルの小さい一定の出力電圧金
得ることが出来る。更にこの発明によれば、入力端の整
流回路と変換部との間に千沿回路を設ける必要がないの
で装置を小型化できる。
相交流の周波数よりかなり高い変換周波数でスイッチン
グさせ、その変換周波数による周期毎に各相より出力側
に取り出すエネルギが多相交流の2乗と制御量との積に
比例すると共に1各和から取シ出すエネルギの総和が前
記制御量に比例する様に制御しているので、高調波成分
の非常に小さい入力車流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防ぐこと
が出来、また高周波リップルの小さい一定の出力電圧金
得ることが出来る。更にこの発明によれば、入力端の整
流回路と変換部との間に千沿回路を設ける必要がないの
で装置を小型化できる。
尚、スイッチング素子としてトランジスタの他にザイリ
スタなどを用いることが出来るのは当然であυ、以上の
実施例では対称31’rl支流入力について述べたが、
他の多イ[1人力又は2相3趙式でも同(柔てあシ、入
力波形が多少変形しているq5合でも帰還ループでもっ
て入力におけるエネルギの流れを一定に制御することに
より出力におりるリップルの低減を行える。
スタなどを用いることが出来るのは当然であυ、以上の
実施例では対称31’rl支流入力について述べたが、
他の多イ[1人力又は2相3趙式でも同(柔てあシ、入
力波形が多少変形しているq5合でも帰還ループでもっ
て入力におけるエネルギの流れを一定に制御することに
より出力におりるリップルの低減を行える。
刻・1図は従来の整流装置の制御i1方法を説明するた
めの図、第2図は本発明の一実j1a例全実施するため
の系″・流値αの一例を示す図、第6図はその制御回h
′乙のブロック4jり成を示す図、第4 II +16
部の動作のタイミングを示す信号を表わした図、第5図
は人、出力側の波形全説明するための図、第6図乃至第
8図及び第9図乃至第11図は夫々本発明に係るBN流
装置の制御方法:に実施するための整流装置の異なる例
を示す図である。 Rel〜Iこec3・・・整流回路 01〜G6・・・変換部 F・・・負荷 Con・・・制fai1回路 1・・・茫準信号発生器 2.2′、2″・・・リセットパルス形成回路6.6′
、6″・・・遅延回路 4.4′、4″・・・ぶ動ラッチ回路 5・・・OR回路 8・・・誤差増幅器 9・・・可制御定電流源 10.10′、10″・・・比較器 %許出願人 オリジン電気株式会社 手続補正書 昭和58年12月278 特許庁長官殿 1、事件の表示 昭和57年特許願第176645号
2、発明の名称 整流装置の制御方法6、補正をする
者 事件との関係 特許出願人 住 所 東京都豊島区高田1丁目18番1号〒17
1 電話(983)7111(代)4、補正命令の日付
自 発 5、補正の対象 「発明の詳細な説明」の掴6、補
正の内容 (1)本件明細上オフ頁牙12行目「ら直流・・・・・
・すれば、」全下記の通シ補正する。 [ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 ■ 同書オ8頁第15行目F・・・・・・C1′を介し
て放出する・・・・・・」を下記の通り補正する。 「・・・・・・C1′に帰還する・旧・・」(3)同書
第11頁第4行目[・・・・・・大きさに比例して上列
する。」を下記の通り補正する。 [・・・・・・大きさに比例する上昇率をもって上昇す
る。」 (4)同1゛第14頁の第14行目乃至第16行目「・
・・・・・インダクタL2、・・・・・・通流する。」
を下記の通9補正する。 「・・・・・・インダクタL2に蓄えられたエネルギが
ダイオードD1of介して通流する。」 (5) 同書第18頁のオ8行目及びオ9行目「定で
あれは、・・・・・・流れるが、」を下記の通り補正す
る。 「定とfxD、前述のノ(ルス幅制御か入力周波数に対
して十分に高い変換周波数であれば、当然に入力側では
高周波成分を除くだけで正弦波形状の電流が流れる。」 (6)同書同頁の第11行目[・・・・・・一定なので
、入」を−F記の通9袖止する。 [・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、人」 (7)同♀)同頁の第14行目及び第15行目[・・・
−・・リップル・・・・・・ことが出来、−1を削除す
る。 (8)同店同頁の第20行目「・・・・・・制御し得る
ので、高周波化・・・・・・」を下記の通り補正する。 1・・・・・・制御し得るので、オン−オン型のコンノ
く−タを利用して出力1iII ”を並列接続でき、か
つ低電圧大電流において高周波化・・・・・・」(9)
同書第24頁のオ6行目l・・・・・・シーケンスとオ
9図・・・・・・」を「・・・・・・シーケンスはオ9
図・・・・・・」に訂正する。
めの図、第2図は本発明の一実j1a例全実施するため
の系″・流値αの一例を示す図、第6図はその制御回h
′乙のブロック4jり成を示す図、第4 II +16
部の動作のタイミングを示す信号を表わした図、第5図
は人、出力側の波形全説明するための図、第6図乃至第
8図及び第9図乃至第11図は夫々本発明に係るBN流
装置の制御方法:に実施するための整流装置の異なる例
を示す図である。 Rel〜Iこec3・・・整流回路 01〜G6・・・変換部 F・・・負荷 Con・・・制fai1回路 1・・・茫準信号発生器 2.2′、2″・・・リセットパルス形成回路6.6′
、6″・・・遅延回路 4.4′、4″・・・ぶ動ラッチ回路 5・・・OR回路 8・・・誤差増幅器 9・・・可制御定電流源 10.10′、10″・・・比較器 %許出願人 オリジン電気株式会社 手続補正書 昭和58年12月278 特許庁長官殿 1、事件の表示 昭和57年特許願第176645号
2、発明の名称 整流装置の制御方法6、補正をする
者 事件との関係 特許出願人 住 所 東京都豊島区高田1丁目18番1号〒17
1 電話(983)7111(代)4、補正命令の日付
自 発 5、補正の対象 「発明の詳細な説明」の掴6、補
正の内容 (1)本件明細上オフ頁牙12行目「ら直流・・・・・
・すれば、」全下記の通シ補正する。 [ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 ■ 同書オ8頁第15行目F・・・・・・C1′を介し
て放出する・・・・・・」を下記の通り補正する。 「・・・・・・C1′に帰還する・旧・・」(3)同書
第11頁第4行目[・・・・・・大きさに比例して上列
する。」を下記の通り補正する。 [・・・・・・大きさに比例する上昇率をもって上昇す
る。」 (4)同1゛第14頁の第14行目乃至第16行目「・
・・・・・インダクタL2、・・・・・・通流する。」
を下記の通9補正する。 「・・・・・・インダクタL2に蓄えられたエネルギが
ダイオードD1of介して通流する。」 (5) 同書第18頁のオ8行目及びオ9行目「定で
あれは、・・・・・・流れるが、」を下記の通り補正す
る。 「定とfxD、前述のノ(ルス幅制御か入力周波数に対
して十分に高い変換周波数であれば、当然に入力側では
高周波成分を除くだけで正弦波形状の電流が流れる。」 (6)同書同頁の第11行目[・・・・・・一定なので
、入」を−F記の通9袖止する。 [・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、人」 (7)同♀)同頁の第14行目及び第15行目[・・・
−・・リップル・・・・・・ことが出来、−1を削除す
る。 (8)同店同頁の第20行目「・・・・・・制御し得る
ので、高周波化・・・・・・」を下記の通り補正する。 1・・・・・・制御し得るので、オン−オン型のコンノ
く−タを利用して出力1iII ”を並列接続でき、か
つ低電圧大電流において高周波化・・・・・・」(9)
同書第24頁のオ6行目l・・・・・・シーケンスとオ
9図・・・・・・」を「・・・・・・シーケンスはオ9
図・・・・・・」に訂正する。
Claims (1)
- 【特許請求の範囲】 (1) 多相交流を入力とし、スイッチング素子のオ
フ時に該スイッチング素子を□介して出力にエネ 5ル
ギを送出して直流出力電圧を得る整流装置の制御方法に
おいて、前記スイッチング素子を多相交流の周波数より
高い変換周波数で夫々スイッチング動作させ、この変換
周波数の周期毎に多相交流の各相より出力側jに取り出
でれるエネルギが多相10交流の瞬時電圧値の2乗に比
例する値と制御量との所定の関係に依存すると共に、多
相交流の各相から取り出すエネルギの総和全前記制御量
で制御することを特徴とする整流装置の制御方法。 (2) 多相交流全入力とし、スイッチング素子の1
5オン時に該スイッチング素子を介して出力にエネルギ
奮送出して直流出力電圧を得る整流装置の制御方法にお
いて、前記スイッチング素子を多相交流の各周期を多数
の周期に分割してその各周期において順次スイッチング
動作させ、その各スイッチングの周期毎に多相交流の各
相から出力(1111に取シ出されるエネルギが多相交
流の+U1j時電圧値電圧値に比例する値と制御量との
所定の関係に依存し、且つ多相交流の各相から取り出す
エネルギの総和を前記制御量でもって制御すること全特
徴とする整流装置の制御方法。 (ろ) 前記スイッチング素子のパルス幅を相当する相
の入力電圧の瞬時値の絶対値に比例−する値と直流出力
電圧に応じた制御1よとの積に比例して制御すること全
特徴とする特許請求の範囲(1)及びQ)に記載した整
流装置の制御方法。 (4) 前記多相交流の瞬時電圧値の2乗に比例する
値と制御量との所定の関係が前記瞬時電圧値の2乗に比
例する値と制御量との桔であること全特徴とする特許請
求の範囲(1)及びQ)に記載した整流装置の制御方法
。 6) 前記スイッチング素子全通流する電流の債分値を
相当する相の入力電圧の瞬時値の絶対値に比例する値と
直流出力電圧に応じた制御量との積に比例して制御する
ことを特徴とする特p HI3求の範囲(1)及び■に
記載した整流装置の制御方法。 物 前記スイッチング素子を通流する電流と前記制御1
1シとの積の積分値が相当する相の入力電圧の瞬時値の
絶対値に比例するよう制御することを特徴とする特WF
請求の範囲(1ン及び(2に記載した整流装置の制御方
法。 ゛。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17364582A JPS5963975A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17364582A JPS5963975A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5963975A true JPS5963975A (ja) | 1984-04-11 |
JPH0113313B2 JPH0113313B2 (ja) | 1989-03-06 |
Family
ID=15964448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17364582A Granted JPS5963975A (ja) | 1982-10-01 | 1982-10-01 | 整流装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5963975A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114368A (ja) * | 1987-10-28 | 1989-05-08 | Fuji Electric Co Ltd | Dc/dcコンバータ装置の制御方法 |
JPH01122329A (ja) * | 1987-10-30 | 1989-05-15 | Mitsubishi Electric Corp | 電力変換装置 |
JP2002262575A (ja) * | 2000-12-25 | 2002-09-13 | Shindengen Electric Mfg Co Ltd | 多相整流装置 |
FR3026581A1 (fr) * | 2014-09-29 | 2016-04-01 | Boeing Co | Transfert d'energie continu |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5346247A (en) * | 1976-10-08 | 1978-04-25 | Yokogawa Hokushin Electric Corp | Arithmetic operating unit |
JPS56162976A (en) * | 1980-05-16 | 1981-12-15 | Hitachi Ltd | Power converter |
-
1982
- 1982-10-01 JP JP17364582A patent/JPS5963975A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5346247A (en) * | 1976-10-08 | 1978-04-25 | Yokogawa Hokushin Electric Corp | Arithmetic operating unit |
JPS56162976A (en) * | 1980-05-16 | 1981-12-15 | Hitachi Ltd | Power converter |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114368A (ja) * | 1987-10-28 | 1989-05-08 | Fuji Electric Co Ltd | Dc/dcコンバータ装置の制御方法 |
JPH01122329A (ja) * | 1987-10-30 | 1989-05-15 | Mitsubishi Electric Corp | 電力変換装置 |
JP2002262575A (ja) * | 2000-12-25 | 2002-09-13 | Shindengen Electric Mfg Co Ltd | 多相整流装置 |
JP4699659B2 (ja) * | 2000-12-25 | 2011-06-15 | 新電元工業株式会社 | 多相整流装置 |
FR3026581A1 (fr) * | 2014-09-29 | 2016-04-01 | Boeing Co | Transfert d'energie continu |
US10050548B2 (en) | 2014-09-29 | 2018-08-14 | The Boeing Company | No-break power transfer |
Also Published As
Publication number | Publication date |
---|---|
JPH0113313B2 (ja) | 1989-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402983B2 (en) | Method for use of charge-transfer apparatus | |
US7659700B2 (en) | Charge-transfer apparatus and method | |
JP5643104B2 (ja) | 多相グリッド同期調整電流形インバータシステム | |
US8068355B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
US7751212B2 (en) | Methods and apparatus for three-phase rectifier with lower voltage switches | |
EP3910770A1 (en) | Multi-phase ac/dc converter | |
PL171511B1 (pl) | Sposób przetwarzania mocy i urzadzenie do przetwarzania mocy PL PL PL PL PL PL | |
CN101326705A (zh) | 整流电路及三相整流装置 | |
Heldwein et al. | A simple control strategy applied to three-phase rectifier units for telecommunication applications using single-phase rectifier modules | |
WO2018183595A1 (en) | Apparatus and method of operating matrix converter-based rectifier when one phase is disconnected or is short-circuited | |
JPS5963975A (ja) | 整流装置の制御方法 | |
US6992907B2 (en) | Wave transformation method and device | |
RU2566365C1 (ru) | Способ ступенчато-хордового регулирования выходного напряжения выпрямителя на базе трансформатора с вращающимся магнитным полем | |
JPH01252174A (ja) | 整流装置 | |
JP3399288B2 (ja) | サイリスタ変換装置 | |
US9923480B2 (en) | DC-to-AC power converter with high efficiency | |
JP3580089B2 (ja) | ダイオード整流回路 | |
RU83878U1 (ru) | Устройство комбинированного электропитания переменного и постоянного тока | |
JPS5963977A (ja) | 整流装置 | |
JP3092792B2 (ja) | 電力変換装置 | |
Kunov et al. | Computer modeling of three-phase to single-phase matrix converter using MATLAB | |
JP3400096B2 (ja) | 正弦波整流回路 | |
SU736302A2 (ru) | Преобразователь переменного тока | |
Oguchi | Asymmetrical multi-phase voltage methods of autotransformer-based boost rectifier systems with three-phase sinusoidal line currents | |
US3439254A (en) | Single phase voltage converter |