JPS5963975A - 整流装置の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発ψ］ｔよ多相交流入力の１１１勘よシも充分に短い
周期毎に多相交流の１吋時電圧値の２乗に比例する値と
制御量との所定の関係に依存するエネルギを出力に得る
ＡＣ−ＤＣ変換に１３’ｌする。

多相交流入力、例えは商用の６相交流入カから所望の値
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第１図に示す様なものがある
。この従来の８−χ流装置は各３相交流入方端子に直列
に接続されたインタリタＬｕ　’　Ｌｙ　ｓ　ＬＷ　％
　６飼の整流ｋ　Ｄｌ　〜Ｄ６がらなシ、６相交流入方
を全波整流する３相全波整流回路Ｒｅｃｉ、この６相全
波整流回路の出力を平滑する平滑回路を措成するインダ
クタＬ工とコンデンサＣ１、トランスＴの１次巻線Ｎ１
′ｆ！：介して互いに直列接続されたスイッチングトラ
ンジスタＱ１、Ｑｌ　ｓ　これらスイッチングトランジ
スタのオフ期間に導通してトランスにおけるエネルギを
コンデンサＣ１に流すダイオードＤ７　　とＤ８、トラ
ンスＴの２次巻＆ｉＮ２の電圧を整流する整流器り８、
フライホイールダイオードＤＩＯ＝　出力フィルタ回ｌ
Ｘ７５　ｋ　４：’；成するインダクタＬ２　　とコン
デンサＣ２、出力端子０１０′及び出力端子０．０２間
の直流出力電圧を一定にする様にスイッチングトランジ
スタＱよ、Ｑ！、をパルス幅制御する制御回路Ｃｏｎか
らなっている。

斯かる従来の整流装置では６相交流入力を６相全波棺流
伺路ＲｅＣ１で電流した後にインダクタＬ工とコンデン
サＣ１とからなる平滑回路でもって平７けされた直流に
しているので、最も電圧の高い相のダイオードを介して
各相をパルス状電流が通流するために高調波成分を多く
含んでいる。整流回路Ｒｅｅｌに設けたインダクタＬｕ
１Ｌｖ１Ｌｗ″ｆ。

もってしても少くとも低次の高調波成分は除去出来ない
。この高し１肩波成分は通信回路に誘導障害を与えてこ
れを誤動作させる大きな原因となるばかりでなく、同じ
給電線に接続された周辺機器にも悪影響を与えたシ、多
相交流の給電線の電力損失の増大及び発Ｋｆａとの組合
せでは発を機の電力損失の増加などによる容量の増大を
招来する。また平滑用インダクタＬ１とコンデンサＣ工
が必要であるという欠点がある。

本発明はこの様な従来の欠点を除去するものであって、
対称の多相交流及び２相３に５！式の入力ｇｉ１１とそ
の一定負荷を有するＤＣ出力（ｉｊｉｌにおいてはエネ
ルギの流れの［／′を時値が一定になるという知見に基
づき、多相交流入力電流が正弦波状の波形で流れる杼に
各スイッチング素子の導通期間′（ｉ：特定の方法で制
御することにより、多相交流入力電流の高調波成分全低
減し、且つリップル分の小さい一定の直流出力を得るこ
とが出来ることを特徴としている。

対称負荷を有する対称ｎ相父流装置（ｎ≧６）において
は、入力側の瞬時電圧ｖｊけ、ｖｊ＝　ＪＥ＃Ｖ−（６
３Ｌ　−２π（ｊ−１）／ｎ　）　−−（１）で表わさ
れる。但しｊ＝１．２．６、・・・・・・ｎ１Ｖ　は入
力電圧ｖｊの実効値である。

ここで各相間に接続される負荷が夫々抵抗値Ｒ’ｚ有す
る抵抗負荷の場合には、入力部に供給きれる瞬時電力Ｐ
ｉは、 Ｐ、＝ｎ−ｖｍ２／Ｒ・・・・旧・・町・・川・・・・
・・・・・・・・−（３）になる。

この（６）式は対称ｎ相交流装置において流れるエネル
ギが一定であることを示す。従ってこのことがら直流出
力側に一定のエネルギを得る様にすれば、入力側には正
弦波状の多相交流入方電流が流れるので十分に高調波成
分を低減できる。

また直流出力側に一定のエネルギを取シ出すには、上記
の式から多相交流入力の各時点における各相の瞬時電圧
値の２乗に比例するエネルギ奢取シ出せば良いことが分
る。

本発明は以上述べた様々知見に基づく具体的なＡ　Ｃ−
Ｄ　Ｃ変換を提供するものである。

以下図面にょシ本発明に係るＡＣ−ＤＣ変換の各実施例
について詳述する。

先ず第２図乃至第５図により本発明の一実施例をｔ見切
する。

第２図に示す整流装置の主回路は３相交流入カの各ｔｉ
ｌｌＵ、Ｖ、Ｗの各ラインに直列接続されたインダクタ
しｕ　％Ｌｖ％ＬＷ％相間に接続されたコンデンサＩｔ
相全波整流器りとコンテンツＣｌ　　とよルなる同−惜
成の整流回路Ｒｅｅｌ、Ｒｅｃ２、Ｒｅｅｄ、同時にス
イッチング動作を行う一対のスイッチングトランジスタ
。１　と。ｌ、１次巻線Ｎ１　　と２次巻線Ｎ２　とｔ
有する変圧器Ｔ及びスイッチングトランジスタＱｌ　　
と。了のオフ時に導通して変圧Ｅ３Ｔに蓄えられた励ｃ
ｊエネルギなどをコンデンサＣ（ヲ介して放出するため
のダイオードＤ７　とＤ８から々る同一４１“ダ成の変
換部Ｇ１、Ｇ２、Ｇ３、各変換部の出力を並列に組合せ
る様にＪ〆続された整流器Ｄ９、尻、Ｄ９、ンライホイ
ーリング用ダイオードＤ１０　、平滑回路全措成するイ
ンダクタＬ２、Ｌ２　　とコア　７−　ン°ｙ′Ｌ：２
　、Ｇ２　＆ヒ”ンデンサＣ３からなり、その出力端に
は負荷Ｆが接続されている。

この実施例における整流装置は各相間電圧を整流するｙ
、′；流回路と変換部との間妃人力周波数用の平ｍ回路
を設ける必要のないこと１−ζり成上の１つの特徴とし
ておシ、後述する全く新規な制御方法によって各スイッ
チングトランジスタＱ１　とＱｌ′をスイッチング動作
させて整流された正弦波状の電圧を開閉することにより
入力端子の高調波成分全大幅に低減すると共に、リップ
ル分の極めて低い安定化した直流出力を得るものである
。

ｊ・６図はこの制御方法を行う制御回路のブロック惜成
の一例を示し、第４図は各部の動作のタイミングを示す
信号を表示しておシ、２・５図（至）、但ンは夫り変換
部の人、出力波形′ｔ−説明するための図である。第６
図において、基準信号発振器１は多相交流入力の周波数
よりも充分に高い周波数、例えば２　Ｄ　Ｉ（Ｈｚの基
準パルス信号を生ずる。この基′ｌ場パルス信号は第４
図において時刻ｔ１　で発生される信号ａで示される。

この゛信号ａの立上９でリセットパルス形成回路２はＤ
１定パルス（’ｌ’ｊ　、例えば１μ秒のパルス幅のリ
セットパルスを生ずる。このリセットパルスはＯＲ回路
５を介してリセット用ＦＥＴ６のゲートに印加され、こ
のＦＥＴ６’ｃそのパルス幅だけターンオンさせてキャ
パシタ７の電荷をほぼ零まで放電させる。遅延回路６は
リセットパルスの立下がりからスイッチングトランジス
タＱ１　、Ｇ４　のキャリア心積時間にほぼ等しい時間
だけ遅れた時刻、つまシ信月ａから時間τだけ遅延した
時刻ｔ２　　にオン信号すを駆動ラッチ回路４に与える
。これに伴い駆動ラッチ回路４は第１の変換部Ｇ１のス
イッチングトランジスタＱ１、Ｑ１′のベースに凧動信
号Ｓ１を与えて、信号ｄで示す様にターンオンさせる。

ＩＴ６に並列に接続されたキャパシタ７は誤差増幅器８
からの誤差信号によって定−１を流値が制御される可制
御定電流ａ９からの定′ｉ［シ流によシ充１ｕされる。

誤差増幅器８が出力する誤差信号はｊｉｌ￥流装置にお
ける直流出力電圧に比例する代用信号Ｓｄ　と基準値と
の間の差に依存する。従ってキャバシタ７の充電々圧は
基単信号ａＫ基づくリセットパルスにより一旦はぼ答値
まで降下した後、制御量、この実施例では出力電圧検出
信号Ｓｄ　　と基準値との差の大きさに比例して上昇す
る。キャパシタ７の充電々圧は各比較器１０．１０′、
１０″の正端子に印加される。これら比較器の負端子に
は夫々全波整流器ｉ　Ｌ　　ｉ　ｉ’、ｉ　ｉ”の直流
側端子と抵抗１２．１２’、１２″が夫々接続され、全
波整流器１１の交流側端子１３．１４間には６相交流入
力のＵ−Ｖ相間電圧に比例する電圧が、全波整流器１１
′の交流側端子１３′、１４′間にはＶ　−ＷＩＭ間電
圧に比例する電圧が、また全波整流器１１″の交流側端
子１３”、１４”間にはＷ−Ｕ相間電圧に比例する電圧
が夫々印加されているので、比較器１０の負端子にはＵ
−Ｗ相間の交流電圧を全波整流した正弦波形状の電圧が
現出し、同様に比較器１０’、１０”の夫々の負端子に
はＶ　−Ｗ相間の交流電圧、Ｗ−Ｕ相間の交流電圧を夫
々整流し九正弦波形状の電圧が印加される。夫々の比較
器１０゜１０’、１０”は正、負端子に印加される前述
の様なｆ”ｊ　ＩＥ　’ｊＣ比較し、正ρ；：＾子の％
％圧が負Ｃ；：：ｓ子の宙、圧（乞等しくなったときオ
ン信号を出力゛する、比４シ交’＝＝　１０のオフイ乙
号Ｃは時刻ｔ３　で、駆動ラッチ回路４しこ入力され、
これに伴い遊動ラッチ回ｂ′６４は変換部Ｇ１における
スイッチングトランジスタＱよ、Ｑ１′に対するベース
駆動信号Ｓ１の（Ｉｔ給金停ｆする。

従ってトランジスタＱよ、Ｑよ′は第４図に訃いて信号
ｄで示す樺に蓄積時間の経過した後の１（３亥ｉｔ４で
ターンオフする。

次に比較器１０からの出力イａ号Ｃは回路２と同−ｔ１
“１成のリセットパルス形成回路２′に人力される。

これに伴い回路２′は回路２が生ずるリセットノ＜ルス
と同様なリセットパルスをＯＲ回路５−に介してＦＥＴ
６のゲートに与え、これをター／オンしてキャパシタ７
の電荷を放電させる。まｆｃ　ｒＬ！ｊ’ＩｉＳ　３と
［司、４ｇ２．成の遅延回路３′はりセラトノくルス″
ｌｔ受けて（ｉ号Ｃよりキャリア菩４λ時間にほぼ等し
いｎ、ｊ　ｒ！ｌτだけ遅延した時刻ｔ５　にオン信号
ｅｆ＋駆動うッチｌｉｌ路４′に与える。こ１１に伴い
回路４′は変換部Ｇ２のスイッチングトランジスタに駆
ｔＱＩＪ　（３号Ｓ２’ｆ与えてこれをターンオンさせ
る（信号ｇ）。再びキャパシタ７は変換部Ｇ２のオン動
作期間における出力電圧検出信号Ｓｄの大きさに依存す
る定電流によυ充電される。この充電′々圧は比較器１
０′によって前述と同様に■−Ｗ相間電圧に比例する電
圧を全波整流した正弦波形状の電圧と比較され、双方の
電圧が等しくなった時点ｔ６　で信号ｆ？［動うッチ＠
路４′に与えると共にリセットノ（ルス形成回路２″に
与える。超勤ラッチ回路４′は信号ｆｔ受けると直ちに
ベース８Ｋ　ｍｂ信号Ｓ２　の送出を停止し、これに伴
い変換部Ｇ２はそのスイッチングトランジスタの蓄積時
間経過後の時刻ｔマでターンオフする。

次にリセットパルス形成回路２″は比較器ｗＩｉｏ’か
ら４．１号ｆを受けてリセットノくルス’５ｚＯＲ回路
５を介してＦＥＴ６のゲートに与え、これをターンオン
させてキャパシタ７の電荷を瞬時に放電させる。

オ６の遅延回路６″は回路２″からのリセット／＜ルス
を受けて、信号ｆから時間τだけ遅延された時刻ｔ　に
オン信号１１を駆動ラッチ回路４″に与える。

これにＲ’い該回路４″は用Ｃ′ヒ信ぢ８３　　を変換
部Ｇ３のスイッグ゛ングトランジスタに印加してこれを
ターンオンさせる（信号ｊ）。キャノ（シタ７はＦ’Ｅ
Ｔ６０オンによシー且放ｎｌされ、得び出力電圧検出信
号Ｓｄ　に比例する定電流で充電される。キャノくシタ
７の充電々圧は比較器１０″により６相交流入力のＷ−
Ｕ相間電圧に比例する電圧を全波１；）流した正弦波形
状電圧と比較され、比較器１０′′はこれら双方の電圧
が等しくなった時点ｔ９　でオフ１「ｊ号ｉを駆動ラッ
チ回ＩＮｉ’ｔ　４″に与える。これに伴い回路４″は
圧動信号Ｓ３の供給を停止し、変換部Ｇ５はそのスイッ
チングトランジスタの＋’、’ｒ”ｉ’ｉ時間の光Ｘ〕
１．′３後ターンオンする（４５号ｊ）。整流器９．９
′、９″のいずれもが非導通の区′間ではインタリタＬ
２、Ｌ、ｉに蓄えられたエネルギがダイオードＩ）、ｔ
ｏ及び負荷Ｆを介して逆流する。この様に各部がＮｉｂ
作して１同期Ｔが終了する。尚、第６図において１５は
各全波整流器１１．１１′、１１″のｊ朧方向ドロップ
による悲し；バ：！ｌを打消すための補イｔｔ用ダイメ
ー−ドである。以上のルｂ作説明を要約すＦ’Ｌば、各
変換ｆＣ１におけるスイッチングトランジスタは時分割
、つまシ多相交流入力電圧の１周期よりも充分に４１１
＼さい各周期内で順次スイッチング動作し、しかもオン
しｆいるスイッチングトランジスタのターンオ゛フに伴
い次のスイッチングトランジスタがオンする様になって
おシ、更に各変換部におけるスイッチングトランジスタ
は出力電圧検出信号と各相間電圧に比例する正弦波状電
圧との積に比例するパルス幅で制御され、且つ各スイッ
チング素子は各相間電圧の整流された正弦波状電圧をυ
［］閉している。従って各変換部のスイッチングトラン
ジスタは、多相交流の周期よシも充分に短い周期毎に多
相交流の各相より出力側に取シ出されるエネルギが多相
交流のｌｔｌ！）　＠電圧値の２乗に比例する値（Ｋｓ
ｉｎ２θｔ：には定数）と制御量との積に比例する様に
、スイッチング制御されるのが分る。

更にこの制御方法金分シ易くするために第５図によって
Ｕ相を中心にした１８０°区間における変換部の６相又
流入力波形と、出力側波形を説明する。

則・５図囚においてＵ１　はＵ−Ｖ相間電圧波形、Ｕ２
はｙ−ｗｘ口間電圧波形、Ｕ３　は−〜’−Ｕ相間電圧
波形を示し、回ｉシ］の）に２いでＵｌ、Ｕ２、Ｕ３は
６相交流入力波形の６０°間Ｉ＋′＋’ｌ　’ｔ”ｌｆ
ｌ　”ＩＩする時刻ｔｏ−ｔ５〜Ｇ６は、例えば２０　
］＜ＩＩＺの変１ニ１周波数で動作し、各変換部０１〜
Ｇ３が６和文流入力の対応する相間電圧′ｆｆ：２０　
ＩＧｉｚの変換）、’；Ｉ波μで開閉する。１′５図に
卦いて鎖線で示す様に、Ｕ＋Ｖ相間電圧Ｖ工が零値であ
る時刻ｔｏから始咬る１周期における各出力電圧波形は
、前記実施例で？Ａ’述した様に出力電圧検出ＣＴ号Ｓ
ｄに依存するギヤパシタ７の充電々圧と相当する各相間
電圧の＋Ｘ：１時値との比較によって決定はれるパルス
幅で各変換部０１〜Ｇ乙のスイッチングトランジスタが
制ＰＩ　’ｃ’れ、且つこれらスイッチングトランジス
タが４１１当する各４１１１間電圧を全披歴−流した正
弦波状電圧を開閉することを考え併せれば、時刻ｔｏに
おける人力Ｖ□　に対応する出力Ｕ１　　はパルスＩＰ
Ｍ及び振幅ともに非常に小さく、入力Ｖ２に対ＩＬ−す
る出力Ｕ２　及び入力ｖ３に対応する出力Ｕ３　は双方
共にほぼ等しく、かつ出力Ｕよに比べてパルス幅と振幅
の双方とも充分に大きくなることが容易に理解される。

次に図示の関係上、相交流入力のＵ相の３００に相当す
る時刻ｔユ　（勿論時刻ｔ。〜ｔ１の間でも２０　ＫＨ
ｚの変換周波数で各変換部は動作している）で始まる周
期について説明すると、出力Ｕ１　は入力■１　が正弦
波形で上昇するに伴いノ（ルス幅及び振幅ともに増大し
、出力Ｕ２は入力■２が最大振幅になるに伴いそのパル
ス幅及び振幅ともに最大になる。また出力Ｕ３は時刻ｔ
よで入力ｖ３が■にはぼ等しく力るに伴い、パルス幅及
び振幅ともに出力Ｕ０　にほぼ等しくなる。以下時刻ｔ
２、ｔ３・・・・・・ｔ５から始まる各周期についても
同様に説明される。

つまりこの実施例では多相変流入力の周波数を５０　Ｈ
ｚとすると、その各周期を２０　Ｉ（Ｈｚの変換周波数
で４００等分し、この４００等分した各周期において変
換部０１〜０５に前述の通シ制御方法で時分割制御；ｌ
シている。４００等分された各周期における出力Ｕよ〜
Ｕ３の犀詞１１は制伺ＩＪバ″：）まりＩｌｌ力電圧検
出伯号ｖｄ　　と基１１１＼（ｉｉ＋との差である誤差
信号に比例し、この検出４８号Ｖｄ　が一定であｉｔば
、上記式φ）より各周期における出力Ｕ１〜Ｕ３のｋｓ
第１１がすべて停しくなることが分る。

従って前述の（６）式よシへ力１！、＋１の１しｉ時電
力Ｐ１　　は一定であるの♀′Ｓ出力側に得らｉｚる１
吋時１をカフ５；一定であれば半熱に入力１！ｌｉＩで
は正弦波形１．（の山：　３ｊＵ　７５’流れるが、こ
の実施例でも多相交流入力の周波数よりも充分に高い２
０Ｉ伍２の変換周波ズタによる各周期の出力Ｕ１〜Ｕ３
の総和がほぼ一定なので：入力側には高調波成分の極め
て少々い正弦波３杉１大の電流が流れることが容易に理
解できる。

またこのＡＣ−Ｄ、Ｃ変換によれば、リップルの小さい
直流出力電圧を得ることが出来、前述７５）らも分る様
に変換部Ｇ１のスイッチングトランジスタのオフに伴い
変換部Ｇ２のスイッチングトランジスタがターンオンし
、そのクーンメフに伴い変換部Ｇ６のスイッチングトラ
ンジス タする様に制御し得るので、乱周波化し易く、シかも実
施例に用いたコンバータの最大デユーティである１／２
まで利用率を高めることが出来る。

この様な追従制御を可能とするためには、各変換部にお
けるスイッチングトランジスタのキャリア蓄積時間の影
響を除くためにほぼ等しい時間だけ遅延してオン信号が
与えられる様にすると共に、パルス幅における入力電圧
との比例精度を向上させるため、コンデンサ７の充電は
この遅延時間が始まる前よシ行われ始めることが望まし
い。

次に斯かるＡＣ−ＤＣ変換にょシ得られた具体的な特性
例を述べる。但し高調波は２次から４５次までの範囲で
ある。

入力が３相交流（５ＧＨｚ　）Ｏ２００Ｖ、出力がＤＣ
４８Ｖ、３０Ａ＋７）場合： 入力電圧の高調波分−〇−Ｖ：１．６７％、Ｖ−Ｗ：１
．４１チ、Ｗ−Ｕ：２．２２％ 入力電流の高調波分−Ｕ：５．０２％、Ｖ：　４．０７
％、Ｗ：４．７５％ 力率−０，９８２、効率−８８，６チ となる。

第６図は本発明の他の−し・４施例′？ｒ：説明するた
めの整流装置を示し、整流器Ｄｇ　、Ｄｇ及びＤ９″の
各出力はダイオ−ドロ工０、Ｄ□、′及びＤよ、″など
を介し　。

て直列接続される。この整流装置の制行方法としては２
通シあって、坩′１の制御方法は前記実施例の方法と全
く同じで帝シ、第２のｆｉｉ！ｌ　Ｉ１１方法ｔよ出力
が直列になっているため時分割せずに変換部０１〜Ｇ６
のすべてのスイッチング素子を同時にターンオンまたは
清適期間の一部が重なる様に動作させて夫々パルス幅制
御することが可能である。この第２の制御方法において
も本発明の基本的な技術思想をなす点、つまシスイツチ
ング素子を６相交流入力の周波数よシも充分に高い変換
局波截でスイッチングさせること、及びこの変換周波数
による周期毎に、６相交流入力の各相より出力側に取シ
出される電力を６相交流の１丙時的な電圧の値の２ｆ：
に比例する値と制御量との積に比例させると共に多才目
交流の各相から１にシ出すＩｔ（力の総和を制御量に比
例する様に制御することは前記実施例と全く同じである
。

従ってこの第２の制御方法を第５図をも用いて簡単に説
明すると、変換部Ｇ１、Ｇ２、Ｇ６の各スイッチング素
子は予め決められた周波数による各時刻で同時にターン
オンし、出力電圧検出信号Ｓｄ　　と多相交流入力の瞬
時値との積に比例する夫々のパルス幅でもって制御され
る。よって各周期における各相の出力Ｕよ、Ｕ２　、Ｕ
５は各周期の始めの時刻における相当する入力和■１、
Ｕ２、Ｕ３の振幅と、その周期の出力電圧検出信号Ｓｄ
と基阜電圧との差と多相交流入力の瞬時値との積に比例
する値とによシ決定される。この制御方法では出力側の
整流器Ｄ９、Ｄ９′、Ｄ９″の出力Ｕよ、Ｕ２、Ｕ３が
重畳される。

次にオフ図は変換部０１〜Ｇ６がスイッチング素子によ
りブリッジ１１１成され、セツタタツプの両波整流回路
が直列接続されている場合を示す。

この整流装置においても基本的な制御・方法は前に述べ
た実施例の方法と全く同じであるので詳述しない。

次に牙８図に示す整流装置は出力側の整流回路を全波整
流ブリッジＤ９、Ｕ９、Ｄ９″とし、夫々の一方の整流
アーム（１１、ｄｌ’、ｄｌ’ｊｚ並列接にして第１の
インダクタＬ２に直列し、他方の二：：２流アームｄ２
、ｄ２、ｄ２　ｉ並列接を先して別の第２のインダクタ
Ｌ、ｉにｉα列している。この装置、７の基本的な制御
方法も最初の実施例と同じで心るが、各変換部が１飼の
インダクタＬ２又はＬ２′に供給する電圧の波形の最大
デユーティは１に？１ｉｌｌ限されるから、正、負のサ
イクルに分けて各変１４部の出力電圧波形の最大デユー
ティの１７２までＡｕ用できるよう、別々のインダクタ
Ｌ２　、Ｌ２から電流を取シ出す様にしたことを特徴と
し、スイッチング素子の利用率を向上させることが出来
る。

次に第９図は６１１４の双方向性スイッチング素子８１
〜８６金６相全波整流４１・１成に４；、；続した基本
的なオン−オン型の６］ｌ］整流装置全示し、平滑用イ
ンダクタＬ２はこれ電流れる１シＣ流が変換周期で一定
になる程度に大きなインダクタンスをイｉする。

基本的な制御技術は第２図に関連して述べた制御方法と
同じなので詳述しないが、下記表にＵ　−■相間電圧の
Ｏｏから２πまでの期間におけるスイッチング素子８１
〜Ｓ６のスイッチング動作のシーケンスの一例を示す。

上記シーケンスにつ込て説明すると、Ｕ−Ｖ相間電圧の
０〜π／６の位相では最初にスイッチング素子Ｓ１と８
５が、次に８５と８６が、更に次にＳ６とＳ４が３相交
流入力の周波数よシも充分に高い周波数で且つ前記制御
方法によって順次スイッチング動作″を縁シ返す。Ｕ−
Ｖ相電圧のπ／６〜２π／３の期間ではスイッチング素
子Ｓ１とＳ５、Ｓ５とＳ３、Ｓ６とＳｌが同様にして順
次スイッチング動作を緑シ返す。同様に他の位相におい
ても相当するスイッチング素子がスイッチング動作を行
う。

次に第１０図はオン−オフ型の６相整流装置の一例を示
し、スイッチング素子８１〜ｓ６の制御方法及びスイッ
チングのシーケンスと第９図の装置の場合と同様なので
説明全省略する。この装置では、スイッチング素子８１
〜ｓ６の内のいずれかの１対のスイッチング素子がオン
のときにイイダククＬ３にエネルギを蓄え、スイッチン
グ素子８１〜Ｓ６のすべてがオフのとき負荷Ｆにインダ
クタＬ３　の蓄積エネルギが供給される。

第１１図は第９図において、各双方向スイッチング素子
８１〜ｓ６の夫々ｆｔ１対の双方向性半導体スイッチン
グ素子ｓ１と８１′、ｓ２と８２′、・・・・・・Ｓ６
とＳ　６’で構成し、入出力ｉｌ！１１′（ｒ−変圧器
Ｔで直流的に絶縁した＋１り成し北整流装置を示す。制
。１１方法は第９図の場合の制御における正の出方を得
る動作に負の出１を得る動作（１８０’６Ｌｌ（１のず
れた動作）を加え、前記表において１８０’（ヅ相のす
れたシーケンス同士を７ＪＩえて制御するものであシ、
各変換サイクル毎に正、負の出力をトランスに印加する
。

尚、制御の簡単な例について述べて来たが、第６図及び
オフ図に示した整流装置の様に変圧器の２次１１１１Ｉ
を直列接続した場合、各変換部のスイッチング素子のパ
ルス幅催Ｊ御をパルス幅の中央全基準ニソの前後でパル
ス幅を制御することによｐ、また第２図及び第８図に示
した整流装置の様に出力側を並列接続した場合に駆動信
号のパルス幅の太きい、或いは小さい順にスイッチング
素子をターンオン７！せれば、制御の対称性が良くなシ
、力率の向上と入力電流における高調波の低減を行うこ
とができ、大幅に特性を改善できる。

更にまた以上述べた実施例では固定された周期で発生さ
れる基準信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そしてそのオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
に順次各変換部がスイッチング動作上行ったが、入力電
・流の波形の歪みを更に低酸するために、各相の入力電
圧を検出して検出電圧の大きい相或いは小心い相のＩＩ
（１序で変換部をスイッチング動作させることも可能で
ある。

以上の説明では比＜パシ器の一方の入力端子に１−４］
加する基準正弦波形として入力電圧を用いたが、この代
シにＰＬＬ回路などを利用して入力周波数に同期した正
弦波信号を発生する正弦波発生器を使用することも出来
る。

また実際の装置ではスイッチング素子ケ介して入力から
出力に通流する電流は各変換部内のｖ１１洩インダクタ
ンス及び出力側インダクタの値によって変換周期内で変
動する。この影響を低減するための制御方法としては、
スイッチング素子を通流する電流を積分した値が相当す
る相の入力端子の瞬時値の絶対値に比例する様に制御す
る方法がある。しかし前記積分値はパルス幅とｊｉ、流
値とに依存するためにその値が大幅に変動し、制御が困
！１ｔになる場合がある。この場合には人力からスイッ
チング素子を介して：ｌｉ、ｒｉ流する電流と制御はと
の積に相当する値を積分することによ）前記積分値の変
ＩＩＪを充分に小恣く出来るので制御が容易になる。

この場合における制御量はその逆数が出力１江力に比例
する値となシ、前述の場合の制御量と逆に力る。

以上述べた様に本発明によれば、スイッチング素子を多
相交流の周波数よりかなり高い変換周波数でスイッチン
グさせ、その変換周波数による周期毎に各相より出力側
に取り出すエネルギが多相交流の２乗と制御量との積に
比例すると共に１各和から取シ出すエネルギの総和が前
記制御量に比例する様に制御しているので、高調波成分
の非常に小さい入力車流を流すことが出来るために通信
回路などにおける高調波成分による誘導障害を防ぐこと
が出来、また高周波リップルの小さい一定の出力電圧金
得ることが出来る。更にこの発明によれば、入力端の整
流回路と変換部との間に千沿回路を設ける必要がないの
で装置を小型化できる。

尚、スイッチング素子としてトランジスタの他にザイリ
スタなどを用いることが出来るのは当然であυ、以上の
実施例では対称３１’ｒｌ支流入力について述べたが、
他の多イ［１人力又は２相３趙式でも同（柔てあシ、入
力波形が多少変形しているｑ５合でも帰還ループでもっ
て入力におけるエネルギの流れを一定に制御することに
より出力におりるリップルの低減を行える。

【図面の簡単な説明】

刻・１図は従来の整流装置の制御ｉ１方法を説明するた
めの図、第２図は本発明の一実ｊ１ａ例全実施するため
の系″・流値αの一例を示す図、第６図はその制御回ｈ
′乙のブロック４ｊり成を示す図、第４　ＩＩ　＋１６
部の動作のタイミングを示す信号を表わした図、第５図
は人、出力側の波形全説明するための図、第６図乃至第
８図及び第９図乃至第１１図は夫々本発明に係るＢＮ流
装置の制御方法：に実施するための整流装置の異なる例
を示す図である。 Ｒｅｌ〜Ｉこｅｃ３・・・整流回路 ０１〜Ｇ６・・・変換部 Ｆ・・・負荷 Ｃｏｎ・・・制ｆａｉ１回路 １・・・茫準信号発生器 ２．２′、２″・・・リセットパルス形成回路６．６′
、６″・・・遅延回路 ４．４′、４″・・・ぶ動ラッチ回路 ５・・・ＯＲ回路 ８・・・誤差増幅器 ９・・・可制御定電流源 １０．１０′、１０″・・・比較器 ％許出願人　　オリジン電気株式会社 手続補正書 昭和５８年１２月２７８ 特許庁長官殿 １、事件の表示　　昭和５７年特許願第１７６６４５号
２、発明の名称　　整流装置の制御方法６、補正をする
者 事件との関係　　　特許出願人 住　所　　　東京都豊島区高田１丁目１８番１号〒１７
１　電話（９８３）７１１１（代）４、補正命令の日付
　　　自　発 ５、補正の対象　　　「発明の詳細な説明」の掴６、補
正の内容 （１）本件明細上オフ頁牙１２行目「ら直流・・・・・
・すれば、」全下記の通シ補正する。 ［ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 ■　同書オ８頁第１５行目Ｆ・・・・・・Ｃ１′を介し
て放出する・・・・・・」を下記の通り補正する。 「・・・・・・Ｃ１′に帰還する・旧・・」（３）同書
第１１頁第４行目［・・・・・・大きさに比例して上列
する。」を下記の通り補正する。 ［・・・・・・大きさに比例する上昇率をもって上昇す
る。」 （４）同１゛第１４頁の第１４行目乃至第１６行目「・
・・・・・インダクタＬ２、・・・・・・通流する。」
を下記の通９補正する。 「・・・・・・インダクタＬ２に蓄えられたエネルギが
ダイオードＤ１ｏｆ介して通流する。」 （５）　　同書第１８頁のオ８行目及びオ９行目「定で
あれは、・・・・・・流れるが、」を下記の通り補正す
る。 「定とｆｘＤ、前述のノ（ルス幅制御か入力周波数に対
して十分に高い変換周波数であれば、当然に入力側では
高周波成分を除くだけで正弦波形状の電流が流れる。」 （６）同書同頁の第１１行目［・・・・・・一定なので
、入」を−Ｆ記の通９袖止する。 ［・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、人」 （７）同♀）同頁の第１４行目及び第１５行目［・・・
−・・リップル・・・・・・ことが出来、−１を削除す
る。 （８）同店同頁の第２０行目「・・・・・・制御し得る
ので、高周波化・・・・・・」を下記の通り補正する。 １・・・・・・制御し得るので、オン−オン型のコンノ
く−タを利用して出力１ｉＩＩ　”を並列接続でき、か
つ低電圧大電流において高周波化・・・・・・」（９）
同書第２４頁のオ６行目ｌ・・・・・・シーケンスとオ
９図・・・・・・」を「・・・・・・シーケンスはオ９
図・・・・・・」に訂正する。

Claims (1)

1. 【特許請求の範囲】 （１）　　多相交流を入力とし、スイッチング素子のオ
   フ時に該スイッチング素子を□介して出力にエネ　５ル
   ギを送出して直流出力電圧を得る整流装置の制御方法に
   おいて、前記スイッチング素子を多相交流の周波数より
   高い変換周波数で夫々スイッチング動作させ、この変換
   周波数の周期毎に多相交流の各相より出力側ｊに取り出
   でれるエネルギが多相１０交流の瞬時電圧値の２乗に比
   例する値と制御量との所定の関係に依存すると共に、多
   相交流の各相から取り出すエネルギの総和全前記制御量
   で制御することを特徴とする整流装置の制御方法。 （２）　　多相交流全入力とし、スイッチング素子の１
   ５オン時に該スイッチング素子を介して出力にエネルギ
   奮送出して直流出力電圧を得る整流装置の制御方法にお
   いて、前記スイッチング素子を多相交流の各周期を多数
   の周期に分割してその各周期において順次スイッチング
   動作させ、その各スイッチングの周期毎に多相交流の各
   相から出力（１１１１に取シ出されるエネルギが多相交
   流の＋Ｕ１ｊ時電圧値電圧値に比例する値と制御量との
   所定の関係に依存し、且つ多相交流の各相から取り出す
   エネルギの総和を前記制御量でもって制御すること全特
   徴とする整流装置の制御方法。 （ろ）　前記スイッチング素子のパルス幅を相当する相
   の入力電圧の瞬時値の絶対値に比例−する値と直流出力
   電圧に応じた制御１よとの積に比例して制御すること全
   特徴とする特許請求の範囲（１）及びＱ）に記載した整
   流装置の制御方法。 （４）　　前記多相交流の瞬時電圧値の２乗に比例する
   値と制御量との所定の関係が前記瞬時電圧値の２乗に比
   例する値と制御量との桔であること全特徴とする特許請
   求の範囲（１）及びＱ）に記載した整流装置の制御方法
   。 ６）　前記スイッチング素子全通流する電流の債分値を
   相当する相の入力電圧の瞬時値の絶対値に比例する値と
   直流出力電圧に応じた制御量との積に比例して制御する
   ことを特徴とする特ｐ　ＨＩ３求の範囲（１）及び■に
   記載した整流装置の制御方法。 物　前記スイッチング素子を通流する電流と前記制御１
   １シとの積の積分値が相当する相の入力電圧の瞬時値の
   絶対値に比例するよう制御することを特徴とする特ＷＦ
   請求の範囲（１ン及び（２に記載した整流装置の制御方
   法。 ゛。