JPS5961142A - 欠陥検出装置 - Google Patents

欠陥検出装置

Info

Publication number
JPS5961142A
JPS5961142A JP17126782A JP17126782A JPS5961142A JP S5961142 A JPS5961142 A JP S5961142A JP 17126782 A JP17126782 A JP 17126782A JP 17126782 A JP17126782 A JP 17126782A JP S5961142 A JPS5961142 A JP S5961142A
Authority
JP
Japan
Prior art keywords
chip
visual field
signals
signal
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17126782A
Other languages
English (en)
Inventor
Nobuo Iijima
宣夫 飯島
Kunimichi Nakao
中尾 邦道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17126782A priority Critical patent/JPS5961142A/ja
Publication of JPS5961142A publication Critical patent/JPS5961142A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はウェハ等の光学的欠陥検出にかかり、特に暗視
野と明視野の選択的な重ね合せを利用してウェハ等の欠
陥部を検出する欠陥検出装置に関する。
(2)技術の背景 近年、IC,LSI等を用いた各分野への法尻な応用に
伴って各種製造技術の進歩が進み、それと共にこれら製
品の耐久性及び信頼性等についても高度のものが要求さ
れてきている。これら上記の要求を満足すべく例えばI
C,LSI等の信頼性の向上のための各種検査装置等に
ついても、関連する分野での技術進歩と相俟ってさらに
精度の高いものが開発されている。これら検査装置は主
に電気系と光学系の両系が相互に亘り関係しているため
精度を高めるための方法としては、電気系の改良、光学
系の改良または両者の組合せ等が考えられている。
(3)従来技術と問題点 ウェハのチップgl(等における欠陥部の光学的検出方
法としては、従来より種々の方法が提案されてきたが、
主にウェハ自体が検出系に与える誤差要素が多くて真の
欠陥部との区別がff1t Lい。これは例えばΔ1等
のスパッタまかは蒸着により配線パターンの金属表面部
に凹凸のグレインが形成されることによって光学的検出
時に明111の像が発生ずることになる。しかるに真の
欠陥部により発生ずる欠陥信号と、直接欠陥に寄与しな
い上記金属配線部の凹凸との区別を誤認しゃずいという
ことが原因になっていた。
第1図は従来用いられている垂直落射照明での自動検査
装置の光学系−電気系の説明図である。
レーザ発振器1から発生するレーザ光は例えばエキスパ
ンダ(逆望遠鏡)2でビーム(光束)を所定の幅に広げ
た後に超音波の偏向器3でビームを左右に連続的に注1
夏厖動させる。さらにハーフミラ−4,4’、またはミ
ラー5、ハーフミラ−4″を経て対物レンズ7.7′を
通してウェハ8上の異なるチップ9.9′上に集束し対
応するパターンを同時に並行して走査する。千ツブ9゜
9′からの反射光は元の対物レンズ7.7′に戻り、す
なわちハーフミラ−4′または4″を介してさらに光電
子増倍管(以下ホトマルという)10、”10’にて所
定の変換率で光から電流に変換される。さらに変換され
た信号C,Dがさらに増幅器1111’にて増幅されて
差動増幅器12Cに入力する。ここでウェハ8上の両チ
ップ9.9′は同種のパターンであり、且つ同一部を同
時に走査しているため、両電気信号C,Dは本来同種の
信号である。従って、差動増幅器12cを経た後にもし
何等かの信号が出力されているとすれば、これは両チッ
プ部9,9″の形状が異なるためにボトマル10.10
’への入射光量に差異が生じ、それが差動増幅されたこ
とによって欠陥信号が発生してしまうものと考えられた
。しかし、この場合ウェハ8上の表面に例えば金属配線
部の不規則な凹凸が存在し、且つ両チップ9゜9′が同
種のパターンである場合であっても前者の金属配線部の
凹凸は両チップ9.9′では通常異なるので異なった波
形を有する電気信司、 0.−1D′が発生し、結果的
に誤った欠陥信号が生しる。
従ってこのため、真の欠陥部の識別は不可能となる。こ
れは暗視野を用いた場合でも同様の結果となる。
第2図(alば、チップの断面図と第2図(blは第2
図ta+でそれぞれ直上部に描かれたチップ断面図と前
記自動検査装置を用いた捧の明暗視野の各照明方法にお
ける反射光の強度との相関を説明する相関図である。
例えば、明視野時には、かかるチップの形状が平面に近
い部分では対物レンズ7.7’、ハーフミラ−4’、4
”を介してホトマル10.10’に入射する。また形状
が斜め若しくは垂直を有する場合には、入射したレーザ
光は反射しても対物レンズ7.7′へは入射しない。こ
の信号波形は第2図Fa)に示すように各チップの表面
の凹凸と、チップ上の薄質によって変化するので、明視
野にお&ノる比較だけでは凹凸部分のキズ等の判別には
誤検出がともなう。(第2図(bl実線)次に暗視野で
は、チップの形状が領斜を有する部分からの反射光が対
物レンズに入射してホトマルにて電気信号が発生する。
また平面をなす形状部ではレーザ光はチップにて反射し
た後対物レンズには入力せず、暗視野時のホトマルから
の電気信号は第2図(blの破線に示すようになる。こ
のとき、図より明らかなように明視野と全く逆の信号と
なる。しかしながら、明視野時と同様に暗視野の信号は
第2図(a)に示すように各チップの表面の凹凸によっ
て変化するので、暗視野における信号の比較だレノでは
チップのキズ等の判別には誤検出がともなう。
(4)発明の目的 本発明は、上記問題点を解決し、同一ウエバ部の同一パ
ターンの各チップをレーザ光等により同時走査させて取
り出した明暗視野の反射信号を処理した後比較すること
により、チップ9Hの検査を行うものであり、特にチッ
プ上の表面における正常な凹凸に対しては欠陥とはせず
、界雷な凹凸に対してのみ欠陥と判断する欠陥検出装置
を提供することを目的とする。
(5)発明の構成 本発明の特徴は、複数のチップ上にレーザ光を照射する
照射手段と、前記チップ上の反射光の明視野を電気信号
に変換する第1.第2の変換手段と、前記チップ上の反
射光のlli視野を電気信号に変換する第3.第4の変
換手段と、前記第3.第4の変換手段によっζ得られた
電気信号のレヘルによって前記第1.第2の変換手段の
出力を制御する第1.第2のゲート手段と、前記第3.
第4の変換手段の出力と、前記第1.第2のゲート手段
の出力を加算する第1.第2の加算手段よりなり、前記
加算手段の出力を比較することにより複数のチップ上の
欠陥を検出することを特徴とした欠陥検出装置を提供す
ることによって達成される。
(6)発明の実施例 第3図は本発明を用いたチップ部の欠陥を検出するため
の自動検査装置の光学系−電気系の説明図である。
なお、第1図と同一部には同一符号を付して重複説明は
避ける。
同図において、明視野及び暗視野の光情報を別々に取り
込むため第1図の如き従来例と異なり、明視野の光のみ
をホトマル1oA、toBへ送るハーフミラ−4’、4
″と暗視野の反射光のみを別のホトマルlOc、10D
へ送るリング状ミラー13.14と隼光レンズ17.1
7′が設けられている。またホトマルIOC,IODに
て光信号を電気信号へ変換し増幅した後にゲート回路1
8.18’が設けられており所定のスライスレヘル値以
下の信号のときはアナログスイッチS。
S′をオフにしてホトマル10Δ、10Bにて光信号を
電気信号へ変換し増幅した信号が加算器12Δ、12B
に入力しないようになっている。
レーザ発振器lから発生ずるレージ光は偏向器3により
所定方向に連続的に振動し、tjc −y (、′l+
物レンズには同様に例えば左右乙こ連続的に振動し2て
入射しウェハ8」二のチップ9,9 l−において、左
右にスポット光が走査されるごと(こなる。
その反射光はり1物レンズ7.7′、〕〕\−フミ亡1
−4’、4を介してホトマル10Δ、101’3に入射
する。また、リング状レンズ15.1(i、リング状ミ
ラー13.14、集光レンズ17゜17 を介してホト
マル10C,101)ζこ入射する。ポトマル)0Δ〜
IODで前述の反!11光が変換される。ホ1−マル1
0Δ、1013の出力はアンプ11Δ、I I 13で
増幅され7す1ノグスイノチS。
S′を介して加算器12A、12Bの一力の人力にそれ
ぞれ入力する。またホトマル10C210Dの出力はア
ンプ11C,11Dで増幅され加算器12A、12Bの
他方の入力にそれぞれ人力すると共にゲート回路18.
18’に入力する。
加算器12A、12Bの出力は差動増幅器12Gにそれ
ぞれ入力する。
なお、ゲート回路18.18′は所定のスライスレヘル
によってアナログスイッチs、s’をオン、オフする(
g号を出力する回路である。
チップ9」−に照射したビーム光は表面に反射するが、
中坦部での反射は対物レンズ7.7′を介してホへフル
1〇八、+01(に入力する。その結果、明視野の信号
がホトマル10Δ、IOBより出力され、増幅器11A
、11Bで増幅される。
一方、f、’+ 01(での反射はリング状レンズ15
.16、リング状ミラー13.14、集光レンフ17゜
17′を介してホトマル用OC,l ODに入力す【]
。′4なわjハ暗視野のイ1(号が十1−マlし10C
3lot)より出力され、増幅器11Δ、IIBで増幅
される。さらにその出力はゲート回路18゜18 に入
力し前述したように特定のスラーイスレヘルによって2
値化信号に変換される。この2値化信号によってアナロ
グスイッチs、s′がオン。
オフする。
加算器12Δ、12Bでは前述の明視野の信号と暗視野
の信号とをを加算するものであり、明視野の不必要なア
ナログ信号がゲート回路18゜18′、アナログスイッ
チs、s′によって除去されているので、この出力はチ
ップ上のパターンに対応した信号となる。これを差動増
幅器12Cで比較する。これによって、千ノブのキズ等
が誤りなく検出される。
第4図[alは半導体チップの断面部、また(bl〜(
elは本発明を用いた自動検査装置により暗視野で得ら
れたデータの電気信号、ゲート回路の2値化信号、明視
野で得られたデータの電気信号、暗視野での電気信号と
ゲート回路18.18′、アナログスイッチs、s′に
よって処理された明視野の電気信号を市ね合せたすなわ
ち加算した電気信号をそれぞれ示す図である。
第4図において、第3図と同一部分には同一符号をイ;
1して重複説明は略す。
第4図fa)において、ウェハ8上のチップ部9のA文
等による配線部19は凹凸がその製造過程上形成され、
また同中央部には欠陥部20の溝が形成されている。暗
視野におけるチップ上−・の反射光は、斜面部若しくは
鋭角を有する凸部において顕著にリング状対物レンズ1
5.16に入力することが判る。(第4図(b)) また明視野の反射光は、平面に近い程対物レンズ7.7
′を経てホトマルIOA、IOBへ取り込まれている。
(第4図(d))また第4図(b)の暗視野での信号に
よってゲート回路s、s′の出力は第4図(c+の如き
波形となり、暗視野における電気信号の所定のレベルを
超えたときのみを第4図(dlの明視野での信号を暗視
野での信号に重ね合せ、さらにそれらを比較する。これ
により欠陥部20の検出が良好に高精度で行うことが可
能となる。
また、チップ上でのパターンの段差においては暗視野光
学系の出力は第4図(blの右端のような信号となる。
明視野での信号は第4図fd+のようになり、暗視野の
信号に比べてすそのの幅の狭い信号となる。従って、こ
れを重ねた信号は第4図(e)のようになりパターン段
差での信号が相殺されることはない。
ずなわぢ、本発明は暗視野と明視野の特定範囲を加算す
ることにより、表面の特定の凹凸に関しては補正され、
キズ等による凹凸では?ii正されないので、二つのチ
ップのそれぞれの信号を比較することにより、それぞれ
のチップが正常であるか否かを判別できる。
また、所定値を超えた処理信号を取り出す前記ゲート回
路に微分回路や積分回路等を設りた浮動スライスレベル
を用いることも可能である。すなわち、チップ等の試料
に凹凸があるため実際の光照射ですべてが均一のレベル
で照明されることはなく、例えばチップ上の表面が少し
傾いている部分の照明については照明光のバランスが崩
れるため、信号の高さそのものも変化する。その変化す
る高さに応じてスライスレベルを切替えるのが、かかる
浮動スライスレベルであり、信号が高りれば上で切替え
、低ければ下で切替えるためA1等による配線部の凹凸
もほとんど配慮せずに検査可能となる。
本発明の実施例では対物レンズ7,7′とリング状レン
ズ15.16を別々に設けたがこれはそれぞれ同一のレ
ンズであっても良い。
(7)発明の効果 本発明によれば、ウエノへ等の製品検査の際必要に応じ
た明視野の選択アナログ信号と暗視野との重ね合せを実
施することによって欠陥部分の検出能力が飛躍的に向上
し、従って製品の歩留りも頗る良好になる。また、検査
時の微分、積分回路からなるゲートを用いて浮動スライ
スレベルにて検査を実施すると、A1等の配線部の凹凸
に応じてスライスレベルが上下するため煩わしい照明ノ
\ランスへの配慮も無視できるため一層精度が高められ
る。
【図面の簡単な説明】
第1図は明視野での自動検査装置の光学系−電気系の説
明図、第2図(81,(blはチップ断面図と明暗視野
での反射光の強度との相関図、第3図は本発明を用いた
自動検査装置の光学系−電気系の説明図、第4図(al
は半導体チップ断面図、第4図(bl乃至(81は各々
暗視野で得られた電気信号、ゲート信号、明視野で得ら
れた電気信号、暗視野の信号と信号処理後明視野の信号
との重ね合せの信号である。 1・・・レーザ発振器、 3・・・偏向器、4.4′、
4“・・・ハーフミラ−15,13゜14・・・ミラー
、  7.7′・・・対物レンズ、9.9′・・・チッ
プ、  IOA、IOB。 10C,IOD・・・ホトマル、  12A。 12B・・・加算器、  12C・・・差動増幅器、1
3.14・・・リング状ミラー、  15.16・・・
リング状レンズ、  18.18’・・・ゲート回路、
 s、s′・・・アナログスイッチ。

Claims (4)

    【特許請求の範囲】
  1. (1)複数の千ノブ上にレーザ光を照射する照射手段と
    、前記チップ上の反射光の明視野を電気信号に変換する
    第1.第2の変換手段と、前記チップ」二の反射光の暗
    視野を電気信号に変換する第3゜第4の変換手段と、前
    記第3.第4の変換手段によって得られた電気信号のレ
    ベルによって前記第1、ff12の変換手段の出力を制
    御する第1.第2のゲート手段と、前記第3.第4の変
    換手段の出力と、前記第1.第2のゲート手段の出力を
    加算する第1.第2の加算手段よりなり、前記加算手段
    の出力を比較することにより複数のチップ上の欠陥を検
    出することを特徴とした欠陥検出装置。
  2. (2)前記明視野はチップ上からの垂直方向の反射光で
    あり、前記暗視野はチップ上からの斜方向の反射光であ
    ることを特徴とする特許請求の範囲第1項記載の欠陥検
    出装置。
  3. (3)前記照射手段は前記レーザ光を偏向することによ
    りチップ上を走査させる偏向手段を有することを特徴と
    する特許請求の範囲第1項記載の欠陥検出装置。
  4. (4)前記暗視野は前記チップ上部に配置したリング状
    のミラーによる反射光であり、前記明視野はチップ上部
    に配置した円盤上のハーフミラ−による反射光であり、
    前記ハーフミラ−を介して前記チップ上に前記レーザ光
    が照射することを特徴とする特許請求の範囲第1項記載
    の欠陥検出装置。
JP17126782A 1982-09-30 1982-09-30 欠陥検出装置 Pending JPS5961142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17126782A JPS5961142A (ja) 1982-09-30 1982-09-30 欠陥検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17126782A JPS5961142A (ja) 1982-09-30 1982-09-30 欠陥検出装置

Publications (1)

Publication Number Publication Date
JPS5961142A true JPS5961142A (ja) 1984-04-07

Family

ID=15920154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17126782A Pending JPS5961142A (ja) 1982-09-30 1982-09-30 欠陥検出装置

Country Status (1)

Country Link
JP (1) JPS5961142A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190261A (ja) * 1987-01-31 1988-08-05 Pentel Kk 電池
JPS63128730U (ja) * 1987-02-16 1988-08-23
JP2004061447A (ja) * 2002-07-31 2004-02-26 Applied Materials Inc 基板検査方法及び基板検査方法の選択方法
WO2013021968A1 (ja) * 2011-08-10 2013-02-14 国立大学法人京都工芸繊維大学 樹脂成型品における傷の検査方法、及び検査装置
JP2017531162A (ja) * 2014-07-22 2017-10-19 ケーエルエー−テンカー コーポレイション 暗視野および位相コントラストの同時検査のためのシステムおよび方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190261A (ja) * 1987-01-31 1988-08-05 Pentel Kk 電池
JPS63128730U (ja) * 1987-02-16 1988-08-23
JPH0541551Y2 (ja) * 1987-02-16 1993-10-20
JP2004061447A (ja) * 2002-07-31 2004-02-26 Applied Materials Inc 基板検査方法及び基板検査方法の選択方法
WO2013021968A1 (ja) * 2011-08-10 2013-02-14 国立大学法人京都工芸繊維大学 樹脂成型品における傷の検査方法、及び検査装置
JP2017531162A (ja) * 2014-07-22 2017-10-19 ケーエルエー−テンカー コーポレイション 暗視野および位相コントラストの同時検査のためのシステムおよび方法

Similar Documents

Publication Publication Date Title
US8319960B2 (en) Defect inspection system
US8305568B2 (en) Surface inspection method and surface inspection apparatus
US7864310B2 (en) Surface inspection method and surface inspection apparatus
JP4931502B2 (ja) 表面検査方法及び検査装置
US6798504B2 (en) Apparatus and method for inspecting surface of semiconductor wafer or the like
JPH0437922B2 (ja)
JP4359689B2 (ja) 検査装置及び検査方法、パターン基板の製造方法
JP2002188999A (ja) 異物・欠陥検出装置及び検出方法
JPS5961142A (ja) 欠陥検出装置
US20100246356A1 (en) Disk surface defect inspection method and apparatus
JPH11142127A (ja) ウェーハ表面検査方法とその装置
JPH0868618A (ja) 半導体装置の製造システム及び製造方法
JP2002116155A (ja) 異物・欠陥検査装置及び検査方法
JP4572280B2 (ja) 検査装置及び検査方法並びにそれを用いたパターン基板の製造方法
JPH10185535A (ja) 半導体装置の製造システム及び欠陥検査方法
JPS63284455A (ja) 表面欠陥検査装置
JPH10173019A (ja) 半導体の検査方法
JPH07159333A (ja) 外観検査装置及び外観検査方法
JPS60154635A (ja) パタ−ン欠陥検査装置
JPS60214209A (ja) ウエハ上のパターン検出方法およびその装置
JPH01143940A (ja) シート状エッチング精密部品の欠陥検査方法および検査装置
JPH0329177B2 (ja)
JPS6150383B2 (ja)
JPH03264851A (ja) 板材端面の欠陥検査方法およびその装置
JPS60154634A (ja) パタ−ン欠陥検査装置