JPS595914B2 - electronic musical instruments - Google Patents

Description

【発明の詳細な説明】 この発明は、デジタル方式の電子楽器の改良に関し、特
に非押鍵時に楽音波形発生装置から不要な信号が出力さ
れるのを防止するようにした電子楽器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a digital electronic musical instrument, and more particularly to an electronic musical instrument that prevents unnecessary signals from being output from a musical waveform generator when no keys are pressed.

近時、集積回路技術の発達に伴い、デジタル技術を利用
して楽音を発生する方式の電子楽器が提案されている。2. Description of the Related Art Recently, with the development of integrated circuit technology, electronic musical instruments that generate musical tones using digital technology have been proposed.

このデジタル方式の電子楽器には種々の方式が考えられ
ているが、その１つとして波形メモリを使用して楽音を
発生する電子楽器の例を第１図に示す。第１図に示され
た電子楽器は、例えば特願昭４８−４１９６４号（特開
昭４９一１３０２１３号）明細書において詳細に説明さ
れているので、ここではその概略を説明するにとどめる
。第１図において、１は鍵盤部におけるキー ・スイッ
チ回路、２はキー ・アサイナ、３は周波数情報記憶装
置、４はゲート回路、５はアキュムレータ、６は波形メ
モリ、Ｔはエンベロープ発生器、８はクロック・パルス
発生器、９は音色回路、エクスプレシヨン回路、増幅器
およびスピーカ等からなるサウンドシステムをそれぞれ
示す。Various methods have been considered for this digital electronic musical instrument, and FIG. 1 shows an example of an electronic musical instrument that uses a waveform memory to generate musical tones. The electronic musical instrument shown in FIG. 1 is described in detail in, for example, Japanese Patent Application No. 48-41964 (Japanese Unexamined Patent Publication No. 49-130213), so only an outline thereof will be described here. In Fig. 1, 1 is a key switch circuit in the keyboard section, 2 is a key assigner, 3 is a frequency information storage device, 4 is a gate circuit, 5 is an accumulator, 6 is a waveform memory, T is an envelope generator, and 8 is a A clock pulse generator, 9 indicates a sound system consisting of a tone circuit, an expression circuit, an amplifier, a speaker, etc.

キー ・アサイナ２はキースイッチ回路１に配された各
鍵のキー ・スイッチのオンまたはオフ動作をクロック
・パルス発生器８からのクロック・パルス発生器８から
のクロック・パルスφ（周波数ｆｏ）に基づく順次走査
により検出し、押下された鍵を識別する情報を同時発音
数（例えば１２音）に対応したチャンネルのいずれかに
割り当てる。The key assigner 2 controls the ON or OFF operation of each key arranged in the key switch circuit 1 using the clock pulse φ (frequency fo) from the clock pulse generator 8. information identifying the pressed key is assigned to one of the channels corresponding to the number of simultaneous sounds (for example, 12 notes).

このキー ・アサイナ２は各チャンネルに対応する記憶
位置を有し、ある鍵の発音が割り当てられたチャンネル
に対応する記憶位置にその鍵を表わすキー ・データＫ
Ｄを記憶し、各チャンネルに記憶したキー ・データＫ
Ｄを時分割的に順次出力する。従つて鍵盤部で複数の鍵
が同時に押下されている場合、各押下鍵はそれぞれ別個
のチャンネルに割り当てられ、各チャンネルに対応する
記憶位置には、割り当てられた鍵を表わすキー ・デー
タＫＤがそれぞれ記憶される。各記憶位置は循環形のシ
フト・レジスタによつて構成することができる。例えば
鍵盤における各鍵を特定するキー・データＫＤが第１表
に示すように鍵盤種類を表わす２ビットのコードに２お
よびに１、オクターブ音域を表わす３ビットのコードＢ
３、Ｂ２およびＢ１、そして１オクターブ内の各音名を
表わす４ビットのコードＮ４，Ｎ３，Ｎ２およびＮ１の
計９ビツトのコードによつて構成されるとし、全チヤン
ネル数が１２であるとすると、１２ステージ（１ステー
ジニ９ビツト）のシフト・レジスタを使用することがで
きる。従つて、このキー ・アサイナ２で発音割り当て
された鍵を表すキー ・データＫＤ）即ち前記シフト・
レジスタに記憶されたキー ・データＫＤは、割り当て
られたチヤンネルの時間に一致して順次時分割的に出力
される。This key Assigner 2 has a memory location corresponding to each channel, and a key is represented in the memory location corresponding to the channel to which the sound of a certain key is assigned.Key data K
D and key data stored in each channel ・Data K
D is output sequentially in a time-sharing manner. Therefore, when multiple keys are pressed simultaneously on the keyboard section, each pressed key is assigned to a separate channel, and the memory location corresponding to each channel contains key data KD representing the assigned keys. be remembered. Each storage location can be organized by a circular shift register. For example, as shown in Table 1, the key data KD that specifies each key on the keyboard is a 2-bit code 2 and 1 representing the keyboard type, and a 3-bit code B representing the octave range.
3, B2 and B1, and a 4-bit code representing each pitch name within one octave, N4, N3, N2 and N1, a total of 9 bits, and the total number of channels is 12. , a shift register with 12 stages (1 stage = 9 bits) can be used. Therefore, this key ・key representing the key to which the sound is assigned by assigner 2 ・data KD), that is, the shift ・
The key data KD stored in the register is sequentially output in a time-division manner in accordance with the time of the assigned channel.

またキー ・アサイナ２は、押下鍵が発音割り当てされ
たチヤンネルにおいて、発音がなされるべきであること
を表わすエンペロープ・スタート信号ＥＳを当該チヤン
ネル時間に同期して時分割的に出力する。さらに各チヤ
ンネルに発音割り当てされた鍵が離鍵され、これにより
発音が減衰状態となるべきことを表わすデイケイスター
ト信号ＤＳを各チヤンネル時間に同期して時分割的に出
力する。これらのエンベロープ・スタート信号ＥＳおよ
びデイケイ・スタート信号ＤＳは楽音の振幅エンベロー
プ制御（発音制御）のためにエンベロープ発生器Ｔで利
用される。さらにまたキー・アサイナ２では、エンベロ
ープ発生器７からあるチヤンネルにおける発音が終了し
た（デイケイが終了した）ことを表わすデイケイ終了信
号ＤＦを受入し、この信号ＤＦに基づいて、当該チヤン
ネルに関する各種記憶をクリアし、その後の新たな鍵押
下のための待機状態とする。周波数情報記憶装置３はキ
ー・アサイナ２からのキー・データＫＤを入力とし、そ
れに対応する例えば第２表に示すような周波数情報数値
Ｆを出力するメモリである。なお、この周波数情報記憶
装置３に記憶される数値Ｆは第２表の場合１５ビツトで
あり、１ビツトが整数部、他の１４ビツトが小数部で表
わされる。この第２表におけるＦ数は２進数で表わされ
る数値Ｆを１０進数に変換して示したものである。この
周波数情報記憶装置３の出力Ｆはクロツク・パルスφに
て制御されるゲート回路４を介してアキユムレータ５に
導びかれる。アキユムレータ５は数値Ｆを該当チヤンネ
ル毎に累算する累算器と当該チヤンネルの次回の累算ま
で１２タイム・スロツト（同時最大発音数に対応）間、
該累算値を保持するための）２ステージ分の一時記憶回
路を具えているもので、例えば第２図に示すように小数
部カウンタ５ａおよび整数部カウンタ５ｂから構成され
る。Furthermore, the key assigner 2 time-divisionally outputs an envelope start signal ES indicating that a sound should be generated in the channel to which the pressed key is assigned sound generation, in synchronization with the channel time. Furthermore, a decay start signal DS indicating that the key assigned to each channel is released and the sound generation is to be attenuated is output in a time-division manner in synchronization with the time of each channel. These envelope start signal ES and decay start signal DS are used by the envelope generator T for amplitude envelope control (sound production control) of musical tones. Furthermore, the key assigner 2 receives from the envelope generator 7 a decay end signal DF indicating that the sound generation in a certain channel has ended (the decay has ended), and based on this signal DF, various memories related to the channel are stored. It is cleared and placed in a standby state for subsequent pressing of a new key. The frequency information storage device 3 is a memory that receives the key data KD from the key assigner 2 and outputs the corresponding frequency information value F as shown in Table 2, for example. The numerical value F stored in this frequency information storage device 3 is 15 bits in Table 2, with 1 bit representing the integer part and the other 14 bits representing the decimal part. The F numbers in Table 2 are the numerical values F expressed in binary numbers converted to decimal numbers. The output F of this frequency information storage device 3 is led to an accumulator 5 via a gate circuit 4 controlled by a clock pulse φ. The accumulator 5 is an accumulator that accumulates the numerical value F for each corresponding channel, and for 12 time slots (corresponding to the maximum number of simultaneous polyphony) until the next accumulation of the corresponding channel.
It is equipped with two stages of temporary storage circuits (for holding the accumulated value), and is composed of, for example, a decimal part counter 5a and an integer part counter 5b, as shown in FIG.

ゲート回路４を介して供給される周波数情報記憶装置３
からの１５桁の周波数情報数値Ｆ（第２表）のうち最下
位桁Ｆ１から第１４桁Ｆｌ４までの小数部はカウンタ５
ａに、第１５桁Ｆｌ，の整数部はカウンタ５ｂにそれぞ
れ加えられる。Frequency information storage device 3 supplied via gate circuit 4
The decimal part from the lowest digit F1 to the 14th digit Fl4 of the 15-digit frequency information value F (Table 2) from
The integer parts of a and the 15th digit Fl are respectively added to the counter 5b.

各カウンタ５ａおよび５ｂは加算器５ｃ〜５ｇおよび５
ｈ〜５ｍと、同時最大発音数（この実施例では１２音）
と同数のステージをもちクロツク・パルスφでシフトさ
れるシフトレジスタ５ｎ〜５ｒおよび５ｓ〜５ｘとを有
する。加算器５ｃ〜５ｈは、ゲート回路４を介して入力
される周波数情報数値Ｆの最終ステージ出力とをそれぞ
れ加算し、また加算器５１〜５ｍは、下位桁の加算器５
ｈ〜５１からのキャリー信号ＣＯとシフト・レジスタ５
ｔ〜５ｘの最終ステージ出力とをそれぞれ加算する。各
加算器５ｃ〜５ｍの出力（加算結果）はシフトレジスタ
５ｎ〜５ｘで一時記憶され、加算器５ｃ−５ｍの入力側
に帰還される。この場合各シフトレジスタ５ｎ〜５ｘは
前述のように同時発音可能なチヤンネル数に対応したス
テージを有し、クロツク・パルスφにてシフトされ、一
方前記周波数情報数値Ｆは該クロツク・パルスφに同期
してチヤンネル毎に時分割的にアキユムレータ５に入力
されるため、各シフト・レジスタ５ｎ〜５ｘの出力は各
チヤンネル毎の周波数情報数値Ｆの累算値ＱＦ（ｑ＝１
，２，３・・・・・・）となる。今、第１チヤンネルの
みについて考えてみると、シフト・レジスタ５ｎ〜５ｘ
の第１チヤンネルの内容が全で０″であるとすると、周
波数情報数〜５ｓの第１チヤンネルにそのまま記憶され
、次に１２チヤンネル時間経つとシフトレ・レジスタ５
ｎ〜５ｓの第１チヤンネルに記憶された内容が加算器５
ｃ〜５ｈの入力側に帰還されてこの帰還された内容と入
力された周波数情報数値Ｆ（Ｆ１〜１５）とが再び加算
され、その加算結果がシフト・レジスタ５ｎ〜５ｓの第
１チヤンネルに記憶される。以後１２チヤンネル時間毎
に前記加算が繰り返される。すなわち周波数情報装置Ｆ
（Ｆ１〜１５）の累算が逐次行なわれる。そしてこの累
算結果に桁上げが生じると（加算器５ｈからのキャリー
信号ＣＯが出力されると）、上位桁の加算器５１に該キ
ャリー信号ＣＯが加えられ、加算器５１はこのキャリー
信号ＣＯを受けて前記同様にこの累算を行なう。加算器
５ｊ〜５ｍについても同様であり、それぞれ下位桁の加
算器５１〜５１からのキャリー信号ＣＯを受けてその累
算を行なう。このようにして、各チヤンネル毎に周波数
情報数値Ｆ（Ｆ１〜１，）の累算が行なわれ、シフトレ
ジスタ５ｎ〜５ｘの各チヤンネルにその累算値ＱＦが記
憶される。Each counter 5a and 5b is connected to an adder 5c to 5g and 5
h ~ 5m, maximum simultaneous polyphony (12 notes in this example)
It has shift registers 5n-5r and 5s-5x which have the same number of stages and are shifted by clock pulse φ. The adders 5c to 5h add the final stage output of the frequency information value F input via the gate circuit 4, and the adders 51 to 5m add the lower digit adder 5.
Carry signal CO from h~51 and shift register 5
and the final stage outputs of t to 5x are respectively added. The outputs (addition results) of the adders 5c to 5m are temporarily stored in shift registers 5n to 5x, and fed back to the input sides of the adders 5c to 5m. In this case, each of the shift registers 5n to 5x has stages corresponding to the number of channels that can simultaneously sound as described above, and is shifted by the clock pulse φ, while the frequency information value F is synchronized with the clock pulse φ. and is input to the accumulator 5 in a time-sharing manner for each channel, so the output of each shift register 5n to 5x is the cumulative value QF (q=1
, 2, 3...). Now, if we consider only the first channel, shift registers 5n to 5x
Assuming that the contents of the first channel are all 0'', the frequency information number ~5s is stored as is in the first channel, and then after 12 channel time has elapsed, the shift register 5 is stored as is.
The contents stored in the first channel of n~5s are added to the adder 5.
This fed back content is fed back to the input side of c to 5h, and the input frequency information value F (F1 to F15) is added again, and the addition result is stored in the first channel of shift registers 5n to 5s. be done. Thereafter, the above addition is repeated every 12 channel times. That is, frequency information device F
Accumulation of (F1-15) is performed sequentially. When a carry occurs in this accumulation result (when the carry signal CO from the adder 5h is output), the carry signal CO is added to the adder 51 of the upper digit, and the adder 51 receives this carry signal CO. This accumulation is performed in the same manner as described above. The same applies to adders 5j to 5m, which receive carry signals CO from adders 51 to 51 of lower digits and perform the accumulation. In this way, the frequency information value F (F1-1,) is accumulated for each channel, and the accumulated value QF is stored in each channel of the shift registers 5n-5x.

そしてシフト・レジスタ５ｎ〜５ｘのうち整数部カウン
タ５ｂのシフト・レジスタ５ｓ〜５ｘに記憶された６ビ
ツトの整数出力が波形メモリ６に供給され、波形メモリ
６の読み出しを制御する。波形メモリ６は所望の楽音１
波形の振幅を、時間軸にそつて例えば６４分割して記憶
しているもので、第２図にその１例を示すように、抵抗
分圧回路６１〜６ｎと、アナログ電圧取り出し用のゲー
ト６ｃ〜６ｈとからなるアナログ・メモリ部６ａおよび
メモリ読み出し用デコーダ部６ｂとを具える。The 6-bit integer outputs stored in the shift registers 5s to 5x of the integer counter 5b among the shift registers 5n to 5x are supplied to the waveform memory 6, and the readout of the waveform memory 6 is controlled. Waveform memory 6 stores desired musical tone 1
It stores the amplitude of a waveform divided into, for example, 64 along the time axis, and as an example is shown in FIG. -6h, and an analog memory section 6a and a memory reading decoder section 6b.

前述のアキユムレータ５からの累算値ＱＦはメモリ読み
出し用デコーダ部６ｂに供給され、該累算値ＱＦに対応
したアトレス番号の波形振幅をアナログ・メモリ部６ａ
から順次読み出す。The accumulated value QF from the above-mentioned accumulator 5 is supplied to the memory reading decoder section 6b, and the waveform amplitude of the address number corresponding to the accumulated value QF is sent to the analog memory section 6a.
Read sequentially from

この場合、アナログ・メモリ部６ａの端子ＴＥにはエン
ベロープ発生器７からのエンベロープ波形電圧が印加さ
れるようになつている。したがつて、波形メモリ６から
読み出される楽音波形は、エンベロープ発生器７からの
アタツクデイケイ等のエンベロープ波形と乗算された状
態となり、このエンベロープ制御された楽音波形は、サ
ウンド・システム９で適宜音色、音量制御がなされ演奏
音として発音される。In this case, an envelope waveform voltage from the envelope generator 7 is applied to the terminal TE of the analog memory section 6a. Therefore, the musical sound waveform read from the waveform memory 6 is multiplied by the envelope waveform such as the attack decay from the envelope generator 7, and this envelope-controlled musical sound waveform is adjusted in tone and volume as appropriate by the sound system 9. It is controlled and produced as a performance sound.

エンベロープ発生器７は、キー・アサイナ２からのエン
ベロープ・スタート信号ＥＳおよびデイケイ・スタート
信号ＤＳに基づきアタツク、デイケイ等のエンベロープ
波形を発生する。The envelope generator 7 generates envelope waveforms such as attack and decay based on the envelope start signal ES and the decay start signal DS from the key assigner 2.

このエンベロープ発生器７はカウンタ、デコーダ、メモ
リ等を組合せて構成することができるが、その詳細は省
略する。ここで、あるキー・データＫＤに応じてある周
波数情報数値Ｆが前記周波数情報記憶装置３から出力さ
れた場合、アキユムレータ５の累算器のモジロ（法）を
Ｍとし、また同時最大発音数をＮとすれば、波形メモリ
６から読み出される楽音波形の周波数ＦＴ幌、で表わさ
れる。This envelope generator 7 can be constructed by combining a counter, a decoder, a memory, etc., but the details thereof will be omitted. Here, when a certain frequency information value F is output from the frequency information storage device 3 in response to certain key data KD, the modulus of the accumulator of the accumulator 5 is M, and the maximum simultaneous polyphony is If N, it is expressed by the frequency FT of the musical sound waveform read from the waveform memory 6.

ところで、このように構成された電子楽器においては、
波形メモリ６とサウンド・システム９とが常時接続状態
にあるため、非押鍵時等において波形メモリ６のアドレ
ス入力に何らかの原因でパルスが印加されると該メモリ
６から瞬間的に信号が生じ（具体的には第２図のメモリ
読み出し用デコーダ部６ｂのいずれかの入力ラインＬ１
〜Ｌ６にパルスが乗ると該入力に対応するアドレス番号
の波形振幅がメモリ部６ａから出力される。By the way, in an electronic musical instrument configured in this way,
Since the waveform memory 6 and the sound system 9 are always connected, if a pulse is applied to the address input of the waveform memory 6 for some reason, such as when no key is pressed, a signal is instantaneously generated from the memory 6 ( Specifically, any input line L1 of the memory reading decoder section 6b in FIG.
When a pulse is applied to ~L6, the waveform amplitude of the address number corresponding to the input is output from the memory section 6a.

）、これがサウンド・システム９から雑音として発音さ
れてしまう。即ち、波形メモリ６をアドレスするアキユ
ムレータ５は前述のようにシフト・レジスタ５ｎ〜５ｘ
が高速（例えば１ＭＨｚ）のクロツク・パルスφにより
駆動されるため、該パルスφが線間容量等を介してアキ
ユムレータ５の出力ラインＬ１〜Ｌ６に漏洩してしまう
恐れがある。), this is pronounced as noise from the sound system 9. That is, the accumulator 5 that addresses the waveform memory 6 is composed of shift registers 5n to 5x as described above.
is driven by a high-speed (for example, 1 MHz) clock pulse φ, there is a risk that the pulse φ may leak to the output lines L1 to L6 of the accumulator 5 via line capacitance or the like.

またこのような電子楽器では各回路は複数の発音チヤン
ネルに対して時分割多量方式で信号を処理しており、波
形メモリ６にアキユムレータ５から供給されるアドレス
・データ（累算値ＱＦ）も前述のように時分割多重化さ
れたものとなる。In addition, in such an electronic musical instrument, each circuit processes signals for multiple sounding channels in a time-division bulk manner, and the address data (accumulated value QF) supplied from the accumulator 5 to the waveform memory 6 is also It is time-division multiplexed like this.

この場合、時分割多重化された各チヤンネルのデータ（
累算値ＱＦ）はラインＬ１〜Ｌ６の配線容量等によりそ
の信号波形になまり（遅れ）が生じる。即ち、ラインＬ
１〜Ｌ６に取り出されるアドレス・データ（累算値ＱＦ
）をあるチヤンネルに注目してみると、第３図ａに示す
ようになるべきところが第３図ｂに示すように信号波形
となつてしまう。このことは他のチヤンネルでも同様で
ある。このように時分割的に取り出されたアドレス・デ
ータ（累算値ＱＦ）を多重化するとあるチヤンネルの信
号波形が隣合うチヤンネルのタイム・スロツトにその一
部が生じてしまう。従つてあるチヤンネルは発音割り当
てされて、そのタイム・スロツトにはアドレス・データ
（累算値ＱＦ）が存在し、また次のチヤンネルは発音割
り当てされていず、そのタイム・スロツトにアドレス・
データ（累算値ＱＦ）が存在していない場合、発音割り
当てされていないチヤンネル、例えば第３図の場合第２
チヤンネルに第３図ｃに示すような信号が生じ、その結
果波形メモリ６は該第２チヤンネルのタイム・スロツト
において誤動作をして、不要な信号が発生される。この
発明は上記のような欠点を除去するためになされたもの
で、非押鍵時等において波形メモリ６から不要な信号出
力が発生されたり、また波形メモリ６が各発音チヤンネ
ルに対応して多重化されたアドレス・データ（累算値Ｑ
Ｆ）により読み出される場合、発音割り当てがなされて
いないチヤンネル時間に該波形メモリ６が誤動作したり
するのを確実に防止するようにしたものである。In this case, the time-division multiplexed data of each channel (
The signal waveform of the cumulative value QF) is distorted (delayed) due to the wiring capacitance of the lines L1 to L6. That is, line L
Address data taken out from 1 to L6 (cumulative value QF
) on a certain channel, the signal waveform that should be as shown in FIG. 3a becomes as shown in FIG. 3b. This also applies to other channels. When the address data (accumulated value QF) extracted in a time-division manner is multiplexed in this manner, part of the signal waveform of a certain channel appears in the time slot of an adjacent channel. Therefore, a certain channel is assigned sound generation and address data (accumulated value QF) exists in that time slot, and the next channel is not assigned sound generation and has address data (accumulated value QF) in that time slot.
If the data (accumulated value QF) does not exist, the channel to which sound generation is not assigned, for example, the 2nd channel in the case of Fig. 3.
A signal such as that shown in FIG. 3c is generated in the channel, and as a result, the waveform memory 6 malfunctions in the time slot of the second channel, and an unnecessary signal is generated. This invention was made to eliminate the above-mentioned drawbacks, such as when unnecessary signal output is generated from the waveform memory 6 when a key is not pressed, and when the waveform memory 6 is multiplexed corresponding to each sound channel. address data (accumulated value Q
When the waveform memory 6 is read out in accordance with F), the waveform memory 6 is reliably prevented from malfunctioning during a channel time when no sound generation is assigned.

このため、この発明では波形メモリ等の楽音波形発生装
置のアドレス・データ入力側にゲート回路を設け、該ゲ
ート回路を押鍵に伴い発生される楽音発生指令信号もし
くは楽音発生中を表わす信号で動作させるようにしたも
のである。以下、この発明の実施例を添付図面を参照し
て詳細に説明する。For this reason, in the present invention, a gate circuit is provided on the address/data input side of a musical waveform generator such as a waveform memory, and the gate circuit is activated by a musical tone generation command signal generated by pressing a key or a signal indicating that musical tone is being generated. It was designed so that Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第４図はこの発明の要部を示すプロツク図で、アキユム
レータ５と波形メモリ６のデコ・−ダ部６ｂとの間にこ
の発明に係るゲート回路１０が設けられる。FIG. 4 is a block diagram showing the main part of the present invention, in which a gate circuit 10 according to the present invention is provided between the accumulator 5 and the decoder section 6b of the waveform memory 6.

アキユームレータ５、波形メモリ６およびエンベロープ
発生器７については第１図および第２図に示されたもの
と全く同様のもので、これらについては既に説明したの
でここでは省略する。ゲート回路１０はアキユームレー
タ５の各出力ラインＬ１〜Ｌ６に設けられたアンド・ゲ
ート１０ａ〜１０ｆにより構成されるもので、各アンド
・ゲート１０ａ〜１０ｆには前述のキー・アサイナ２（
第１図）から発生されるエンベロープ・スタート信号Ｅ
Ｓが結合され、このエンベロープ・スタート信号ＥＳに
より動作可能となる。この場合、エンベロープ・スター
ト信号ＥＳは前述のように発音割り当てされたチヤンネ
ル時間に同期し、かつそのチヤンネル時間においてのみ
キー・アサイナ２から発生されるため、各アンド・ゲー
ト１０ａ〜１０ｆは発音割り当てされたチヤンネル時間
においてのみ動作可能とされてアキユームレータ５から
のアドレス・データ（累算値ＱＦ）を該チヤンネル時間
に同期して波形メモリ６のデコーダ部６ｂに供給する。
エンベロープ・スタート信号ＥＳが発生していない（即
ち発音割り当てされていない。）チヤンネルにおいては
アンド・ゲート１０ａ〜１０ｆが動作不能とされ、デコ
ーダ６ｂには一切の信号が供給されない。勿論、このと
きアキユームレータ５からはアドレス・データ（累算値
ＱＦ）は送出されていない（発音割り当てされていない
から）。この結果、第３図ｃに示すような発音割り当て
されていないチヤンネル（第２チヤンネル）における不
要な信号波形はアンド・ゲート１０ａ〜１０ｆでカツト
されてメモリ読み出しデコーダ６ｂには供給されない。The accumulator 5, waveform memory 6, and envelope generator 7 are completely the same as those shown in FIGS. 1 and 2, and since they have already been explained, they will not be described here. The gate circuit 10 is constituted by AND gates 10a to 10f provided on each output line L1 to L6 of the accumulator 5, and each AND gate 10a to 10f has the aforementioned key assigner 2 (
Envelope start signal E generated from Figure 1)
S is coupled and enabled by this envelope start signal ES. In this case, the envelope start signal ES is synchronized with the channel time to which sound generation is assigned as described above, and is generated from key assigner 2 only at that channel time, so each AND gate 10a to 10f is not assigned sound generation. The address data (accumulated value QF) from the accumulator 5 is supplied to the decoder section 6b of the waveform memory 6 in synchronization with the channel time.
In a channel in which the envelope start signal ES is not generated (ie, not assigned to sound generation), the AND gates 10a to 10f are rendered inoperable, and no signal is supplied to the decoder 6b. Of course, at this time, the address data (accumulated value QF) is not sent out from the accumulator 5 (because it is not assigned to sound generation). As a result, unnecessary signal waveforms in the channel to which sound generation is not assigned (second channel) as shown in FIG.

従つて波形メモリ６の誤動作の恐れは全くなくなる。ま
た演奏待機状態等の非押鍵時には、全チヤンネルにおい
てエンベロープ・スタート信号ＥＳは発生しないので、
ゲート回路１０は常時不動作となつて漏洩パルスが波形
メモ１Ｊ６の読み出し用デコーダ６ｂに供給されるのを
完全に防止し、波形メモリ６からは一切の信号が出力さ
れない。なお、この場合、ゲート回路１０の動作を制御
する信号としてエンベロープ・スタート信号ＥＳの代り
に、エンベロープ発生器７から発生されるそのチヤンネ
ルにおける発音が終了したことを表わすデイケイ終了信
号ＤＦを第４図破線に示すように不ンバータ１１で反転
した信号ＤＦを加えるようにしてもよい。Therefore, there is no possibility that the waveform memory 6 will malfunction. Also, when no keys are pressed, such as in the performance standby state, the envelope start signal ES is not generated on all channels.
The gate circuit 10 is always inactive, completely preventing leakage pulses from being supplied to the reading decoder 6b of the waveform memo 1J6, and no signal is output from the waveform memory 6. In this case, instead of the envelope start signal ES as a signal for controlling the operation of the gate circuit 10, a decay end signal DF, which is generated from the envelope generator 7 and indicates that the sound generation in that channel has ended, is used as shown in FIG. A signal DF inverted by the inverter 11 may be added as shown by the broken line.

即ち、このデイケイ終了信号ＤＦは各チヤンネルにおい
て発音が開始され発音が終了するまでの間、信号は６０
”状態となるので、このデイケイ終了信号ＤＦを反転し
た信号Ｆは前記エンベロープ・スタート信号ＥＳと全く
同様な状態を有する。従つて、デイケイ終了信号ＤＦを
利用してゲート回路１０を制御した場合でも前述の場合
と全く同様な動作が可能である。以上のように、この発
明によれば、波形メモリ等の楽音波形発生装置を使用し
て楽音を発生するようにした電子楽器において、楽音波
形発生装置の誤動作に伴い発生される不要な信号出力を
確実に防止できる効果を奏するものであり、またそのた
めの構成もきわめて簡単であつてその実用的効果は非常
に大きい。That is, the decay end signal DF is 60 from the start of sound generation to the end of sound generation in each channel.
” state, the signal F obtained by inverting this decay end signal DF has exactly the same state as the envelope start signal ES. Therefore, even when the gate circuit 10 is controlled using the decay end signal DF, The same operation as in the case described above is possible.As described above, according to the present invention, in an electronic musical instrument that uses a musical sound waveform generator such as a waveform memory to generate musical tones, musical sound waveform generation is possible. This has the effect of reliably preventing unnecessary signal output caused by malfunction of the device, and the configuration thereof is extremely simple, and its practical effects are very large.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明が適用される電子楽器の一実施例を示
すプロツク図、第２図は第１図のアキユムレータ５およ
び波形メモリ６の詳細を示す回路構成図、第３図は波形
メモリ６のアドレス・データの信号を時分割多重化する
ことによつて生じる不都合を説明するためのタイミング
・チヤート（波形図）、第４図はこの発明の一実施例を
示す要部のプロツク図である。 １・・・・・・キー・スイツチ回路、２・・・・・・キ
ー・アサイナ、３・・・・・・周波数情報記憶装置、４
，１０・・・・・・ゲート回路、５・・・・・・アキユ
ームレータ、６・・・・・・波形メモリ、７・・・・・
・エンベロープ発生器、８・・・・・・クロツク・パル
ス発生器、９・・・・・・サウンド・システム、１１・
・・・・・インバータ。1 is a block diagram showing an embodiment of an electronic musical instrument to which the present invention is applied, FIG. 2 is a circuit diagram showing details of the accumulator 5 and waveform memory 6 shown in FIG. 1, and FIG. 3 is a block diagram showing the details of the waveform memory 6. FIG. 4 is a timing chart (waveform diagram) for explaining the inconvenience caused by time-division multiplexing of the address data signals of the present invention. FIG. . DESCRIPTION OF SYMBOLS 1... Key switch circuit, 2... Key assigner, 3... Frequency information storage device, 4
, 10... Gate circuit, 5... Accumulator, 6... Waveform memory, 7...
・Envelope generator, 8...Clock pulse generator, 9...Sound system, 11.
...Inverter.

Claims (1)

【特許請求の範囲】[Claims] １ 押下鍵の音高に対応した周期で繰り返し変化する複
数ビットのデジタル・アドレス・データを発生するアド
レス・データ発生装置と、上記アドレス・データにした
がつて楽音波形の各サンプル点振幅データを順次発生す
る楽音波形発生装置とを備えた電子楽器において、上記
楽音波形発生装置のアドレス・データ入力側に設けられ
たゲート回路と、押鍵操作に対応して楽音発生指令信号
または楽音発生中を表わす信号を発生する回路とを更に
設け、上記楽音発生指令信号または楽音発生中を表わす
信号で上記ゲート回路を動作させるようにしたことを特
徴とする電子楽器。1. An address data generator that generates multi-bit digital address data that repeatedly changes at a cycle corresponding to the pitch of the pressed key, and sequentially generates amplitude data at each sample point of a musical sound waveform according to the address data. In an electronic musical instrument equipped with a musical sound waveform generating device, a gate circuit provided on the address/data input side of the musical sound waveform generating device and a musical sound generation command signal or indicating that a musical sound is being generated in response to a key press operation are provided. An electronic musical instrument, further comprising a circuit for generating a signal, and the gate circuit is operated by the musical tone generation command signal or a signal indicating that musical tone is being generated.