JPS5958995A - 交換システムの情報伝送方式 - Google Patents
交換システムの情報伝送方式Info
- Publication number
- JPS5958995A JPS5958995A JP57168310A JP16831082A JPS5958995A JP S5958995 A JPS5958995 A JP S5958995A JP 57168310 A JP57168310 A JP 57168310A JP 16831082 A JP16831082 A JP 16831082A JP S5958995 A JPS5958995 A JP S5958995A
- Authority
- JP
- Japan
- Prior art keywords
- module
- program
- modules
- bus
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer And Data Communications (AREA)
- Exchange Systems With Centralized Control (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチプロセッサ構成の交換システムにおけ
る情報伝送方式、特に、プログラムのイニシアルローデ
イングを行なうに好適な情報伝送方式に関するものであ
る。
る情報伝送方式、特に、プログラムのイニシアルローデ
イングを行なうに好適な情報伝送方式に関するものであ
る。
マルチプロセッサ構成の交換システムにおいては、従来
、プロセッサバスを介してプロセッサ間を結合したり、
データ転送路を介して、各プロセッサ相互を連結したシ
しているため、大獄のプログラムを同時に各プロセッサ
にローディングすることができない。
、プロセッサバスを介してプロセッサ間を結合したり、
データ転送路を介して、各プロセッサ相互を連結したシ
しているため、大獄のプログラムを同時に各プロセッサ
にローディングすることができない。
それに対処するためには、時分割でプログラムをローデ
ィングするか、プロセッサバス、データ転送路等の伝送
速度を上げる必要があるため、ローディング時間が長く
なったり、ローディングを経済的に行なうことができな
かったすするという欠点があった。
ィングするか、プロセッサバス、データ転送路等の伝送
速度を上げる必要があるため、ローディング時間が長く
なったり、ローディングを経済的に行なうことができな
かったすするという欠点があった。
本発明の目的は、プログラムのローディング時間の短縮
を経済的に行なえるようにした交換システムの情報伝送
方式を提供することにある。
を経済的に行なえるようにした交換システムの情報伝送
方式を提供することにある。
このような目的を達成するために、本発明では、通信用
に設けた通信用バスを交換用スイッチに接続し、１つの
モジュールに格納されているプログラムを他の複数のモ
ジュールに送出する際、交換用スイッチ上で複式接続さ
せ、この変換用スイッチを介してプログラムを被数のモ
ジュールに同時に転送するようにしたことに特徴がある
。
に設けた通信用バスを交換用スイッチに接続し、１つの
モジュールに格納されているプログラムを他の複数のモ
ジュールに送出する際、交換用スイッチ上で複式接続さ
せ、この変換用スイッチを介してプログラムを被数のモ
ジュールに同時に転送するようにしたことに特徴がある
。
以下、本発明の実施例を図面により詳細に説明する。
第１図は本発明に係る交換システムの一実施例の構成図
、第２図は第１図のモジュールの一実施例の構成図、第
６図は第２図の動作を説明するだめのタイムチャート、
第４図は第１図の動作の一例の流れを示すフローチャー
トである。
、第２図は第１図のモジュールの一実施例の構成図、第
６図は第２図の動作を説明するだめのタイムチャート、
第４図は第１図の動作の一例の流れを示すフローチャー
トである。
第１図において、１−０．・・・、 １−３１． １
−６２はモジュール７’ ２−．０−１〜２−１−ｘ、
・・・２−３１−１〜２−３１−ｘは端末、３−０．・
・・。
−６２はモジュール７’ ２−．０−１〜２−１−ｘ、
・・・２−３１−１〜２−３１−ｘは端末、３−０．・
・・。
５−３１．５−５２は通信用バス、４は時分割スイッチ
、５は制御用バス、６はファイルメモリを示しているｇ 各モジュール１−０〜１−６２間は制御用バス５によっ
て連結されており、この制御用バス５では、唯−組のモ
ジュール相互（例えば、モジュール１−０と１＝３２）
が情報の授受を行なうか、特定の唯一個のモジュール（
例えば、モジュール１−３２）が発生した情＠を残りの
全てのモジュール（例エバ、モジュール１−０〜１−６
１）が受信できるようになっているっまた、各化ジュー
ル１−０〜１−６２と時分割スイッチ４との間は通信用
バス３−０〜３−６２によって結合されている。通信用
バス３Ｌ−０〜３−３２のフレームハロ２タイムスロツ
） ｉ’ Ｓ Ｏ〜ＴＳ３１から構成されており、時分
割スイッチでは、制御用バス５を介して行なわれるモジ
ュール１−６２の制御によって、任意の通信用バス（例
えば、６−０）と任意の他の通信用バス（例えば、’３
−３２）との間の任意のタイムスロット（例えば、ＴＳ
Ｏ）と任意のタイムスロット（例えばＴ’ＳＯ）を交換
接続できる。
、５は制御用バス、６はファイルメモリを示しているｇ 各モジュール１−０〜１−６２間は制御用バス５によっ
て連結されており、この制御用バス５では、唯−組のモ
ジュール相互（例えば、モジュール１−０と１＝３２）
が情報の授受を行なうか、特定の唯一個のモジュール（
例えば、モジュール１−３２）が発生した情＠を残りの
全てのモジュール（例エバ、モジュール１−０〜１−６
１）が受信できるようになっているっまた、各化ジュー
ル１−０〜１−６２と時分割スイッチ４との間は通信用
バス３−０〜３−６２によって結合されている。通信用
バス３Ｌ−０〜３−３２のフレームハロ２タイムスロツ
） ｉ’ Ｓ Ｏ〜ＴＳ３１から構成されており、時分
割スイッチでは、制御用バス５を介して行なわれるモジ
ュール１−６２の制御によって、任意の通信用バス（例
えば、６−０）と任意の他の通信用バス（例えば、’３
−３２）との間の任意のタイムスロット（例えば、ＴＳ
Ｏ）と任意のタイムスロット（例えばＴ’ＳＯ）を交換
接続できる。
第２図は第１図のモジュールｉ−ｏ〜１−６２の構成の
一例を示すもので、図の上部（ａ）は、全てのモジュー
ル１−０〜１−３２に共通の部分であり、下部（ｂ）は
モジュール１５２に専用の部分である。
一例を示すもので、図の上部（ａ）は、全てのモジュー
ル１−０〜１−３２に共通の部分であり、下部（ｂ）は
モジュール１５２に専用の部分である。
第２図において、１１はデマルチプレクサ、１２はマル
チプレクサ、１３はタイムスロットカウンタ、 １４．
１５はセレクタ、１６はビットパラレルインタフェース
アダプタ、 １７．１８はビットシリアルインタフェー
スアダプタ、１９はマイクロプロセッサ、 ２０はメモ
リ、２１はバス、 ２２ハレシーバ２３はドライバであ
る。
チプレクサ、１３はタイムスロットカウンタ、 １４．
１５はセレクタ、１６はビットパラレルインタフェース
アダプタ、 １７．１８はビットシリアルインタフェー
スアダプタ、１９はマイクロプロセッサ、 ２０はメモ
リ、２１はバス、 ２２ハレシーバ２３はドライバであ
る。
第６図は第２図の回路の動作を説明するタイムチャート
で（ａ）は１タイムフレーム１Ｆの構成ヲ示シ、（ｂ）
ハフレームパルスＦＰ、（ｃ）［クロックパルス、（ｄ
）はタイムスロットクロックＴＳＰＯ〜ＴＳ、Ｐ ３１
をそれぞれ示している○なお、ＩＴＳば１タイムスロツ
ト、ＴＳＯ〜ＴＳ３１はタイムスロットを示す。
で（ａ）は１タイムフレーム１Ｆの構成ヲ示シ、（ｂ）
ハフレームパルスＦＰ、（ｃ）［クロックパルス、（ｄ
）はタイムスロットクロックＴＳＰＯ〜ＴＳ、Ｐ ３１
をそれぞれ示している○なお、ＩＴＳば１タイムスロツ
ト、ＴＳＯ〜ＴＳ３１はタイムスロットを示す。
第２図において、通信用バス６からの信号をリード線３
１を介してデマルチプレクサ１１に取り込み、第６図（
ａ）に示す各タイムスロットＴＳＯ〜ＴＳ３１毎のパル
ス列（第３図（ａ）のタイムスロットクロックＴＳＰ
Ｏ〜ＴＳＰ ３１が出現している時刻に対応したパル
ス列）に変換する。また通信用バス乙に送出する信号に
関しては、マルチプレクサ１２により、各ノイムスロッ
トＴＳＯ〜１゛Ｓ３１毎のパルス列（タイムスロットク
ロックＴＳＰ’ ０〜ＴＳＰ’３１が出現している時刻
に対応したパルス列）の論理和をとり、その結果をリー
ド線６２は送出する。
１を介してデマルチプレクサ１１に取り込み、第６図（
ａ）に示す各タイムスロットＴＳＯ〜ＴＳ３１毎のパル
ス列（第３図（ａ）のタイムスロットクロックＴＳＰ
Ｏ〜ＴＳＰ ３１が出現している時刻に対応したパル
ス列）に変換する。また通信用バス乙に送出する信号に
関しては、マルチプレクサ１２により、各ノイムスロッ
トＴＳＯ〜１゛Ｓ３１毎のパルス列（タイムスロットク
ロックＴＳＰ’ ０〜ＴＳＰ’３１が出現している時刻
に対応したパルス列）の論理和をとり、その結果をリー
ド線６２は送出する。
プログラムのイニシャルローディングの必要性は、制御
用バス５を介して他のモジュール（例えば、１６２）か
ら送られて来るイニシャルローディング（以下ＩＰＬと
略称する。）コマンドヲリード線５１、レシーバ２２、
ビットシリアルインタフェースアダプタ１８、バス２１
を介してマイクロプロセッサ１９で受信し、かつ、解読
することによって、判断される。それにより、マイクロ
プロセッサ１９では、バス２１、ビットパラレルインタ
フェースアダプタ１６を介して、セレクタ１４に信号を
送り、セレクタ１４を動作させ、タイムスロツ１−ＴＳ
Ｏに対応するハルス列ヲヒットシリアルアダプタ１７に
取り込めるようにし通信用バス３を介して、リード線３
１に送られてくるプログラムの受信準備をする。
用バス５を介して他のモジュール（例えば、１６２）か
ら送られて来るイニシャルローディング（以下ＩＰＬと
略称する。）コマンドヲリード線５１、レシーバ２２、
ビットシリアルインタフェースアダプタ１８、バス２１
を介してマイクロプロセッサ１９で受信し、かつ、解読
することによって、判断される。それにより、マイクロ
プロセッサ１９では、バス２１、ビットパラレルインタ
フェースアダプタ１６を介して、セレクタ１４に信号を
送り、セレクタ１４を動作させ、タイムスロツ１−ＴＳ
Ｏに対応するハルス列ヲヒットシリアルアダプタ１７に
取り込めるようにし通信用バス３を介して、リード線３
１に送られてくるプログラムの受信準備をする。
マイクロプロセッサ１９ば、この径路を介して送られて
来るプログラムを、ビットシリアルインタフェースアダ
プタ１７．バス２１．メモリ２０の径路で順次メモリ２
０に格納した後、メモリ２０に格納したプログラムの実
行に移る。それと同時に、バス２１．インタフェースア
ダプタ１８．ドライバリ６．リード線５２．制御用バス
５を介して、ＩＰＬコマンドを発したモジュール（例え
ば１−３２）にプログラムのＩＰＬを報告する。なおり
ヴンタ１３では、第６図（ｂ）および（ｃ）に示すフレ
ームパルスＦ ＰおよびクロックパルスＣｌ） Ｋ 、
１：す、タイムスロットパルスＴＳＰＯ・・・’１’５
Ｐ３１を発生する。
来るプログラムを、ビットシリアルインタフェースアダ
プタ１７．バス２１．メモリ２０の径路で順次メモリ２
０に格納した後、メモリ２０に格納したプログラムの実
行に移る。それと同時に、バス２１．インタフェースア
ダプタ１８．ドライバリ６．リード線５２．制御用バス
５を介して、ＩＰＬコマンドを発したモジュール（例え
ば１−３２）にプログラムのＩＰＬを報告する。なおり
ヴンタ１３では、第６図（ｂ）および（ｃ）に示すフレ
ームパルスＦ ＰおよびクロックパルスＣｌ） Ｋ 、
１：す、タイムスロットパルスＴＳＰＯ・・・’１’５
Ｐ３１を発生する。
次に、ＩＰＬコマンドを発するモジュール（この例では
１−３２）の動作を説明する。
１−３２）の動作を説明する。
マイクロプロセッサ１９は、イニシャルプログラムロー
ディングの必要性を周知の方法で知ると、バス２１．イ
ンタフェースアダプタ１６を介してセレクタ１５に信号
を送り、セレクタ１５を動作させ、タイムスロットＴＳ
Ｏに対応するパルス列’ｒ イアタフエースアダプタ１
７からマルチプレクサ１２に送出できるようにし、プロ
グラムの転送準備を完了する。
ディングの必要性を周知の方法で知ると、バス２１．イ
ンタフェースアダプタ１６を介してセレクタ１５に信号
を送り、セレクタ１５を動作させ、タイムスロットＴＳ
Ｏに対応するパルス列’ｒ イアタフエースアダプタ１
７からマルチプレクサ１２に送出できるようにし、プロ
グラムの転送準備を完了する。
各モジュール１−０〜１−６１に対するプログラムのＩ
Ｐ’Ｌ指示は、マイクロプロセッサ１９がＩＰＬコマン
トヲバス２１．インタフェースアダプタ１８．ドライバ
２ろ、リード線５２．制御用バス５の径路で各モジュー
ル１−０〜１−３１に送出することによって行なわれる
。続いて、マイクロプロセッサ１９は、他のモジュール
に送るフ”ログラムを、フロッピーディスク等のファイ
ルメモリ６、バス２１．メモリ２０の径路でメモリ２０
に一時格納スる。このデータをメモリ２０から取り出し
、バス２１を介１〜てインタフェースアダプタ１７に順
次（例えば１バイト単位）取り出し、セレクタ１５．マ
ルチプレクサ１２．リード線５２を通して、通信用バス
６に送出する０ このようにしてプログラムが送られて来たモシュ−／Ｌ
／ １−０〜１−６１からプログラムの受信光子Ｙし告
が発生されると、制御用バス５．り一ド線５１．レシー
バ２２．インタフェースアダプタ１８、バス２１の径路
でマイクロプロセッサ１９に送られ、このマイクロプロ
セッサ１９では、この受信完了報告をｊ９！１８ａシ、
通常の呼処理動作に移る。
Ｐ’Ｌ指示は、マイクロプロセッサ１９がＩＰＬコマン
トヲバス２１．インタフェースアダプタ１８．ドライバ
２ろ、リード線５２．制御用バス５の径路で各モジュー
ル１−０〜１−３１に送出することによって行なわれる
。続いて、マイクロプロセッサ１９は、他のモジュール
に送るフ”ログラムを、フロッピーディスク等のファイ
ルメモリ６、バス２１．メモリ２０の径路でメモリ２０
に一時格納スる。このデータをメモリ２０から取り出し
、バス２１を介１〜てインタフェースアダプタ１７に順
次（例えば１バイト単位）取り出し、セレクタ１５．マ
ルチプレクサ１２．リード線５２を通して、通信用バス
６に送出する０ このようにしてプログラムが送られて来たモシュ−／Ｌ
／ １−０〜１−６１からプログラムの受信光子Ｙし告
が発生されると、制御用バス５．り一ド線５１．レシー
バ２２．インタフェースアダプタ１８、バス２１の径路
でマイクロプロセッサ１９に送られ、このマイクロプロ
セッサ１９では、この受信完了報告をｊ９！１８ａシ、
通常の呼処理動作に移る。
次に、モジュール１−６２が他のモジュール１−０〜１
−３１に対してプログラムのローディングを行なう場合
について第１図および第４図により説明する。
−３１に対してプログラムのローディングを行なう場合
について第１図および第４図により説明する。
モジュール１−５２は、電源のオフ、オン検出等の周知
の方法で、プログラムのＩＰＬが必要な事を知ると、ま
ず、制御用バス５を介して各モジュール１−０〜１−３
１にＩＰＬコマンドを送り、プログラムのＩＰＬ準備を
させる、（第４図のステップ７１）。
の方法で、プログラムのＩＰＬが必要な事を知ると、ま
ず、制御用バス５を介して各モジュール１−０〜１−３
１にＩＰＬコマンドを送り、プログラムのＩＰＬ準備を
させる、（第４図のステップ７１）。
一方、制御用バス５を介して時分割スイッチ４をｉｌｌ
（ｌし、モジュール１−３２トモジュール１−〇〜１
−３１の間をプログラム転送器４１を介して複式接続す
る（第４図のステップ７２）。
（ｌし、モジュール１−３２トモジュール１−〇〜１
−３１の間をプログラム転送器４１を介して複式接続す
る（第４図のステップ７２）。
次に、モジュール１−６２では、ファイルメモリ６から
各モジュール１−０〜１−３１に対応するプログラムを
読み出し、通信用バス３を介してプログラム転送路４１
に順次送出する（第４図のステップ７６）。
各モジュール１−０〜１−３１に対応するプログラムを
読み出し、通信用バス３を介してプログラム転送路４１
に順次送出する（第４図のステップ７６）。
各モジュール１−０〜１−３１は、プログラムの受信を
終了すると、このプログラムを実行するとともに、制御
用バス５を介してモジュール１−３２にこの旨を報告す
る（第４図のステップ７４）。モジュール１−６２は、
各モジュール１−０〜１−３１からのプログラムの受信
終了報告がなされたことを確認して、次の処理、例えば
、通常の呼処理に移るのプログラムのＩＰＬが完了して
いないモジュールがあれば、そのモジュールにプログラ
ムを送出する動作を予じめ定められた回数（例えば、２
回）まで実施する等の動作を行なう（第４図のステップ
７５〜７８）。
終了すると、このプログラムを実行するとともに、制御
用バス５を介してモジュール１−３２にこの旨を報告す
る（第４図のステップ７４）。モジュール１−６２は、
各モジュール１−０〜１−３１からのプログラムの受信
終了報告がなされたことを確認して、次の処理、例えば
、通常の呼処理に移るのプログラムのＩＰＬが完了して
いないモジュールがあれば、そのモジュールにプログラ
ムを送出する動作を予じめ定められた回数（例えば、２
回）まで実施する等の動作を行なう（第４図のステップ
７５〜７８）。
以上述べたように、本発明によれば、比較的低速度（例
えば、９．６に５／）の制御用バス５しか持たないシス
テムであっても比較的高速度（例えは、６４Ｋｂ／）の
通信用バスろを用いて、複数のモジュールが同時にプロ
クラムのＩＰＬを経済的に行なうことが可能となり、交
換システムにおけるシステムダウンタイムの短縮、経済
化等を計ることができる。
えば、９．６に５／）の制御用バス５しか持たないシス
テムであっても比較的高速度（例えは、６４Ｋｂ／）の
通信用バスろを用いて、複数のモジュールが同時にプロ
クラムのＩＰＬを経済的に行なうことが可能となり、交
換システムにおけるシステムダウンタイムの短縮、経済
化等を計ることができる。
第１図は本発明に係る交換システムの一実施例の構成図
、第２図は第１図のモジュールの一例の構成図、第６図
は第２図の動作を説明するためのタイムチャート、第４
図は第１図の動作の流れを示すフローチャートである。 １−０〜１−６２・・・モジュール ５−０〜３−３２・・・通信用バス ４・・・時分割スイッチ ５・・・制御用バス 代理人弁理士 薄 １）利 吏よＹ・ 、−〉・１１．ｌｌ 給１７ 絶３図 ヒ、ト 第２凶
、第２図は第１図のモジュールの一例の構成図、第６図
は第２図の動作を説明するためのタイムチャート、第４
図は第１図の動作の流れを示すフローチャートである。 １−０〜１−６２・・・モジュール ５−０〜３−３２・・・通信用バス ４・・・時分割スイッチ ５・・・制御用バス 代理人弁理士 薄 １）利 吏よＹ・ 、−〉・１１．ｌｌ 給１７ 絶３図 ヒ、ト 第２凶
Claims (1)
- それぞれプロセッサを有し、かつ、端末を接続した複数
のモジュールを備えた交換システムにおいて、モジュー
ル間の通信を行なう通信用バスを交換用スイッチに接続
し、１つのモジュールに格納されているプログラムを他
の複数のモジュールに送出する際に、上記交換用スイッ
チ上で複式接続させ、該交換用スイッチを介して１つの
モジュールから複数のモジュールにプログラムを同時に
転送するようにした情報伝送方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168310A JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168310A JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958995A true JPS5958995A (ja) | 1984-04-04 |
Family
ID=15865650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168310A Pending JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958995A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188590A (ja) * | 1985-12-17 | 1987-08-18 | アメリカン テレフオン アンド テレグラフ カムパニ− | 分散制御的通信交換システム |
-
1982
- 1982-09-29 JP JP57168310A patent/JPS5958995A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188590A (ja) * | 1985-12-17 | 1987-08-18 | アメリカン テレフオン アンド テレグラフ カムパニ− | 分散制御的通信交換システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063334B1 (en) | Data processing apparatus for a multiprocessor system | |
| US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| CA1095604A (en) | Computer interface | |
| US4144407A (en) | Multiprocessor system for automatic switching of telegraphic lines | |
| KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
| EP0872799A2 (en) | PCI bus System | |
| US4447871A (en) | Data communication system with a front-end-processor | |
| JP3797491B2 (ja) | データインタフェースおよびこれを使用した高速通信システム | |
| EP0597013B1 (en) | Apparatus and method for frame switching | |
| JPH0670787B2 (ja) | 処理装置間指令転送制御システム | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPS5958995A (ja) | 交換システムの情報伝送方式 | |
| US4942573A (en) | Loosely coupled parallel network simulator | |
| JPH05257852A (ja) | プロセスデータ処理システムおよび処理方法 | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JPS5958994A (ja) | 交換システムの情報伝送方式 | |
| JPS6126706B2 (ja) | ||
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| KR100323910B1 (ko) | 데이터인터페이스 및 이를 사용한 고속통신시스템 | |
| EP0325077B1 (en) | Scanner interface for the line adapters of a communication controller | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| JPS6072053A (ja) | 機番設定方式 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 |