JPS5958995A - 交換システムの情報伝送方式 - Google Patents
交換システムの情報伝送方式Info
- Publication number
- JPS5958995A JPS5958995A JP57168310A JP16831082A JPS5958995A JP S5958995 A JPS5958995 A JP S5958995A JP 57168310 A JP57168310 A JP 57168310A JP 16831082 A JP16831082 A JP 16831082A JP S5958995 A JPS5958995 A JP S5958995A
- Authority
- JP
- Japan
- Prior art keywords
- module
- program
- modules
- bus
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer And Data Communications (AREA)
- Exchange Systems With Centralized Control (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチプロセッサ構成の交換システムにおけ
る情報伝送方式、特に、プログラムのイニシアルローデ
イングを行なうに好適な情報伝送方式に関するものであ
る。
る情報伝送方式、特に、プログラムのイニシアルローデ
イングを行なうに好適な情報伝送方式に関するものであ
る。
マルチプロセッサ構成の交換システムにおいては、従来
、プロセッサバスを介してプロセッサ間を結合したり、
データ転送路を介して、各プロセッサ相互を連結したシ
しているため、大獄のプログラムを同時に各プロセッサ
にローディングすることができない。
、プロセッサバスを介してプロセッサ間を結合したり、
データ転送路を介して、各プロセッサ相互を連結したシ
しているため、大獄のプログラムを同時に各プロセッサ
にローディングすることができない。
それに対処するためには、時分割でプログラムをローデ
ィングするか、プロセッサバス、データ転送路等の伝送
速度を上げる必要があるため、ローディング時間が長く
なったり、ローディングを経済的に行なうことができな
かったすするという欠点があった。
ィングするか、プロセッサバス、データ転送路等の伝送
速度を上げる必要があるため、ローディング時間が長く
なったり、ローディングを経済的に行なうことができな
かったすするという欠点があった。
本発明の目的は、プログラムのローディング時間の短縮
を経済的に行なえるようにした交換システムの情報伝送
方式を提供することにある。
を経済的に行なえるようにした交換システムの情報伝送
方式を提供することにある。
このような目的を達成するために、本発明では、通信用
に設けた通信用バスを交換用スイッチに接続し、1つの
モジュールに格納されているプログラムを他の複数のモ
ジュールに送出する際、交換用スイッチ上で複式接続さ
せ、この変換用スイッチを介してプログラムを被数のモ
ジュールに同時に転送するようにしたことに特徴がある
。
に設けた通信用バスを交換用スイッチに接続し、1つの
モジュールに格納されているプログラムを他の複数のモ
ジュールに送出する際、交換用スイッチ上で複式接続さ
せ、この変換用スイッチを介してプログラムを被数のモ
ジュールに同時に転送するようにしたことに特徴がある
。
以下、本発明の実施例を図面により詳細に説明する。
第1図は本発明に係る交換システムの一実施例の構成図
、第2図は第1図のモジュールの一実施例の構成図、第
6図は第2図の動作を説明するだめのタイムチャート、
第4図は第1図の動作の一例の流れを示すフローチャー
トである。
、第2図は第1図のモジュールの一実施例の構成図、第
6図は第2図の動作を説明するだめのタイムチャート、
第4図は第1図の動作の一例の流れを示すフローチャー
トである。
第1図において、1−0.・・・、 1−31. 1
−62はモジュール7’ 2−.0−1〜2−1−x、
・・・2−31−1〜2−31−xは端末、3−0.・
・・。
−62はモジュール7’ 2−.0−1〜2−1−x、
・・・2−31−1〜2−31−xは端末、3−0.・
・・。
5−31.5−52は通信用バス、4は時分割スイッチ
、5は制御用バス、6はファイルメモリを示しているg 各モジュール1−0〜1−62間は制御用バス5によっ
て連結されており、この制御用バス5では、唯−組のモ
ジュール相互(例えば、モジュール1−0と1=32)
が情報の授受を行なうか、特定の唯一個のモジュール(
例えば、モジュール1−32)が発生した情@を残りの
全てのモジュール(例エバ、モジュール1−0〜1−6
1)が受信できるようになっているっまた、各化ジュー
ル1−0〜1−62と時分割スイッチ4との間は通信用
バス3−0〜3−62によって結合されている。通信用
バス3L−0〜3−32のフレームハロ2タイムスロツ
) i’ S O〜TS31から構成されており、時分
割スイッチでは、制御用バス5を介して行なわれるモジ
ュール1−62の制御によって、任意の通信用バス(例
えば、6−0)と任意の他の通信用バス(例えば、’3
−32)との間の任意のタイムスロット(例えば、TS
O)と任意のタイムスロット(例えばT’SO)を交換
接続できる。
、5は制御用バス、6はファイルメモリを示しているg 各モジュール1−0〜1−62間は制御用バス5によっ
て連結されており、この制御用バス5では、唯−組のモ
ジュール相互(例えば、モジュール1−0と1=32)
が情報の授受を行なうか、特定の唯一個のモジュール(
例えば、モジュール1−32)が発生した情@を残りの
全てのモジュール(例エバ、モジュール1−0〜1−6
1)が受信できるようになっているっまた、各化ジュー
ル1−0〜1−62と時分割スイッチ4との間は通信用
バス3−0〜3−62によって結合されている。通信用
バス3L−0〜3−32のフレームハロ2タイムスロツ
) i’ S O〜TS31から構成されており、時分
割スイッチでは、制御用バス5を介して行なわれるモジ
ュール1−62の制御によって、任意の通信用バス(例
えば、6−0)と任意の他の通信用バス(例えば、’3
−32)との間の任意のタイムスロット(例えば、TS
O)と任意のタイムスロット(例えばT’SO)を交換
接続できる。
第2図は第1図のモジュールi−o〜1−62の構成の
一例を示すもので、図の上部(a)は、全てのモジュー
ル1−0〜1−32に共通の部分であり、下部(b)は
モジュール152に専用の部分である。
一例を示すもので、図の上部(a)は、全てのモジュー
ル1−0〜1−32に共通の部分であり、下部(b)は
モジュール152に専用の部分である。
第2図において、11はデマルチプレクサ、12はマル
チプレクサ、13はタイムスロットカウンタ、 14.
15はセレクタ、16はビットパラレルインタフェース
アダプタ、 17.18はビットシリアルインタフェー
スアダプタ、19はマイクロプロセッサ、 20はメモ
リ、21はバス、 22ハレシーバ23はドライバであ
る。
チプレクサ、13はタイムスロットカウンタ、 14.
15はセレクタ、16はビットパラレルインタフェース
アダプタ、 17.18はビットシリアルインタフェー
スアダプタ、19はマイクロプロセッサ、 20はメモ
リ、21はバス、 22ハレシーバ23はドライバであ
る。
第6図は第2図の回路の動作を説明するタイムチャート
で(a)は1タイムフレーム1Fの構成ヲ示シ、(b)
ハフレームパルスFP、(c)[クロックパルス、(d
)はタイムスロットクロックTSPO〜TS、P 31
をそれぞれ示している○なお、ITSば1タイムスロツ
ト、TSO〜TS31はタイムスロットを示す。
で(a)は1タイムフレーム1Fの構成ヲ示シ、(b)
ハフレームパルスFP、(c)[クロックパルス、(d
)はタイムスロットクロックTSPO〜TS、P 31
をそれぞれ示している○なお、ITSば1タイムスロツ
ト、TSO〜TS31はタイムスロットを示す。
第2図において、通信用バス6からの信号をリード線3
1を介してデマルチプレクサ11に取り込み、第6図(
a)に示す各タイムスロットTSO〜TS31毎のパル
ス列(第3図(a)のタイムスロットクロックTSP
O〜TSP 31が出現している時刻に対応したパル
ス列)に変換する。また通信用バス乙に送出する信号に
関しては、マルチプレクサ12により、各ノイムスロッ
トTSO〜1゛S31毎のパルス列(タイムスロットク
ロックTSP’ 0〜TSP’31が出現している時刻
に対応したパルス列)の論理和をとり、その結果をリー
ド線62は送出する。
1を介してデマルチプレクサ11に取り込み、第6図(
a)に示す各タイムスロットTSO〜TS31毎のパル
ス列(第3図(a)のタイムスロットクロックTSP
O〜TSP 31が出現している時刻に対応したパル
ス列)に変換する。また通信用バス乙に送出する信号に
関しては、マルチプレクサ12により、各ノイムスロッ
トTSO〜1゛S31毎のパルス列(タイムスロットク
ロックTSP’ 0〜TSP’31が出現している時刻
に対応したパルス列)の論理和をとり、その結果をリー
ド線62は送出する。
プログラムのイニシャルローディングの必要性は、制御
用バス5を介して他のモジュール(例えば、162)か
ら送られて来るイニシャルローディング(以下IPLと
略称する。)コマンドヲリード線51、レシーバ22、
ビットシリアルインタフェースアダプタ18、バス21
を介してマイクロプロセッサ19で受信し、かつ、解読
することによって、判断される。それにより、マイクロ
プロセッサ19では、バス21、ビットパラレルインタ
フェースアダプタ16を介して、セレクタ14に信号を
送り、セレクタ14を動作させ、タイムスロツ1−TS
Oに対応するハルス列ヲヒットシリアルアダプタ17に
取り込めるようにし通信用バス3を介して、リード線3
1に送られてくるプログラムの受信準備をする。
用バス5を介して他のモジュール(例えば、162)か
ら送られて来るイニシャルローディング(以下IPLと
略称する。)コマンドヲリード線51、レシーバ22、
ビットシリアルインタフェースアダプタ18、バス21
を介してマイクロプロセッサ19で受信し、かつ、解読
することによって、判断される。それにより、マイクロ
プロセッサ19では、バス21、ビットパラレルインタ
フェースアダプタ16を介して、セレクタ14に信号を
送り、セレクタ14を動作させ、タイムスロツ1−TS
Oに対応するハルス列ヲヒットシリアルアダプタ17に
取り込めるようにし通信用バス3を介して、リード線3
1に送られてくるプログラムの受信準備をする。
マイクロプロセッサ19ば、この径路を介して送られて
来るプログラムを、ビットシリアルインタフェースアダ
プタ17.バス21.メモリ20の径路で順次メモリ2
0に格納した後、メモリ20に格納したプログラムの実
行に移る。それと同時に、バス21.インタフェースア
ダプタ18.ドライバリ6.リード線52.制御用バス
5を介して、IPLコマンドを発したモジュール(例え
ば1−32)にプログラムのIPLを報告する。なおり
ヴンタ13では、第6図(b)および(c)に示すフレ
ームパルスF PおよびクロックパルスCl) K 、
1:す、タイムスロットパルスTSPO・・・’1’5
P31を発生する。
来るプログラムを、ビットシリアルインタフェースアダ
プタ17.バス21.メモリ20の径路で順次メモリ2
0に格納した後、メモリ20に格納したプログラムの実
行に移る。それと同時に、バス21.インタフェースア
ダプタ18.ドライバリ6.リード線52.制御用バス
5を介して、IPLコマンドを発したモジュール(例え
ば1−32)にプログラムのIPLを報告する。なおり
ヴンタ13では、第6図(b)および(c)に示すフレ
ームパルスF PおよびクロックパルスCl) K 、
1:す、タイムスロットパルスTSPO・・・’1’5
P31を発生する。
次に、IPLコマンドを発するモジュール(この例では
1−32)の動作を説明する。
1−32)の動作を説明する。
マイクロプロセッサ19は、イニシャルプログラムロー
ディングの必要性を周知の方法で知ると、バス21.イ
ンタフェースアダプタ16を介してセレクタ15に信号
を送り、セレクタ15を動作させ、タイムスロットTS
Oに対応するパルス列’r イアタフエースアダプタ1
7からマルチプレクサ12に送出できるようにし、プロ
グラムの転送準備を完了する。
ディングの必要性を周知の方法で知ると、バス21.イ
ンタフェースアダプタ16を介してセレクタ15に信号
を送り、セレクタ15を動作させ、タイムスロットTS
Oに対応するパルス列’r イアタフエースアダプタ1
7からマルチプレクサ12に送出できるようにし、プロ
グラムの転送準備を完了する。
各モジュール1−0〜1−61に対するプログラムのI
P’L指示は、マイクロプロセッサ19がIPLコマン
トヲバス21.インタフェースアダプタ18.ドライバ
2ろ、リード線52.制御用バス5の径路で各モジュー
ル1−0〜1−31に送出することによって行なわれる
。続いて、マイクロプロセッサ19は、他のモジュール
に送るフ”ログラムを、フロッピーディスク等のファイ
ルメモリ6、バス21.メモリ20の径路でメモリ20
に一時格納スる。このデータをメモリ20から取り出し
、バス21を介1〜てインタフェースアダプタ17に順
次(例えば1バイト単位)取り出し、セレクタ15.マ
ルチプレクサ12.リード線52を通して、通信用バス
6に送出する0 このようにしてプログラムが送られて来たモシュ−/L
/ 1−0〜1−61からプログラムの受信光子Yし告
が発生されると、制御用バス5.り一ド線51.レシー
バ22.インタフェースアダプタ18、バス21の径路
でマイクロプロセッサ19に送られ、このマイクロプロ
セッサ19では、この受信完了報告をj9!18aシ、
通常の呼処理動作に移る。
P’L指示は、マイクロプロセッサ19がIPLコマン
トヲバス21.インタフェースアダプタ18.ドライバ
2ろ、リード線52.制御用バス5の径路で各モジュー
ル1−0〜1−31に送出することによって行なわれる
。続いて、マイクロプロセッサ19は、他のモジュール
に送るフ”ログラムを、フロッピーディスク等のファイ
ルメモリ6、バス21.メモリ20の径路でメモリ20
に一時格納スる。このデータをメモリ20から取り出し
、バス21を介1〜てインタフェースアダプタ17に順
次(例えば1バイト単位)取り出し、セレクタ15.マ
ルチプレクサ12.リード線52を通して、通信用バス
6に送出する0 このようにしてプログラムが送られて来たモシュ−/L
/ 1−0〜1−61からプログラムの受信光子Yし告
が発生されると、制御用バス5.り一ド線51.レシー
バ22.インタフェースアダプタ18、バス21の径路
でマイクロプロセッサ19に送られ、このマイクロプロ
セッサ19では、この受信完了報告をj9!18aシ、
通常の呼処理動作に移る。
次に、モジュール1−62が他のモジュール1−0〜1
−31に対してプログラムのローディングを行なう場合
について第1図および第4図により説明する。
−31に対してプログラムのローディングを行なう場合
について第1図および第4図により説明する。
モジュール1−52は、電源のオフ、オン検出等の周知
の方法で、プログラムのIPLが必要な事を知ると、ま
ず、制御用バス5を介して各モジュール1−0〜1−3
1にIPLコマンドを送り、プログラムのIPL準備を
させる、(第4図のステップ71)。
の方法で、プログラムのIPLが必要な事を知ると、ま
ず、制御用バス5を介して各モジュール1−0〜1−3
1にIPLコマンドを送り、プログラムのIPL準備を
させる、(第4図のステップ71)。
一方、制御用バス5を介して時分割スイッチ4をill
(lし、モジュール1−32トモジュール1−〇〜1
−31の間をプログラム転送器41を介して複式接続す
る(第4図のステップ72)。
(lし、モジュール1−32トモジュール1−〇〜1
−31の間をプログラム転送器41を介して複式接続す
る(第4図のステップ72)。
次に、モジュール1−62では、ファイルメモリ6から
各モジュール1−0〜1−31に対応するプログラムを
読み出し、通信用バス3を介してプログラム転送路41
に順次送出する(第4図のステップ76)。
各モジュール1−0〜1−31に対応するプログラムを
読み出し、通信用バス3を介してプログラム転送路41
に順次送出する(第4図のステップ76)。
各モジュール1−0〜1−31は、プログラムの受信を
終了すると、このプログラムを実行するとともに、制御
用バス5を介してモジュール1−32にこの旨を報告す
る(第4図のステップ74)。モジュール1−62は、
各モジュール1−0〜1−31からのプログラムの受信
終了報告がなされたことを確認して、次の処理、例えば
、通常の呼処理に移るのプログラムのIPLが完了して
いないモジュールがあれば、そのモジュールにプログラ
ムを送出する動作を予じめ定められた回数(例えば、2
回)まで実施する等の動作を行なう(第4図のステップ
75〜78)。
終了すると、このプログラムを実行するとともに、制御
用バス5を介してモジュール1−32にこの旨を報告す
る(第4図のステップ74)。モジュール1−62は、
各モジュール1−0〜1−31からのプログラムの受信
終了報告がなされたことを確認して、次の処理、例えば
、通常の呼処理に移るのプログラムのIPLが完了して
いないモジュールがあれば、そのモジュールにプログラ
ムを送出する動作を予じめ定められた回数(例えば、2
回)まで実施する等の動作を行なう(第4図のステップ
75〜78)。
以上述べたように、本発明によれば、比較的低速度(例
えば、9.6に5/)の制御用バス5しか持たないシス
テムであっても比較的高速度(例えは、64Kb/)の
通信用バスろを用いて、複数のモジュールが同時にプロ
クラムのIPLを経済的に行なうことが可能となり、交
換システムにおけるシステムダウンタイムの短縮、経済
化等を計ることができる。
えば、9.6に5/)の制御用バス5しか持たないシス
テムであっても比較的高速度(例えは、64Kb/)の
通信用バスろを用いて、複数のモジュールが同時にプロ
クラムのIPLを経済的に行なうことが可能となり、交
換システムにおけるシステムダウンタイムの短縮、経済
化等を計ることができる。
第1図は本発明に係る交換システムの一実施例の構成図
、第2図は第1図のモジュールの一例の構成図、第6図
は第2図の動作を説明するためのタイムチャート、第4
図は第1図の動作の流れを示すフローチャートである。 1−0〜1−62・・・モジュール 5−0〜3−32・・・通信用バス 4・・・時分割スイッチ 5・・・制御用バス 代理人弁理士 薄 1)利 吏よY・ 、−〉・11.ll 給17 絶3図 ヒ、ト 第2凶
、第2図は第1図のモジュールの一例の構成図、第6図
は第2図の動作を説明するためのタイムチャート、第4
図は第1図の動作の流れを示すフローチャートである。 1−0〜1−62・・・モジュール 5−0〜3−32・・・通信用バス 4・・・時分割スイッチ 5・・・制御用バス 代理人弁理士 薄 1)利 吏よY・ 、−〉・11.ll 給17 絶3図 ヒ、ト 第2凶
Claims (1)
- それぞれプロセッサを有し、かつ、端末を接続した複数
のモジュールを備えた交換システムにおいて、モジュー
ル間の通信を行なう通信用バスを交換用スイッチに接続
し、1つのモジュールに格納されているプログラムを他
の複数のモジュールに送出する際に、上記交換用スイッ
チ上で複式接続させ、該交換用スイッチを介して1つの
モジュールから複数のモジュールにプログラムを同時に
転送するようにした情報伝送方式0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57168310A JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57168310A JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5958995A true JPS5958995A (ja) | 1984-04-04 |
Family
ID=15865650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57168310A Pending JPS5958995A (ja) | 1982-09-29 | 1982-09-29 | 交換システムの情報伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5958995A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188590A (ja) * | 1985-12-17 | 1987-08-18 | アメリカン テレフオン アンド テレグラフ カムパニ− | 分散制御的通信交換システム |
-
1982
- 1982-09-29 JP JP57168310A patent/JPS5958995A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188590A (ja) * | 1985-12-17 | 1987-08-18 | アメリカン テレフオン アンド テレグラフ カムパニ− | 分散制御的通信交換システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0063334B1 (en) | Data processing apparatus for a multiprocessor system | |
US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
CA1095604A (en) | Computer interface | |
US4144407A (en) | Multiprocessor system for automatic switching of telegraphic lines | |
KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
EP0872799A2 (en) | PCI bus System | |
US4447871A (en) | Data communication system with a front-end-processor | |
JP3797491B2 (ja) | データインタフェースおよびこれを使用した高速通信システム | |
EP0597013B1 (en) | Apparatus and method for frame switching | |
JPH0670787B2 (ja) | 処理装置間指令転送制御システム | |
JP2877095B2 (ja) | マルチプロセッサシステム | |
JPS5958995A (ja) | 交換システムの情報伝送方式 | |
US4942573A (en) | Loosely coupled parallel network simulator | |
JPH05257852A (ja) | プロセスデータ処理システムおよび処理方法 | |
US5398233A (en) | Method of resetting coupled modules and system using the method | |
JPS5958994A (ja) | 交換システムの情報伝送方式 | |
JPS6126706B2 (ja) | ||
JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
KR100323910B1 (ko) | 데이터인터페이스 및 이를 사용한 고속통신시스템 | |
EP0325077B1 (en) | Scanner interface for the line adapters of a communication controller | |
KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
JP2996089B2 (ja) | 論理シミュレーション装置 | |
JPS6072053A (ja) | 機番設定方式 | |
JPS61131057A (ja) | シリアルi/o方式 |