JPS5958912A - Analog input device - Google Patents

Abstract

PURPOSE:To reduce the time required for the input of each input signal and the input period, and to eliminate adverse effect on the accuracy, by deciding a suitable gain with an output of an A/D converter and controlling the gain of an amplifier at the next sampling. CONSTITUTION:When an output of the A/D converter 4 is a prescribed value, e.g., less than the value of a half of full scale, an adequate gain deciding circuit 5 decides a value further larger value than the suitable gain stored in a gain memory 6 as a new suitable gain. When an output of the A/D converter 4 overflows, a value further smaller than the suitable gain stored in the gain memory 6 is decided as the suitable gain. A suitable gain to an analog input signal selected based on the output of the A/D converter is stored with the adequate gain deciding circuit 5 and the gain memory 6, and a gain setter 9 is formed designating the suitable gain stored at the next sampling of the analog input signal.

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はアナログ入力装置に関し、複数のアナログ入力
を順次周期的にサンプリングし、アナログ・デジタル変
換して、デジタルデータ処理装置に供給するアナログ入
力装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to an analog input device, and more particularly, to an analog input device that sequentially and periodically samples a plurality of analog inputs, performs analog-to-digital conversion, and supplies the converted analog inputs to a digital data processing device. .

〔発明の背景技術と問題点〕[Background technology and problems of the invention]

このようなアナログ入力装置においては、アナログ入力
信号の大きさの変化に応じて増幅器のゲインを切換える
ことにより、増幅器の出力が、適正範囲の最大値（これ
を以下フルスケールという）に近（なるようにするのが
、精度の向上の観点から言って望ましい。この要求に応
えるため、従来はまず１つのアナログ入力信号を選択し
て、最小のゲインで増幅し、増幅器の出力側の信号の大
きさに基いて最適ゲインを計算し、次にこの計算された
ゲインで、同一の入力信号の増幅を行なうこととしてい
た。このため、７つのアナログ入力信号の入力に時間が
かかり、入力信号の数が多い場合には入力周期が長くな
りすぎるという問題がありた。また、アナログ入力装置
の回路方式によっては、同一の入力信号を２回続げ【サ
ンプリングすると、精度に悪影響を与えることがある。In such an analog input device, by switching the gain of the amplifier according to changes in the magnitude of the analog input signal, the output of the amplifier can be brought close to the maximum value in the appropriate range (hereinafter referred to as full scale). It is desirable from the viewpoint of improving accuracy.To meet this requirement, conventionally, one analog input signal is first selected and amplified with the minimum gain, and the magnitude of the signal at the output side of the amplifier is The optimum gain was calculated based on the above, and then the same input signal was amplified using this calculated gain.As a result, it took time to input seven analog input signals, and the number of input signals increased. If there are many input signals, there is a problem that the input period becomes too long.Furthermore, depending on the circuit system of the analog input device, sampling the same input signal twice in a row may have a negative effect on accuracy.

従って、このような回路方式の場合には、上記の方法を
用いることができなかった。Therefore, in the case of such a circuit system, the above method cannot be used.

〔発明の目的〕　　゛ 本発明の目的は、各入力信号の入力に要する時間が短く
、入力周期が短く、また精度に悪影響を与えることがな
いアナログ入力装置を提供することにある。[Object of the Invention] An object of the present invention is to provide an analog input device in which the time required to input each input signal is short, the input period is short, and accuracy is not adversely affected.

〔発明の実施例〕[Embodiments of the invention]

第７図は本発明の一実施例を示したものである。 FIG. 7 shows an embodiment of the present invention.

同図にもいてアナログ入力信号Ａ。、Ａ１．・・・Ａｎ
は入力端子”Ｏ＋Ｔｌ＋・・・Ｔｎ　を介して信号調整
回路／に供給される。信号調整回路／は入力されたａ数
のアナログ信号Ａ。、　Ａ　Ｉ、・・・Ａｍを適当なレ
ベルの電圧に変換する。この信号調整回路／がら出力さ
れるアナログ（ｉ号Ａ。、Ａ１．・・・Ａｍはマルチプ
レクサコに入力される。マルチプレクサａは、制御回路
ｇから出力される指定信号に従って、複数のアナログ入
力信号の中から７つを選択出力する。制御回路ｇによる
アナログ信号の指定は、複数のアナログ入力信号に対し
て、順次行なわれる。Also in the same figure is analog input signal A. , A1. ...An
are supplied to the signal conditioning circuit/ through the input terminals "O+Tl+...Tn.The signal conditioning circuit/ is inputted with a number of analog signals A., A, I,...Am to a voltage of an appropriate level. The analog output from this signal adjustment circuit (i. The control circuit g selects and outputs seven analog input signals from among the analog input signals.The designation of the analog signals by the control circuit g is performed sequentially for the plurality of analog input signals.

マルチプレクサλから選択出力されたアナログ信号は増
幅器３に出力される。この増幅器３はゲイン切換え可能
な増幅器である。この増幅器３のゲインは後述する適正
ゲイン決定回路Ｓによって指定される。増幅器３で増幅
されたアナログ信号はアナログ・デジタル変換器グに出
力される。アナログ・デジタル変換器（以下〜重度換器
という）夕は、制御回路ざによって指定されたタイミン
グでＡ／／ｂ変換を行なう。Ｄ／Ａ変換器ｑから出力さ
れるデジタル信号は制御回路ｇによるアドレス指定にて
データメモリ７に記憶された後、ＣＰＵへ適正ゲイン決
定回路よは、Ｎ勺変換器ｑの出力に基いて適正ゲインを
決定する。ゲインメモリ６は適正ゲイン決定回路Ｓで決
定された適正ゲインを制御回路とによるアドレス指定に
基づいて記憶１−る。The analog signal selectively output from the multiplexer λ is output to the amplifier 3. This amplifier 3 is a gain switchable amplifier. The gain of this amplifier 3 is specified by an appropriate gain determining circuit S, which will be described later. The analog signal amplified by the amplifier 3 is output to an analog-to-digital converter. The analog-to-digital converter (hereinafter referred to as a heavy converter) performs A//b conversion at a timing specified by a control circuit. The digital signal output from the D/A converter q is stored in the data memory 7 by address designation by the control circuit g, and then sent to the CPU by the appropriate gain determining circuit or the appropriate gain determination circuit based on the output of the N-digital converter q. Determine the gain. The gain memory 6 stores the appropriate gain determined by the appropriate gain determining circuit S based on address designation by the control circuit.

本発明においては、／サンプリング周期後に同一のアナ
ログ入力信号が選択されると、増幅器３に対してそのア
ナログ人力に対応する適正ゲインがゲインメモリ６から
読み出される。即ち、制御回路ｇはマルチプレクサコに
対してアナログ入力信号の７つを選択指示すると同時に
、ゲインメモリ乙に対してその選択指示したアナログ入
力信号と対応するゲインを読出すアドレスを出力する。In the present invention, when the same analog input signal is selected after /sampling period, the appropriate gain corresponding to the analog input signal for the amplifier 3 is read out from the gain memory 6. That is, the control circuit g instructs the multiplexer to select seven analog input signals, and at the same time outputs an address for reading out the gain corresponding to the selected analog input signal to the gain memory B.

一方、ゲインメモリ６は、第２図に示すように、アナロ
グ入力信号Ａ。、Ａ８．・・・Ａｎ　に対応するアトｌ
／スＬｏ、Ｌ、、・・・Ｌｎ　に前回のサンプリングの
時に決定された適正ゲインが記憶されている。また、適
正ゲイン決定回路左は、Ｋ生変換器ダの出力が所定値例
えばフルスケールの−の値よりも小さければ、ゲインメ
モリＡｌＩＣ記憶されている適正ゲインよりも一段大き
な値を新たな適正ゲインと決定する。〜重液換器りの出
力が、オーバーフローしている場合には、ゲインメモリ
乙に記憶されている適正ゲインよりも一段小さな値を新
たな適正ゲインと決定する。いずれの場合もゲインメモ
リ６の内容は新たな適正ゲインに書換えられる。On the other hand, the gain memory 6 receives the analog input signal A as shown in FIG. , A8.・・・Atl corresponding to An
/S Lo, L, . . . Ln stores the appropriate gain determined at the time of the previous sampling. In addition, if the output of the K raw converter DA is smaller than a predetermined value, for example, a negative value of full scale, the appropriate gain determining circuit on the left sets a value one step larger than the appropriate gain stored in the gain memory AlIC as a new appropriate gain. I decide. - If the output of the heavy liquid exchanger 1 is overflowing, a value one step smaller than the proper gain stored in the gain memory B is determined as a new proper gain. In either case, the contents of the gain memory 6 are rewritten to a new appropriate gain.

Ａ／４）変換器グの出力がフルスケールとその＋との間
にあるときは、適正ゲインの書換は行なわれない。以上
のうち、適正ゲイン決定回路Ｓとゲインメモリ６とによ
り、〜重液換器の出力に基いて選択されているアナログ
入力信号に対する適正ゲインを記憶し、そのアナログ入
力信号の次のサンプリング時に記憶された適正ゲイシを
増幅器３に対して指定するゲイン設定器デが構成されで
いる。A/4) When the output of the converter is between full scale and +, the appropriate gain is not rewritten. Among the above, the appropriate gain determination circuit S and the gain memory 6 memorize the appropriate gain for the analog input signal selected based on the output of the heavy liquid changer, and store it at the time of the next sampling of the analog input signal. A gain setting device is configured to specify the appropriate gain determined for the amplifier 3.

データメモリ７は、Ａ／ｉ）変換器弘の出方と、ゲイン
メモリＡの出力とを、制御回路ざにより指定されている
アドレス”Ｏ＋　ＩＪＩ　＋・・・Ｌｌｌ　（第３図）
に記憶する。記憶されたデータは後に電子計算機の中央
処理装置ＣＰＵ　（図示しない）に転送される。The data memory 7 stores the output of the A/i) converter and the output of the gain memory A at the address "O+IJI+...Lll" specified by the control circuit (Figure 3).
to be memorized. The stored data is later transferred to the computer's central processing unit CPU (not shown).

サンプリング周期は、アナログ入力信号の数（ｎ＋／）
と、一つのアナログ入力信号の入力に要する数に関係す
る。アナログ入力信号の変化が、サンプリング周期に対
して急である場合には、前回のサンプリング時のデータ
に基いて決定されたゲインが必ずしも適正ではなくなり
、精度が低下する。特に、アナログ信号が急に増大した
場合には、前回のサンプリング時に決定されたゲインで
増幅するとオーバーフローし、有効なデータが得られな
くなる。サンプリング周期の決定にあたっては、上記の
点を考慮し、必要にして十分なだけ短（しておくのが望
ましい。The sampling period is the number of analog input signals (n+/)
This relates to the number of inputs required for one analog input signal. If the analog input signal changes rapidly with respect to the sampling period, the gain determined based on the data from the previous sampling will not necessarily be appropriate, resulting in a decrease in accuracy. In particular, if the analog signal suddenly increases, amplification using the gain determined at the previous sampling will overflow, making it impossible to obtain valid data. When determining the sampling period, it is desirable to consider the above points and keep it as short as necessary.

尚、すべてのアナログ入力信号に対して同一のサンプリ
ング周期でサンプリングする場合だけではな（、一部の
、急に変化する、アナログ入力信号に対しては短い周期
で、他のアナログ入力信号に対しては長い周期でサンプ
リングを行なう場合にも本発明を適用することができる
。また、上記の実施例では、適正ゲインを変更するかど
うかを、Ｎ南蛮換器の出力がフルスケールとその十の間
の範囲にあるかどうかに基いて決定することとしたが、
フルスケールや、その十の値に代えて他の値を基準値と
して用いることもできる。さらに、適正ゲインの変更の
幅は、アナログ入力信号の変化の特性や、サンプリング
周期等を考慮に入れて、適当に定めることができる。特
に、データのオーバーフローが生ずる可能性を減少させ
るため、ゲインの増大にあたっては、ゲインの減少の場
合よりも変更幅を小さなものとすることもできる。また
、適正ゲインメモリＡおよびデータメモリ７は、ＣＰＵ
内部のメモリの一部によって構成することもできる。Note that this is not the only case where all analog input signals are sampled at the same sampling period (some rapidly changing analog input signals are sampled at a short period, and other analog input signals are sampled at a short period). The present invention can also be applied when sampling is performed at a long period.In addition, in the above embodiment, whether or not to change the appropriate gain is determined depending on whether the output of the N converter is full scale or tenths of the full scale. The decision was made based on whether or not it was within the range between
Other values can also be used as the reference value instead of full scale or its tens value. Further, the range of change in the appropriate gain can be appropriately determined by taking into consideration the characteristics of changes in the analog input signal, the sampling period, and the like. In particular, in order to reduce the possibility of data overflow occurring, when increasing the gain, the range of change may be smaller than when decreasing the gain. Further, the proper gain memory A and the data memory 7 are
It can also be configured by a part of internal memory.

以上のように本発明によれば、各入力信号の入力に要す
る時間が短く、入力周期が短く、また精度のよいアナロ
グ入力装置が得られる。As described above, according to the present invention, it is possible to obtain an analog input device that takes less time to input each input signal, has a short input cycle, and has high accuracy.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明一実施例のアナログ入力装置を示すブロ
ック線図、第２図および第３図はそれぞれ適正ゲインメ
モリおよびデータメモリのメモリミャップである。 コ・・・マルチプレクサ、３・・・増幅器、ｌ・・・〜
重度換器、Ｓ・・・適正ゲイン決定回路、６川適正ゲイ
ンメモリ、り・・・適正ゲイン設定器。 出願人代理人　　猪　股　　　　清 第２図 −５０−FIG. 1 is a block diagram showing an analog input device according to an embodiment of the present invention, and FIGS. 2 and 3 are memory maps of a proper gain memory and a data memory, respectively. Co...Multiplexer, 3...Amplifier, l...~
Heavy duty converter, S...appropriate gain determination circuit, 6-way appropriate gain memory, R...appropriate gain setting device. Applicant's agent Kiyoshi Inomata Figure 2-50-

Claims (1)

【特許請求の範囲】[Claims] 制御回路の出力信号により複数のアナログ入力信号の中
から指定された１つのアナログ入力信号を選択するマル
チプレクサと、８適正ゲインを設定する適正ゲイン設定
器と、前記マルチプレクサで選択されたアナログ入力信
号を前記適正ゲイン設定器で設定されたゲインで増幅す
るゲイン切換可能な増幅器と、前記増幅器の出力をディ
ジタル信号に変換するアナログ・ディジタル変換器とを
備え、前記適正ゲイン設定器は、前記アナログ・ディジ
タル変換器の出力に基いて適正ゲインを決定して記憶し
、各アナログ入力信号が前記増幅器により増幅される時
、入力信号に対応する適正ゲインを読み出し前記増幅器
に出力することを特徴とするアナログ入力装Ｍ、。a multiplexer that selects one analog input signal specified from a plurality of analog input signals by an output signal of a control circuit; a proper gain setter that sets 8 proper gains; The appropriate gain setting device includes a gain switchable amplifier that amplifies with the gain set by the appropriate gain setting device, and an analog-to-digital converter that converts the output of the amplifier into a digital signal. An analog input characterized in that an appropriate gain is determined and stored based on the output of the converter, and when each analog input signal is amplified by the amplifier, the appropriate gain corresponding to the input signal is read out and output to the amplifier. Mounting M.