JPS5958538A - 文字図形表示装置 - Google Patents
文字図形表示装置Info
- Publication number
- JPS5958538A JPS5958538A JP57168331A JP16833182A JPS5958538A JP S5958538 A JPS5958538 A JP S5958538A JP 57168331 A JP57168331 A JP 57168331A JP 16833182 A JP16833182 A JP 16833182A JP S5958538 A JPS5958538 A JP S5958538A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- screen
- dma
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/40—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which both a pattern determined by character code and another pattern are displayed simultaneously, or either pattern is displayed selectively, e.g. with character code memory and APA, i.e. all-points-addressable, memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の対象〕
本発明は、文字図形信号発生装置に係り、特に、パーソ
ナルコンビーータに好適な文字と図形を重ね合わせてラ
スタースキャン方式で表示できるタイプの装置に関する
。
ナルコンビーータに好適な文字と図形を重ね合わせてラ
スタースキャン方式で表示できるタイプの装置に関する
。
現在、急速に普及しつつあるノ（−ソナルコンピュータ
は、一般にラスタース午ヤン型のＣＲＴ表示装置を接続
できる。）く−ソナルコンビー−タは多目的な用途に対
応可能とするため、文字と図形の両方を前記（、ＲＴ画
面上に表示できるものが多く、中でも文字と図形を重ね
合わせて表示できるタイプのものは表示効果や使い勝手
の面で高く評価されている。このような機能を実現する
手段として例えば第１図に示すような構成が考えられて
いる。第１図において、１はクロック信号発生部、２は
表示クロックＳ６は表示アドレス発生部、４は表示下位
アドレス５はラスタ一番号信号、６は文字用上位アドレ
ス、７は中央演算処理装置（以下ＭＰＵと略す）データ
バス、８は図形ページ設定レジスタ、９は図形ページ選
択信号、１０は上位アドレス切換え部、１１は上位アド
レス切換え信号、１２は表示用上位アドレス、１３はＭ
ＰＵデータバス、１４ＧまＭＰＵ表示アドレス切換え部
、１５はＭＰＵ表示切換え信号、１６は表示用読み書き
可能メモリ（以下表示ＲＡＭと略す）１７は図形データ
ラッチ１８は文字データラッチ、１９は文字パターン発
生器、２０は映像信号合成部、２１はＣＢ、Ｔ表示装置
である。第１図における信号の流れを以下に述べる。ク
ロック信号発生部１で発生した表示クロック２を基準と
して、表示アドレス発生部３から１文字表示周期で更新
される表示下位アドレス４．ラスタ一番号信号５、文字
用上位アドレス６を発生する。上位アドレス切換え部１
０では、１文字表示期間の前半と後半を切換える上位ア
ドレス切換え信号１１により、前記前半期間には前記文
字用上位アドレス６を、前記後半期間には図形用上位ア
ドレス、即ち前記ラスク一番号信号５と図形ページ設定
レジスタ８の出力である図形ページ選択信号９を表示上
位アドレス１２として出力する。ＭＰＵ表示アドレス切
換え部１４では、ＭＰＵ表示切換え信号１５にもとずい
てＭＰＵ期間にはＭＰＵアドレスバス１３を、表示期間
には前記表示下位アドレス４と表示上位アドレス１２を
表示メモリ１６に与える。表示期間に上記表示ＲＡＭ１
６より読み出されたデータのうち前記１文字期間の前半
期間の出力データは文字データラッチ１Ｂに、後半期間
の出力データは図形データラッチ１７に取り込まれる。
は、一般にラスタース午ヤン型のＣＲＴ表示装置を接続
できる。）く−ソナルコンビー−タは多目的な用途に対
応可能とするため、文字と図形の両方を前記（、ＲＴ画
面上に表示できるものが多く、中でも文字と図形を重ね
合わせて表示できるタイプのものは表示効果や使い勝手
の面で高く評価されている。このような機能を実現する
手段として例えば第１図に示すような構成が考えられて
いる。第１図において、１はクロック信号発生部、２は
表示クロックＳ６は表示アドレス発生部、４は表示下位
アドレス５はラスタ一番号信号、６は文字用上位アドレ
ス、７は中央演算処理装置（以下ＭＰＵと略す）データ
バス、８は図形ページ設定レジスタ、９は図形ページ選
択信号、１０は上位アドレス切換え部、１１は上位アド
レス切換え信号、１２は表示用上位アドレス、１３はＭ
ＰＵデータバス、１４ＧまＭＰＵ表示アドレス切換え部
、１５はＭＰＵ表示切換え信号、１６は表示用読み書き
可能メモリ（以下表示ＲＡＭと略す）１７は図形データ
ラッチ１８は文字データラッチ、１９は文字パターン発
生器、２０は映像信号合成部、２１はＣＢ、Ｔ表示装置
である。第１図における信号の流れを以下に述べる。ク
ロック信号発生部１で発生した表示クロック２を基準と
して、表示アドレス発生部３から１文字表示周期で更新
される表示下位アドレス４．ラスタ一番号信号５、文字
用上位アドレス６を発生する。上位アドレス切換え部１
０では、１文字表示期間の前半と後半を切換える上位ア
ドレス切換え信号１１により、前記前半期間には前記文
字用上位アドレス６を、前記後半期間には図形用上位ア
ドレス、即ち前記ラスク一番号信号５と図形ページ設定
レジスタ８の出力である図形ページ選択信号９を表示上
位アドレス１２として出力する。ＭＰＵ表示アドレス切
換え部１４では、ＭＰＵ表示切換え信号１５にもとずい
てＭＰＵ期間にはＭＰＵアドレスバス１３を、表示期間
には前記表示下位アドレス４と表示上位アドレス１２を
表示メモリ１６に与える。表示期間に上記表示ＲＡＭ１
６より読み出されたデータのうち前記１文字期間の前半
期間の出力データは文字データラッチ１Ｂに、後半期間
の出力データは図形データラッチ１７に取り込まれる。
前記文字データラッチ１８の出力は文字パターン発生器
１９で前記ラスタ一番号信号５を用いて文字パターン信
号に変換され映像信号合成部２ｏへ人力される。
１９で前記ラスタ一番号信号５を用いて文字パターン信
号に変換され映像信号合成部２ｏへ人力される。
一方゛、前記図形データラッチ１７の出力である図形パ
ターン信号も映像信号合成部にへカされ直列変換、重ね
合わせなどの処理を行なった後ＣＲＴ表示装置２１へ出
力され、可視像となる。
ターン信号も映像信号合成部にへカされ直列変換、重ね
合わせなどの処理を行なった後ＣＲＴ表示装置２１へ出
力され、可視像となる。
第２図に、前出の表示ＲＡＭ１６のメモリマツプを示す
。表示ＲＡＭ１６には例えば日立製ＨＭ４８６４のよう
な６４にビットダイナミックＲＡＭを８個並列に用い６
４にバイトで構成しているこのうち前半３２にバイ（は
図形用領域、後半６２にバイトは文字用領域として割り
当てている。
。表示ＲＡＭ１６には例えば日立製ＨＭ４８６４のよう
な６４にビットダイナミックＲＡＭを８個並列に用い６
４にバイトで構成しているこのうち前半３２にバイ（は
図形用領域、後半６２にバイトは文字用領域として割り
当てている。
第２図において１ページとは１画面のことを意味する。
この例では文字画面１ペ一ジ分として８０字×２５行の
表示が行なえる２にバイトの容量を使用し、文字用とし
ては第０ページから第１５ページまで計１６ページを持
つ。図形画面を構成するには１ページあたり文字画面の
８倍にあたる１６にバイトを使用する。これ０１１画面
６４０Ｘ ２００ ドツトの表示を行なえる容量で
ある。
表示が行なえる２にバイトの容量を使用し、文字用とし
ては第０ページから第１５ページまで計１６ページを持
つ。図形画面を構成するには１ページあたり文字画面の
８倍にあたる１６にバイトを使用する。これ０１１画面
６４０Ｘ ２００ ドツトの表示を行なえる容量で
ある。
下表に、表示期間の前記表示几ＡＭ１６へのアドレス１
６ビツトの与え方を示す。最上（立ビットＡ１５は、前
述した前半３２ ＫＡイトの図形用領域か、後半の文字
用領域かを指定するビットなので、図形期間すなわち、
１文字期間の後半Ｇま常にゞＬ“、文字期間すなわち１
文字期間の前半Ｇま常に１Ｈ“である。図形期間のＡ１
４に０１、前出の図形ページ設定レジスタ８の出力を与
・え、Ａ１４〜Ａ１１には前出のラスタ一番号信号５を
与・える一方、文字期間には、Ａ１４〜Ａ１１に対し前
述の文字用上位アドレス６を与える。ＡＩＤ〜ＡＯにつ
いては表示下位アドレス４を雨期間共通に与えろ。
６ビツトの与え方を示す。最上（立ビットＡ１５は、前
述した前半３２ ＫＡイトの図形用領域か、後半の文字
用領域かを指定するビットなので、図形期間すなわち、
１文字期間の後半Ｇま常にゞＬ“、文字期間すなわち１
文字期間の前半Ｇま常に１Ｈ“である。図形期間のＡ１
４に０１、前出の図形ページ設定レジスタ８の出力を与
・え、Ａ１４〜Ａ１１には前出のラスタ一番号信号５を
与・える一方、文字期間には、Ａ１４〜Ａ１１に対し前
述の文字用上位アドレス６を与える。ＡＩＤ〜ＡＯにつ
いては表示下位アドレス４を雨期間共通に与えろ。
この方法によれば、文字用と図形用の表示アドレス発生
部、表示ＲＡＭの共通化が計れコスト・部品点数の削減
が可能となる。しかし、文字用と図形用の上位アドレス
はどうしても異なったものとなるので共通の表示ＲＡＭ
に対しては時分割で与えざるを得ない。既存の前述した
大容量・低価格な６４にピントダイナミックＲＡＭは、
サイクルタイムの最も短いものでモ２７゜ｎｓ なの
で、１文字読み出した最低限必要なアクセスタイムは文
字と図形データ合わせて５４０ｎｓ となる。実際に
は、共通な下位アドレスを列系アドレスに割り当てダイ
ナミックＲＡＭ特有なページモードと呼ばれるアクセス
時間短縮化の手法を使っても各種余裕度を考えると５０
０ｎｓ が１文字期間としての限界と思われる。この
場合、通常のＣＲＴ表示装置の残光時間に比して充分速
い走査速度である１フレ一ム周波数６０Ｈ２で実現でき
る図形表示分解機能は横６４０ドツト縦２８０ドツト程
度である。
部、表示ＲＡＭの共通化が計れコスト・部品点数の削減
が可能となる。しかし、文字用と図形用の上位アドレス
はどうしても異なったものとなるので共通の表示ＲＡＭ
に対しては時分割で与えざるを得ない。既存の前述した
大容量・低価格な６４にピントダイナミックＲＡＭは、
サイクルタイムの最も短いものでモ２７゜ｎｓ なの
で、１文字読み出した最低限必要なアクセスタイムは文
字と図形データ合わせて５４０ｎｓ となる。実際に
は、共通な下位アドレスを列系アドレスに割り当てダイ
ナミックＲＡＭ特有なページモードと呼ばれるアクセス
時間短縮化の手法を使っても各種余裕度を考えると５０
０ｎｓ が１文字期間としての限界と思われる。この
場合、通常のＣＲＴ表示装置の残光時間に比して充分速
い走査速度である１フレ一ム周波数６０Ｈ２で実現でき
る図形表示分解機能は横６４０ドツト縦２８０ドツト程
度である。
一方、最近の傾向である漢字表示を可能とするためには
、実用上６４０ドツトＸ ４００ドツト程度は必要と言
われている。上述した従来の方法では、この要求に対応
できないという問題がある。
、実用上６４０ドツトＸ ４００ドツト程度は必要と言
われている。上述した従来の方法では、この要求に対応
できないという問題がある。
本発明の目的は、従来技術の長所である図形用と文字用
表示ＲＡＭの共通化によるコストメリットを損なうこと
なく、かつ走査速度を落とさず、図形と文字の重ね合わ
せと、学位時間に表示読み出しできる情報量を増大でき
る装置を提供することにある。
表示ＲＡＭの共通化によるコストメリットを損なうこと
なく、かつ走査速度を落とさず、図形と文字の重ね合わ
せと、学位時間に表示読み出しできる情報量を増大でき
る装置を提供することにある。
上記目的を達成するため、文字用のフレームバッファを
設け、非表示期間に表示ＲＡＭ内の文字データを上記フ
レームバッファにＤＭＡ転送し、表示期間は上記表示Ｒ
ＡＭとバッファを並列に読み出し、図形データと文字デ
ータの両方を一時に得るようにするごとにより、一定時
間により多くの表示データを読み出し、走査速度を落と
さず高密度表示を行なおうとするものである。
設け、非表示期間に表示ＲＡＭ内の文字データを上記フ
レームバッファにＤＭＡ転送し、表示期間は上記表示Ｒ
ＡＭとバッファを並列に読み出し、図形データと文字デ
ータの両方を一時に得るようにするごとにより、一定時
間により多くの表示データを読み出し、走査速度を落と
さず高密度表示を行なおうとするものである。
以下、本発明の一実施例を第６図により説明する。第３
図において、１，２，３．４，５゜９ 、１３．ｉ４．
１５．１６．１７．１９．２０．２１は、第１図の構成
要素と同じ名称、機能のものである。新たに追加した２
２はＤＭＡ制御部、２３はＤＭＡクロック、２４は転送
要求信号、２５はＤＭＡアドレス、２６はＤＭＡ表示ア
ドレス切換え部、２７は表示・ＤＭＡ下位アドレス、２
８は表示、ＤＭＡ上位アドレス、２９は転送期間信号、
５０は遅延回路、５１ハ文字バッファ、６２は６ステー
ト出カツくツ７アである。
図において、１，２，３．４，５゜９ 、１３．ｉ４．
１５．１６．１７．１９．２０．２１は、第１図の構成
要素と同じ名称、機能のものである。新たに追加した２
２はＤＭＡ制御部、２３はＤＭＡクロック、２４は転送
要求信号、２５はＤＭＡアドレス、２６はＤＭＡ表示ア
ドレス切換え部、２７は表示・ＤＭＡ下位アドレス、２
８は表示、ＤＭＡ上位アドレス、２９は転送期間信号、
５０は遅延回路、５１ハ文字バッファ、６２は６ステー
ト出カツくツ７アである。
第６図において上記ＤＭＡ制御部２２は、図示せざるＭ
ＰＵからＤＭＡ転送スタートアドレス転送バイト数など
を設定でき、垂直同期信号の前エツジで与えられる転送
要求信号２４を受番す次第、ＤＭＡクロック２３によっ
て決まる転送速度で、ＤＭＡアドレス２５を順次出力し
、その間転送期間信号２９を有効化する。ＤＭＡ表示ア
ドレス切換え部２６では、前記転送期間信号２９にもと
づき、ＤＭＡ転送期間は前記ＤＭＡアドレス２５を、そ
の他の期間は前出の表示下位アドレス４ラスタ一番号信
号５を表示・ＤＭＡ下位アドレス２７および表示・ＤＭ
Ａ上位アドレス２８として出力する。前記表示・ＤＭＡ
下位アドレス２７４′ｉ遅延回路３０とＭＰＵ表示アド
レス切換え部１４へ並列に人力され、前記表示・ＤＭＡ
上位アドレス２ＢはＭＰＵ表示アドレス切換え部１４へ
人力される。前記遅延回路３０は、前出の転送期間信号
２９の情報にもとづいて、ＤＭＡ転送期間には人力信号
を表示Ｒ，ＡＭｉ６のアクセス時間程度遅らせ、それ以
外の時は単なるバッファとして入力信号をそのままフレ
ームバッファ５１のアドレス入力端子に与える。一方、
前記ＭＰＵ表示切換え部１４ではＭＰＵ表示切換え信号
１５にもとづいてＭＰＵＪ９Ｊ間にはＭＰＵアドレスバ
ス１３カ、その他の表示期間とＤＭＡ転送期間には前記
表示・ＤＭＡ下位アドレス２７と同上位アドレス２８を
表示ＲＡＭ１６のアドレス人力として与える。
ＰＵからＤＭＡ転送スタートアドレス転送バイト数など
を設定でき、垂直同期信号の前エツジで与えられる転送
要求信号２４を受番す次第、ＤＭＡクロック２３によっ
て決まる転送速度で、ＤＭＡアドレス２５を順次出力し
、その間転送期間信号２９を有効化する。ＤＭＡ表示ア
ドレス切換え部２６では、前記転送期間信号２９にもと
づき、ＤＭＡ転送期間は前記ＤＭＡアドレス２５を、そ
の他の期間は前出の表示下位アドレス４ラスタ一番号信
号５を表示・ＤＭＡ下位アドレス２７および表示・ＤＭ
Ａ上位アドレス２８として出力する。前記表示・ＤＭＡ
下位アドレス２７４′ｉ遅延回路３０とＭＰＵ表示アド
レス切換え部１４へ並列に人力され、前記表示・ＤＭＡ
上位アドレス２ＢはＭＰＵ表示アドレス切換え部１４へ
人力される。前記遅延回路３０は、前出の転送期間信号
２９の情報にもとづいて、ＤＭＡ転送期間には人力信号
を表示Ｒ，ＡＭｉ６のアクセス時間程度遅らせ、それ以
外の時は単なるバッファとして入力信号をそのままフレ
ームバッファ５１のアドレス入力端子に与える。一方、
前記ＭＰＵ表示切換え部１４ではＭＰＵ表示切換え信号
１５にもとづいてＭＰＵＪ９Ｊ間にはＭＰＵアドレスバ
ス１３カ、その他の表示期間とＤＭＡ転送期間には前記
表示・ＤＭＡ下位アドレス２７と同上位アドレス２８を
表示ＲＡＭ１６のアドレス人力として与える。
前記表示ＲＡＭ１６から読み出された表示データは一時
、図形データラッチ１７に取り込まれ、表示期間は映像
信号合成部２０へ入力され、ＤＭＡ転送期間は５ステー
ト出力バツフア６２を介して前記フレームバッファ５１
のデータ入力端子に与えられる。前記フレームバッファ
３１のデータ出力端子からは、表示期間に文字データが
出力される。前記文字データは文字パターン発生器１９
で文字コードから文字パターンに変更され、映像信号合
成部２０で前記図形データラッチ１７の出力と足し合わ
されてＣ，Ｒ，Ｔ表示装置２１に出力される。
、図形データラッチ１７に取り込まれ、表示期間は映像
信号合成部２０へ入力され、ＤＭＡ転送期間は５ステー
ト出力バツフア６２を介して前記フレームバッファ５１
のデータ入力端子に与えられる。前記フレームバッファ
３１のデータ出力端子からは、表示期間に文字データが
出力される。前記文字データは文字パターン発生器１９
で文字コードから文字パターンに変更され、映像信号合
成部２０で前記図形データラッチ１７の出力と足し合わ
されてＣ，Ｒ，Ｔ表示装置２１に出力される。
以上の動作を表示期間、ＤＭＡ転送期間、ＭＰＵ期間の
個々の期間ごとに説明する。
個々の期間ごとに説明する。
第４図に各期間の概念をＣＲＴ表示画面を基準に示す。
このうち、表示期間は、前記表示ＲＡＭ１６には図形用
アドレスにあたる表示下位アドレス４とラスタ一番号信
号５が与えられ、前記フレームバッファ５１にも文字１
画面に相当する表示下位アドレス４が与えられ、それぞ
れ図形データ、文字データを表示のため並列に出力する
。次にＤ Ｍ Ａ、転送期間には、前記表示ＲＡＭ１６
にはＤＭＡアドレス２５が、またフレームバッファ３１
には前記ＤＭＡアドレス２５のうち、ページ指定を行な
う上位ビットを除いたビットを遅延回路５０で遅らせた
アドレス信号が与えられ前記表示ＲＡＭ１６の指定アド
レスから１画面分の文字データが読み出されラッテ１７
，３ステート出力バツフア３２を介Ｌ テ前記７ Ｌ／
−ムハツ７ア３１に書き込まれる。これは毎フレーム
自動的に行なわれ、ページ切換えの時に限りＭＰＵは転
送スタートアドレスを書きかえるＯＭＰＵ期間には、前
記表示ＲＡＭ１６にＭＰＵ７ ）レスノクス１３が与え
られ、ＭＰＵからのデータが書き込まれるか、ＭＰＵへ
表示データが読み込まれるこの時′、前記フレームバッ
ファ３１は全く影響を受けない。
アドレスにあたる表示下位アドレス４とラスタ一番号信
号５が与えられ、前記フレームバッファ５１にも文字１
画面に相当する表示下位アドレス４が与えられ、それぞ
れ図形データ、文字データを表示のため並列に出力する
。次にＤ Ｍ Ａ、転送期間には、前記表示ＲＡＭ１６
にはＤＭＡアドレス２５が、またフレームバッファ３１
には前記ＤＭＡアドレス２５のうち、ページ指定を行な
う上位ビットを除いたビットを遅延回路５０で遅らせた
アドレス信号が与えられ前記表示ＲＡＭ１６の指定アド
レスから１画面分の文字データが読み出されラッテ１７
，３ステート出力バツフア３２を介Ｌ テ前記７ Ｌ／
−ムハツ７ア３１に書き込まれる。これは毎フレーム
自動的に行なわれ、ページ切換えの時に限りＭＰＵは転
送スタートアドレスを書きかえるＯＭＰＵ期間には、前
記表示ＲＡＭ１６にＭＰＵ７ ）レスノクス１３が与え
られ、ＭＰＵからのデータが書き込まれるか、ＭＰＵへ
表示データが読み込まれるこの時′、前記フレームバッ
ファ３１は全く影響を受けない。
本実施例によれば、文字画面１ペ一ジ分のフレームバッ
ファを付加したことにより、１回の表示読み出し動作で
図形データと文字データを並列に読み出すことができ、
表示ＲＡＭのアクセス時間や走査速度が同じ場合、従来
の２倍の密度まで表示可能となる。しかも、表示ＲＡＭ
のうち図形用として使用した領域の残りの領域は複数ペ
ージの文字用表示ＲＡＭと等価な働きをするので、従来
通り効率のよい表示ＲＡＭの構成が可能となる。
ファを付加したことにより、１回の表示読み出し動作で
図形データと文字データを並列に読み出すことができ、
表示ＲＡＭのアクセス時間や走査速度が同じ場合、従来
の２倍の密度まで表示可能となる。しかも、表示ＲＡＭ
のうち図形用として使用した領域の残りの領域は複数ペ
ージの文字用表示ＲＡＭと等価な働きをするので、従来
通り効率のよい表示ＲＡＭの構成が可能となる。
本発明による別の実施例を以下説明する。本実施例の構
成は第３図に示した第１の実施例のそれと同じである。
成は第３図に示した第１の実施例のそれと同じである。
第１の実施例との相違は、ＭＰＵ期間と表示期間の切換
えが１回の表示読み出しについて１回行なわれる点であ
る。第５図に、表示期間とＭＰＵ期間切換えσ〕タイミ
ング関係を示す。本実施例でＧまダイナミックＲＡＭの
ページモードと呼ばれろ方法を用（・て、１回に２つの
連続したアドレスの表示データを読み出している。前出
の７レーノー）ぐツ７ア３’１７５１うの文字データも
表示几ＡＭ１．’、のデータｔＢ力と似たようなタイミ
ングで出力され４）。Ｍ Ｐ Ｕ ｖ （クルはＭＰＵ
が表示ＲＡ Ｍ１６を読み書きできる期間でその場合に
限りデータが入出力されろ。
えが１回の表示読み出しについて１回行なわれる点であ
る。第５図に、表示期間とＭＰＵ期間切換えσ〕タイミ
ング関係を示す。本実施例でＧまダイナミックＲＡＭの
ページモードと呼ばれろ方法を用（・て、１回に２つの
連続したアドレスの表示データを読み出している。前出
の７レーノー）ぐツ７ア３’１７５１うの文字データも
表示几ＡＭ１．’、のデータｔＢ力と似たようなタイミ
ングで出力され４）。Ｍ Ｐ Ｕ ｖ （クルはＭＰＵ
が表示ＲＡ Ｍ１６を読み書きできる期間でその場合に
限りデータが入出力されろ。
一方、ＤＭＡ転送は第１の実施例と同様第４図の斜線部
で示したＤＭＡ転送期間の表示すイクルに行なわれる。
で示したＤＭＡ転送期間の表示すイクルに行なわれる。
本実施例は、文字データと図形データを並列に読み出せ
ることにより生じたサイクル時間の余裕の一部をＭＰＵ
が表示ＲＡＭに対してサイクルスチールで読み書きでき
る期間に割り当てておりＭ Ｐ Ｕの表示処理の高速化
と、表示画面の高密度化の両方の効果があろ０ 〔発明の効果〕 本発明によれば従来技術で述べた図形表示ＲＡＭと文字
用表示Ｒ，ＡＭを共通化して文字画面と図形画面の重ね
合わせ表示ができるという経済性はそのままで、走査速
度を落とすことなく一定時間に表示読み出しできる情報
量を従来の約２倍に向上させることができるので、表示
の高密度化、ＭＰＵによる表示処理の高速化などの効果
がある。
ることにより生じたサイクル時間の余裕の一部をＭＰＵ
が表示ＲＡＭに対してサイクルスチールで読み書きでき
る期間に割り当てておりＭ Ｐ Ｕの表示処理の高速化
と、表示画面の高密度化の両方の効果があろ０ 〔発明の効果〕 本発明によれば従来技術で述べた図形表示ＲＡＭと文字
用表示Ｒ，ＡＭを共通化して文字画面と図形画面の重ね
合わせ表示ができるという経済性はそのままで、走査速
度を落とすことなく一定時間に表示読み出しできる情報
量を従来の約２倍に向上させることができるので、表示
の高密度化、ＭＰＵによる表示処理の高速化などの効果
がある。
第１図は従来技術を説明するための構成図、第２図は従
来技術を説明するための概念図、第３図は本発明の一実
施例を示す構成図、第４図は第６図を説明するための概
念図、第５図は第３図を説明するためのタイミング図で
ある。 １６・・・表示ＲＡＭ、 ２２・・・ＤＭＡ制御部
、２６・・・ＤＭＡ・表示アドレス切換え部、５１・・
・フレームバッファ。 羊 １ 図 第 ２ 図
来技術を説明するための概念図、第３図は本発明の一実
施例を示す構成図、第４図は第６図を説明するための概
念図、第５図は第３図を説明するためのタイミング図で
ある。 １６・・・表示ＲＡＭ、 ２２・・・ＤＭＡ制御部
、２６・・・ＤＭＡ・表示アドレス切換え部、５１・・
・フレームバッファ。 羊 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １）表示のための読み出しアドレス信号、ラスク一番号
信号および水平・垂直同期信号をくり返し発生する表示
アドレス発生手段と、複数面面分の表示デ′−夕を記憶
する表示メモリと、１画面分の表示データを記録するバ
ッファメモリと、前記表示メモリから前記バッファメモ
リに任意の１画面分の表示データをＤＭＡ転送するだめ
のＤＭＡアドレスを発生ずる手段と、前記ＤＭＡアドレ
スと前記表示アドレスを周期的に切換えて出力する切換
え手段と、前記切換え手段の出力を前記表示メモリと前
記バッファメモリのアドレス入力として与える手段と、
前記ＤＭＡアドレスにより読み出された前記表示メモリ
の出力を前記バッファメモリのデータ入力端子へ与える
手段と、前記表示アドレスにより読み出された前記表示
メモリの出力を、第１の画面の映像信号ニ、また前記バ
ッファメモリの出力を第２の画面の映像信号にそれぞれ
変換する映像信号変換手段とを有することを特徴とする
文字図形表示装置。 ２）上記、映像信号変換手段は、前記第１の画面の映像
信号と前記第２の画面び〕映像信号の両者を重ね合わせ
て、あるいは一方のみを選択的に可視化するため出力す
る手段を有することを特徴とする特許請求の範囲第１項
記載の文字図形表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168331A JPS5958538A (ja) | 1982-09-29 | 1982-09-29 | 文字図形表示装置 |
| US06/534,684 US4591845A (en) | 1982-09-29 | 1983-09-22 | Character and graphic signal generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168331A JPS5958538A (ja) | 1982-09-29 | 1982-09-29 | 文字図形表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958538A true JPS5958538A (ja) | 1984-04-04 |
Family
ID=15866061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168331A Pending JPS5958538A (ja) | 1982-09-29 | 1982-09-29 | 文字図形表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4591845A (ja) |
| JP (1) | JPS5958538A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4642789A (en) * | 1983-09-27 | 1987-02-10 | Motorola Computer Systems, Inc. | Video memory controller |
| EP0154067A1 (en) * | 1984-03-07 | 1985-09-11 | International Business Machines Corporation | Display apparatus with mixed alphanumeric and graphic image |
| JPH0614273B2 (ja) * | 1984-07-24 | 1994-02-23 | 三菱電機株式会社 | 映像表示制御装置 |
| US5243691A (en) * | 1986-06-18 | 1993-09-07 | Hitachi, Ltd. | System for printing documents |
| US5097411A (en) * | 1987-08-13 | 1992-03-17 | Digital Equipment Corporation | Graphics workstation for creating graphics data structure which are stored retrieved and displayed by a graphics subsystem for competing programs |
| US4965670A (en) * | 1989-08-15 | 1990-10-23 | Research, Incorporated | Adjustable overlay display controller |
| US5210825A (en) * | 1990-04-26 | 1993-05-11 | Teknekron Communications Systems, Inc. | Method and an apparatus for displaying graphical data received from a remote computer by a local computer |
| JP3068842B2 (ja) * | 1990-08-27 | 2000-07-24 | 任天堂株式会社 | 画像処理装置におけるダイレクトメモリアクセス装置およびそれに用いる外部記憶装置 |
| JPH08511390A (ja) * | 1993-06-07 | 1996-11-26 | サイエンティフィック−アトランタ・インコーポレーテッド | 加入者端末用ディスプレーシステム |
| JP2001331162A (ja) * | 2000-05-19 | 2001-11-30 | Mitsubishi Electric Corp | 表示制御装置 |
| KR20090012232A (ko) * | 2006-04-03 | 2009-02-02 | 카바 아게 | 데이터 전송 방법 및 시스템 |
| US20100060424A1 (en) * | 2008-03-19 | 2010-03-11 | Checkpoint Systems, Inc. | Range Extension and Multiple Access in Modulated Backscatter Systems |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504826A (en) * | 1978-07-21 | 1985-03-12 | Tandy Corporation | Apparatus for alpha-numeric/graphic display |
| JPS5948393B2 (ja) * | 1979-12-27 | 1984-11-26 | 株式会社日立製作所 | デイスプレイ装置 |
| WO1982000557A1 (en) * | 1980-07-25 | 1982-02-18 | Fukushima N | Display apparatus |
| SE423758B (sv) * | 1980-09-29 | 1982-05-24 | Asea Ab | Styrenhet for ett presentationsorgan |
| JPS6020755B2 (ja) * | 1980-12-26 | 1985-05-23 | 松下電器産業株式会社 | 画面表示装置 |
| US4394650A (en) * | 1981-02-19 | 1983-07-19 | Honeywell Information Systems Inc. | Graphic and data character video display system |
| US4470042A (en) * | 1981-03-06 | 1984-09-04 | Allen-Bradley Company | System for displaying graphic and alphanumeric data |
| US4486746A (en) * | 1981-11-24 | 1984-12-04 | Hughes Aircraft Company | Digital system for raster scan display of video and alpha-numerics with single bit map memory |
| US4490797A (en) * | 1982-01-18 | 1984-12-25 | Honeywell Inc. | Method and apparatus for controlling the display of a computer generated raster graphic system |
-
1982
- 1982-09-29 JP JP57168331A patent/JPS5958538A/ja active Pending
-
1983
- 1983-09-22 US US06/534,684 patent/US4591845A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4591845A (en) | 1986-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2594897B2 (ja) | ビデオ画像表示装置 | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JP2856037B2 (ja) | メモリコントローラ | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JPS60101590A (ja) | 表示装置 | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS61137186A (ja) | 表示制御装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS6365153B2 (ja) | ||
| JPS5960482A (ja) | Ｃｒｔ装置 | |
| JPS6055388A (ja) | 文字図形表示装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH0239191A (ja) | フレームメモリ制御装置 | |
| JPS62293291A (ja) | 画像表示装置 | |
| JPS6250891A (ja) | 漢字表示制御方式 | |
| JPS59216191A (ja) | デ−タ処理装置 | |
| JPS62223789A (ja) | 動画表示装置 | |
| JPS60202478A (ja) | 文字図形表示装置 | |
| JPH07319448A (ja) | 高精細画像表示装置 | |
| JPS582884A (ja) | デイスプレイ装置 | |
| JPS6225784A (ja) | 文字表示装置 | |
| JPH08314425A (ja) | ビデオメモリ装置 | |
| JPS6048075A (ja) | ダイナミツクメモリ表示回路 | |
| JPS5927911B2 (ja) | デイスプレイ装置の制御方式 | |
| JPS61222087A (ja) | 画像メモリ装置 |