JPS5958475A - Color graphic crt display using writable character font - Google Patents
Color graphic crt display using writable character fontInfo
- Publication number
- JPS5958475A JPS5958475A JP58142612A JP14261283A JPS5958475A JP S5958475 A JPS5958475 A JP S5958475A JP 58142612 A JP58142612 A JP 58142612A JP 14261283 A JP14261283 A JP 14261283A JP S5958475 A JPS5958475 A JP S5958475A
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- memory means
- display system
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
- G09G5/225—Control of the character-code memory comprising a loadable character generator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本弁明は一般的にはラスク走査形カラー陰m線管表示装
置4(ディスプレイ)に関し、詳しくいうと、書込み”
I jJ目なキャラクタホントを含むそのような表示装
置に関する。DETAILED DESCRIPTION OF THE INVENTION This defense relates generally to a Rusk scanning color negative m-ray tube display 4 (display), and more particularly to
The present invention relates to such a display device including I jJ character fonts.
代表的なラスタ走査形カラー陰極υ管表示装Wtは一般
に、陰極線管に固定の行および列で表示されるキャラク
タより構成されている。この表示装置Nはキャラクタコ
ード(ASCII)をカラーおよび明滅1i17I4i
とともにランダム・アクセス・メモリ(RAM)に記憶
することによって内部でリフレッシュされる。この表示
装RZはアドレス情報として使用されるこれらコードを
逐次読取ってキャラクタホントが記1.ハされているリ
ード・オンリー・メモリ(ROM)にアクセスすること
によってリフレッシュされる。これらキャラクタホント
は代表的にはマトリックス内のドツト【こよって形成さ
れる。A typical raster scan color cathode υ tube display Wt is generally comprised of characters displayed in fixed rows and columns on a cathode ray tube. This display device N displays character codes (ASCII) in color and blinking 1i17I4i.
It is refreshed internally by storing it in random access memory (RAM). This display device RZ sequentially reads these codes used as address information and displays the character 1. It is refreshed by accessing the read-only memory (ROM) that is currently being updated. These character marks are typically formed by dots within a matrix.
jlQに、固定レバー トリのキャラクタは代表的しこ
は64の文字・数字と64の特殊のシンボルを表示μ■
能である。キャラクタのレパートリが固定である1ポリ
、上述のシステムの融通性は非雷に制限される。何故な
−らば、キャラクタが操作者によりIt OMで変化で
きない、あるいはROMGこ加えることができないから
である。jlQ, fixed lever Tori character has 64 letters/numbers and 64 special symbols displayed μ■
It is Noh. In 1-poly, where the repertoire of characters is fixed, the flexibility of the system described above is limited to non-lightning. This is because the character cannot be changed by the operator in It OM or added to ROM.
上記点から、追JJI]のキャラクタが利用できかつこ
れらキャラクタが操作者によってプログラムできるシス
テムを開発することが望まれていた。In view of the above, it would be desirable to develop a system in which characters from the JJI system could be used and these characters could be programmed by an operator.
本発明はキャラクタホントの記1怠のためにROMの他
にRA Mを用意することによって従来技術に関連した
上述の問題および他の問題を解決するものである。この
RAMはキャラクタホントをエントリーするためにマイ
クロプロセッサ(中央処理装置CP U )によってア
クセスijT 能で、力)つプログラム可能である。動
作時昏こ、マイクロプロセッサはアドレス情報J報とし
て使用されるキャラクタコードを含むディスプレイメモ
リを通じてIt OM fたはRAMにアクセスできる
。ROMが選択されるか、あるいはIcA IVIが選
択されるかによって・キャラクタコード【こ+y、l連
する適正なメモ1ノロケーシヨンの内容がビデオ発生器
に一転送される。このビデオ発生器は陰極線計表示装置
の掃引偏向ト°ライバおよびカラートライノくに接続さ
れてしする。このようにして、ROMからの固定キャラ
クタおよびRAMからのプログラム可能なキャラクタが
陰極線管に表示できる。The present invention solves the above-mentioned and other problems associated with the prior art by providing a RAM in addition to the ROM for storing character characters. This RAM is accessible and programmable by a microprocessor (central processing unit CPU) to enter character characters. During operation, the microprocessor can access It OM f or RAM through a display memory containing character codes used as address information. Depending on whether ROM or IcA IVI is selected, the contents of the character code [+y,l] and the appropriate memo 1 location are transferred to the video generator. This video generator is connected to the sweep deflection driver and color trinograph of the cathode ray meter display. In this way, fixed characters from ROM and programmable characters from RAM can be displayed on the cathode ray tube.
以下、T5付図面を参照して本発明の好ましい実施例に
ついてIF A、ill &こ説明する。なお、添付図
面は本発明の好ましい実施例を記載する目的のためのも
のであり、本発明をこれに限定することを、け図するも
のではない。Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings labeled T5. The accompanying drawings are for the purpose of illustrating preferred embodiments of the present invention, and are not intended to limit the present invention thereto.
第1図は本発明によって使用されるシステム10の電気
回路図である。システム10Gま関連するプログラムメ
モリ14を有するマイクロフロセッサ12、リード・オ
ンリー・メモリ(ROM)16の形式のキャラクタ発生
器、ランタ゛ム・アクセス・メモリ(RAM)18の形
式のブロク°ラム可能なキャラクタ発生器、ディスプレ
イメモリ20およびビデオ発生器22を含ム。FIG. 1 is an electrical diagram of a system 10 used in accordance with the present invention. System 10G includes a microprocessor 12 with associated program memory 14, a character generator in the form of read-only memory (ROM) 16, and a programmable character generator in the form of run-time access memory (RAM) 18. , a display memory 20 and a video generator 22.
マイクロプロセッサ12(中央処理装置)はプログラム
メモリ14の指示のもとてシステム10中の情報の流れ
を制m11する。プログラムメモリ14は代表的にはマ
イクロプロセッサ12に3まれているが、しかしマイク
ロプロセッサ12が十分なメモリ容b(を含まない場合
【こは、マイクロフロセッサから分離してもよい。デー
タエントリー・キーホード24および他のコンピュータ
など力)らのデータをエントリーするための通信人力2
6が設けられており、プログラムメモリ14内のデータ
あるいはプログラムメモリなキャラクタ発生器(RAM
)18内のデータを挿入するおよび、あるいは変更する
ために、マイクロプロセッサ12にアクセスすることが
できる。マイクロプロセッサ12はディスプレイメモリ
2oあるいは総括的に系照数¥28で指示された読み−
書き隔絶および制御回路にアクセスすることができる。Microprocessor 12 (central processing unit) controls the flow of information through system 10 under the direction of program memory 14 m11. Program memory 14 is typically contained within microprocessor 12, but may be separate from the microprocessor if microprocessor 12 does not include sufficient memory capacity. 24 and other computers, etc.) to enter data from
6 is provided, and data in the program memory 14 or a character generator (RAM) in the program memory 14 is provided.
) 18 can be accessed to insert and/or modify data in microprocessor 12 . The microprocessor 12 reads the display memory 2o or the reading indicated by the overall reference number ¥28.
Write isolation and control circuitry can be accessed.
この読み−書き隔絶および制御回路28を通じてマイク
ロプロセッサ12はプログラマブルキャラクタ9ろ生器
(RAM)18にアクセスする。プログラムメモリ14
は適正なキャラクタ発生器を選択するようにプログラム
されており、この選択はディスプレイメモリ20をii
lじ−C行なう。ディスプレイメモリ20はアドレスバ
ス報として使用されるキャラクタコード(ASCII)
を記i意している。ディスプレイメモリ20はラインバ
ッファ30を通じてキャラクタ発生器(ROM)16に
、あるいは隔絶および制御回路28を介してプログラム
’J ljMなキャラクタ発生rIr(gAM) 1s
にアクセスする。どのキャラクタ発生器が選択されるか
によって、キャラクタ−1−)”(ASCII)に関連
した適正なメモリロケーションの内容が3状態バツフア
62に転送すれる。キャラクタ発生器(ROM)16の
場合には、この転送はこの発生器16から直接バッファ
32へ行なわれ、一方プログラム可能なキャラクタ発生
器(RAM)1 Bが使用される場合には、このキャラ
クタ発生器18の適市なメモリロケーションの内容が隔
絶および1lilJ &11回路28を通じてバッファ
32へ伝送される。いずれの場合にも、バッファ62の
出力はビデオシフトレジスタ34に対する入力h= I
I 続され、このビデオシフトレジスタ34の出力はビ
デオ発生器22の入力に接続されている。ビデオ発生器
22の出力は掃引1描向ドライバ36に、f、たカラー
トライバ40にモ接続されている。掃引偏向ドライバ3
6は1陰極線f38の水平および垂直掃引を訓6゛ユし
、カラートライバ40は陰極線管38の赤、青および緑
色を制御する。このようにして、ドツトマトリックス内
のドツトによって形成される書込み可能なキャラクタホ
ントが生成され、その結果のキャラクタが陰極線管58
上に固定の行および列、代表的には80行×48列、で
表示される。Through this read-write isolation and control circuit 28, microprocessor 12 accesses programmable character storage (RAM) 18. Program memory 14
is programmed to select the appropriate character generator, and this selection causes display memory 20 to be
Do lji-C. The display memory 20 stores character codes (ASCII) used as address bus information.
I have written down the following. The display memory 20 is connected to a character generator (ROM) 16 through a line buffer 30, or via an isolation and control circuit 28 to a program character generator rIr(gAM)1s.
access. Depending on which character generator is selected, the contents of the appropriate memory location associated with the character -1-)'' (ASCII) is transferred to three-state buffer 62. In the case of character generator (ROM) 16, , this transfer takes place directly from this generator 16 to the buffer 32, whereas if a programmable character generator (RAM) 1B is used, the contents of the appropriate memory location of this character generator 18 are isolation and 1lilJ &11 circuit 28 to buffer 32. In either case, the output of buffer 62 is the input h=I to video shift register 34.
The output of the video shift register 34 is connected to the input of the video generator 22. The output of the video generator 22 is connected to a sweep direction driver 36 and a color driver 40. Sweep deflection driver 3
6 controls the horizontal and vertical sweeping of the cathode ray tube 38, and the color driver 40 controls the red, blue and green colors of the cathode ray tube 38. In this way, a writable character font formed by the dots in the dot matrix is created, and the resulting character is displayed on the cathode ray tube 58.
It is displayed in fixed rows and columns at the top, typically 80 rows by 48 columns.
さて、第2図を参照すると、読み−書き隔絶および制御
回路28が、他の回路構成素子との相互接続関係ととも
に、詳則に示されている。この図は8ビツトアドレスお
よび8ビツト囚絶システムを例示する。かかる隔絶番ま
マイクロプロセッサ12がキャラクタ発生器18をプロ
グラムすることを可能にするために、そしてキャラクタ
発生器18がその後データをビデオ発生器22に提供で
きるようにするために、必要である。この隔絶および制
副回t7628はA N Dゲート人、ないしA6、A
N DゲートΔ、ないしAl1、A N I)ゲート
D。Referring now to FIG. 2, the read-write isolation and control circuit 28 is shown in detail, along with its interconnections with other circuit components. This figure illustrates an 8-bit address and 8-bit isolation system. Such a remote number is necessary to enable microprocessor 12 to program character generator 18, and to enable character generator 18 to subsequently provide data to video generator 22. This isolation and control cycle t7628 is A N D gate person or A6, A
ND gate Δ, or Al1, A N I) gate D.
ないしD8、ANT)ゲート1)。ないしDIM、イン
バータB1およびB4、および増幅i、14B、およσ
Bsより+4’を成されている。マイクロプロセッサ1
2からのアドレスバスはANDゲートA、ZいしA、の
それぞれの一方の人力に接続さnており、他方、これら
ANDゲートAIないしA、のそれぞれの他方の入力は
増’i’fl器B、の出力に接続されている。増I削器
B、の人力はマイクロプロセッサ12のプログラム指令
バスに接続されている。ディスプレイメモリ20からの
アドレスバスGA A N Dゲー)A、/よいしAl
1のそれぞれの一方の入力に接続されており、他方、こ
れし〕ゲートA、ないしA16のそれぞれの他方の入力
をまインバータB、の出力に接紅されている。インバー
タB、の入力もまた、マイクロプロセッサ12のプログ
ラム指令バスに18!続されている。、ゲートA、ない
しA、およびゲートA9ないしA1!lの出力はそれぞ
れ対応するものが一緒に接続され、その結果の結線はプ
ログラム0丁IJヒ/よキャラクタ発生1.:(RAM
)1 Bの人力をi9 代する。マイクロプロセッサ1
2からのデータバスはANDゲートDIないしり、のそ
れツレの一方の人力に接続さItており、他方、これら
ゲー)1)、/’Cいし1〕8のそれぞれの上方の人力
は増幅器B1の出力(・こjν、ブεされている。増幅
器133の入力はマイク【Jプロセッサ12のプロゲラ
ムコ(1令バスに接Gltされている。これfつゲート
DIないし1〕、の出力iiA N l)ゲート1)。or D8, ANT) Gate 1). or DIM, inverters B1 and B4, and amplification i, 14B, and σ
It is +4' higher than Bs. microprocessor 1
The address bus from 2 is connected to one input of each of the AND gates A, Z or A, while the other input of each of these AND gates AI or A is connected to the intensifier B. , is connected to the output of. The human power of the increaser B, is connected to the program command bus of the microprocessor 12. Address bus from display memory 20
1, and the other inputs of each of the gates A to A16 are connected to the output of an inverter B. The input of inverter B, 18!, is also connected to the program command bus of microprocessor 12! It is continued. , gates A, through A, and gates A9 through A1! The corresponding outputs of l are connected together, and the resulting wiring is programmed 0 to 1 to 1. :(RAM
)1 Substitute B's manpower for i9. microprocessor 1
The data bus from 2 is connected to one of the AND gates DI and DI, while the power above each of these gates 1), 1) and 8 is connected to the amplifier B1. The input of the amplifier 133 is the output of the microphone [connected to the 1st bus of the J processor 12, which is the gate DI to 1]. ) Gate 1).
ないし1〕、6の入力にそれぞれ接玩され、プログラム
目」11ヒなキャラクタ@生器(ルAM)1 BのJl
しの入力を形成する。1) to 1] and 6, respectively, and the program's 11th character @ Genki (Le AM) 1 B's Jl
form the input.
これらANDゲートI〕、ないしII6のそれぞれの他
方の人力はインバータB4の出方に接続されでいる。イ
ンバータB4の入力はマイクロプロセッサ12のプログ
ラム指令バス(こ接続されている。The other input terminal of each of these AND gates I] to II6 is connected to the output side of the inverter B4. The input of inverter B4 is connected to the program command bus of microprocessor 12.
ゲートD、ないしDI6の出力は5状態バツフア28の
入力をこ接続されている。The output of gate D or DI6 is connected to the input of five-state buffer 28.
1IIJ 作において、マイクロプロセッサ12+−j
必eなキャラクタのアドレスに対応するギャラク々コー
ド(ASCII)でディスプレイメモリ2oをプログラ
ムする。キャラクタ発生器(ROM)16がディスプレ
イメモリ2oがら特定のアドレスを受信すると、このキ
ャラクタ発生器16は必要なキャラクタをディジタル化
したもの全6状態バツフア32を介してビデオシフトレ
ジスタ′54&こ出力する。このシフトレジスタ54は
これらデータをビデオ発生器22に送信する。ビデオ発
生器22は、掃引偏向ドライバ66を通じて陰極線管5
8の水平および垂直掃引を制御し、また、カラートライ
バ4oヲ1lilJ呻する。カラートライバ40は陰極
線管上に所望のキャラクタを形成する種々のカラートッ
ドを発生する。1IIJ, microprocessor 12+-j
The display memory 2o is programmed with the galaxy code (ASCII) corresponding to the address of the required character. When a character generator (ROM) 16 receives a particular address from the display memory 2o, it outputs a digitized version of the required character via a six-state buffer 32 to the video shift register '54 &. Shift register 54 sends these data to video generator 22. The video generator 22 is connected to the cathode ray tube 5 through a sweep deflection driver 66.
Controls the horizontal and vertical sweeps of 8, and also controls the color triver 4o1lilJ. Color driver 40 generates various color tods that form the desired characters on the cathode ray tube.
隔絶および制が11回路28の使用しこより、マイクロ
プロセッサ12(ま特殊キャラクタ発生器として動作し
得るキャラクタ発生器(RAM)18をプログラムする
ことができる。この場合に、ディスプレイメモリ20は
、ラインバッファ3oを通じて、プログラム可能なキャ
ラクタ発生器(RAM)18またはキャラクタ発生器(
iloM) 16を選択することができ、そこ(こ含ま
れるデータを5状態バツフア52に転送し、さらにビデ
オづ6生!22M、:送信するためEこそこがらビデオ
シフトレジスタ34に転送することができる。Through the use of the isolation and control circuit 28, the microprocessor 12 (or character generator (RAM) 18, which can act as a special character generator) can be programmed. 3o, a programmable character generator (RAM) 18 or a character generator (
iloM) 16, which transfers the data contained therein to the 5-state buffer 52, and further transfers the data to the video shift register 34 for transmission. can.
再び第2文を参照すると、プログラム0T能なキャラク
タ発生8i (ItAM) 1 Bをプログラムするた
めに、ディジタルの1の杉式のプログラム指令信号がマ
イクロプロセッサ12がらのプログラム指令バスで受(
fiされる。このディジタルの1はインバータ81によ
ってディジタルの○に反転され、このディジタルの0は
ANDゲ〜トh、yzいしAleのそれぞれの入力に供
給され、これらゲートのすべてを使用不能とし、ディス
プレイメモ!J20からの゛アドレスバスがプログラム
可能なキャラクタ発生¥fr(RAM)18iアクセス
することを防止する。同様に、このディジタルの1信号
は増1lllji器B。Referring again to the second sentence, to program a programmable character generator 8i (ItAM) 1B, a digital 1 Cedar-style program command signal is received on the program command bus of the microprocessor 12 (
It is fied. This digital 1 is inverted to a digital O by the inverter 81, and this digital 0 is supplied to each input of the AND gates h, yz, and Ale, disabling all of these gates and displaying the memo! Prevents the address bus from J20 from accessing the programmable character generation fr (RAM) 18i. Similarly, this digital signal is sent to the amplifier B.
を通過してANDゲートA1ないしA8のそれぞれの入
力に供給され、これらANDゲートA1〜A8を使用i
jT能状態にしてマイクロプロセッサ12からのアドレ
スバスがプログラムiJ iil:なキャラクタ発生器
(RAM)18にアクセスすることを可能しこする。こ
れが生じている間、このディジタルの1はANDゲート
D1ないしD8のそれぞれの入力に供給されてこれらゲ
ートを使用可能状態にし、マイクロプロセッサ12から
のデータバスがプログラム0T能なキャラクタ発生器(
RAM)18【こアクセスできるようにする。この間じ
ディジタルの1信号がインバータB4によってディジタ
ルの0に反転され、このディジタルの0はANDゲート
D9ないしI)+aのそれぞれの人力に供給されてこれ
らゲートを使用不能状態にし、マイクロプロセッサ12
からのデータバスがデータを直接3状態バツフア32へ
送信することを阻止する。and is supplied to the respective inputs of AND gates A1 to A8, using these AND gates A1 to A8.
jT enable state to enable the address bus from microprocessor 12 to access program character generator (RAM) 18. While this is occurring, this digital 1 is applied to the input of each of AND gates D1-D8 to enable these gates and the data bus from microprocessor 12 is connected to a programmable character generator (0T).
RAM) 18 [Enable this access. During this time, the digital 1 signal is inverted to a digital 0 by inverter B4, and this digital 0 is applied to each of the AND gates D9 to I)+a, disabling these gates and disabling the microprocessor 12.
The data bus from the 3-state buffer 32 is prevented from transmitting data directly to the tristate buffer 32.
このようしこして、マイクロプロセッサ12はプログラ
ム可能なキャラクタ発生器(ItAM)1 sをアドレ
スすることができる。In this way, the microprocessor 12 can address the programmable character generator (ItAM) 1s.
前記したように、システムの正常な動作中、ディスプレ
イメモリ20は特定のアドレスをそのアドレスバスによ
りキャラクタ発41E器16へ送信する。キャラクタ送
信機16は必I々なキャラクタをディジタル化したもの
を5状態バツフア62へ送信し、6状79 バッファ5
2(まこれらデータをビデオシフトレジスタ34【こ送
信する。しかしながら、プログラム可能なキャラクタ発
生器(RAM)18からのキャラクタが要求される場合
しこをよ、ディジタルのOの影式のプログラム指令店外
がマイクロプロセッサ12(こよってプログラム指令バ
ス(こより送信される。このディジタルO信号はインバ
ータB、によってディジタル1信号に置換され、AND
ゲート人、ないしA16を使用可能状態にしてディスプ
レイメモリ20からのアドレスバスがプログラム町を指
なキャラクタ発生器(RAM)? 8にアクセスできる
ようにする。上記ディジタルの0&iまた、ANDゲー
トA1ないしA8およびDlないしり、を使用不能状態
にし、マイクロプロセッサ12かものアドレスバスおよ
Qzデータバスがプログラム可能なキャラクタ発生i(
RAM) 1Bにアクセスすることを阻止する。これが
生じている間、このディジタル0信号はインバータB、
&こよってディジタルの1に反転され、ANDゲートD
、QいしDl6を使用可能状態にする。ディスプレイメ
モリ20はプログラム可能なキャラクタ発生器(RAM
)1 Bに直接アクセスすることができ、このキャラク
タ発生器18は必要なキャラクタをディジタル化したも
の? A N DゲートD、ないしDIllを介して6
状態バツフア62へ送信する。3状叩バツフア32はこ
れらデータをビデオシフトレジスタ64へ送言する。こ
のようにして、このキャラクタ@生器のメモリ容Jdは
プログラムiU frgなキャラクタ発生8)(RAM
)18の8屓によって小宴上拡大されたことになる。As mentioned above, during normal operation of the system, display memory 20 sends particular addresses to character generator 41E 16 on its address bus. The character transmitter 16 digitizes the necessary characters and transmits them to the 5-state buffer 62 and the 6-state buffer 5
2 (transmits these data to the video shift register 34).However, if characters from the programmable character generator (RAM) 18 are required, then the digital The external signal is sent from the microprocessor 12 (and thus the program command bus). This digital O signal is replaced by a digital 1 signal by an inverter B, and the AND
Is the character generator (RAM) the address bus from the display memory 20 programmed with the gate or A16 enabled? 8 can be accessed. The above digital 0&i also disables the AND gates A1-A8 and Dl, and causes the address bus and Qz data bus of the microprocessor 12 to generate a programmable character i(
RAM) Prevent access to 1B. While this is occurring, this digital 0 signal is connected to inverter B,
&Thus, it is inverted to digital 1, and AND gate D
, Q and Dl6 are enabled. Display memory 20 includes a programmable character generator (RAM).
)1 B can be directly accessed, and this character generator 18 digitizes the necessary characters? 6 through A N D gate D or DIll
It is sent to the status buffer 62. The three-way buffer 32 sends these data to the video shift register 64. In this way, the memory capacity Jd of this character @ generator is stored in the program iU frg character generation 8) (RAM
) It is said that the small banquet was expanded by the 8th of 18th.
この分野の技術者ならば上記゛実施例についである変形
、変更および改良が考えられる。そのような変形、変更
および改良は簡明しこして分り易くするために本明細書
ではすべて削除されているが、しかし本発明の柁囲内9
こ入るちのであるということを理解すべきである。Those skilled in the art will recognize variations, changes and improvements to the above-described embodiments. All such variations, modifications and improvements have been omitted herein for the sake of clarity and clarity, but do not fall within the scope of the present invention.
You should understand that this is the case.
第1図は本発明の一実施例の電気回路図、第2図は隔絶
および側倒回路、ならび【こキャラクタ発生のために使
用されるリード・オンリー・メモリ(ROM)およびラ
ンダム・アクセス・メモリ(RAM)との相互接続関係
を例示する′、IL気回路図である。
10ニジステム
12:マイクロブロセツづ(CPU)
14ニブログラムメモリ
16:リード・オンリー・メモリ(ROM)18二ラン
ダム・アクセス・メモリ(RAM)20:ディスプレイ
メモリ
22:ビデオづ6生器
24:データエントリー・キーボード
26:通信入力
28:読み−書き隔絶および制(、l!1回路60ニラ
インバッファ
32;6状態バツフア
34:ビデオシフトレジスタ
36:掃引偏向ドライバ
38:陰極線管
40:カラードライバ
人、〜AI6、D、 ND16: ANDゲートT31
Sn2 ’インバータ
Bl 、B3 ’増幅器
1
代理人の氏名 倉 内 基 弘
同 倉 橋 暎
八45FIG. 1 is an electrical circuit diagram of one embodiment of the present invention, and FIG. 2 is an illustration of the isolation and sidewall circuitry, as well as the read-only memory (ROM) and random access memory used for character generation. FIG. 2 is a circuit diagram illustrating the interconnection relationship with RAM. 10 System 12: Microprocessor (CPU) 14 Program memory 16: Read only memory (ROM) 18 Random access memory (RAM) 20: Display memory 22: Video generator 24: Data Entry keyboard 26: communication input 28: read-write separation and control (, l!1 circuit 60 line buffer 32; 6-state buffer 34: video shift register 36: sweep deflection driver 38: cathode ray tube 40: color driver; ~AI6, D, ND16: AND gate T31
Sn2 'Inverter Bl, B3' Amplifier 1 Name of agent: Motohiro Kurauchi Akira Kurahashi
845
Claims (8)
セッシング手段と、キャラクタボンドが含甲れている第
1のメモリ手段と、キャラクタホントがなまれている第
2のメモリ手段と、前記第1のメモリ手段と該第2のメ
モリ手段との間で選択ヲして含まれているI4正なキャ
ラクタホントを表示装置に転送させるための選択手段と
を具備することを特徴とするキャラクタホントを表示装
置idに提供するためのキャラクタホント表示システム
。(1) a microprocessing means having an associated program memory, a first memory means containing a character bond, a second memory means containing a character bond, and said first memory means; and a selection means for selecting between the character font and the second memory means and transmitting the included I4 positive character font to the display device. Character truth display system for
によって制御される特許請求の範囲第1項記載のキャラ
クタホント表示システム。(2) The character true display system according to claim 1, wherein the operation of the selection means is controlled by the program memory.
リ手段にそれぞれ記憶されたキャラクタホントに関する
アドレス情報を含むディスプレイメモリを有し、該ディ
スプレイメモリが前記マイクロプロセッシング手段によ
ってアクセス可能であり、かつ前記プログラムメモリに
よって供給されるアドレスに応答して前記第1のメモリ
手段と前記第2のメモリ手段との間で選択を行なうよう
に動作し得る特1↑′F請求の範囲第1項記小゛シのキ
ャラクタホント表示システム。(3) a display memory including address information regarding character fonts stored in the first memory means and the second memory means, respectively, the display memory being accessible by the microprocessing means; 1↑'F Claim 1 subdivision 1↑'F Features operable to select between said first memory means and said second memory means in response to an address provided by a program memory. Shi's character real display system.
ッシング手段9こよってアクセス呵i7uであり、含ま
れている前記キャラクタホントのエントリーおよび変更
をiiJ能【こする特許請求の範囲第1項記載のキャラ
クタポンド表示システム。(4) The memory means of @2 is accessed by the microprocessing means 9 and is capable of inputting and changing the character text contained therein. Pound display system.
て当該システム内でt+V t4j、のエントリーおよ
び変更を可能にするためのアクセス手段を有する特許請
求の範囲第1項記載のキャラクタホント表示システム。(5) The character real display system according to claim 1, further comprising access means for accessing the microprocessing means to enable entry and modification of t+V t4j within the system.
R求の範囲第5項記載のキャラクタホント表示システム
。(6) Patent J in which the access means is a communication means
The character true display system according to item 5 of the R-required range.
メモリ手段である特FF tire求の範囲第1項記載
のキャラクタホント表示システム。(7) The first memory means is read-only.
1. The character display system according to item 1, which is a special FF tire which is a memory means.
・メモリ手段である特許請求の範囲第1項記載のキャラ
クタホント表示システム。(8) The character font display system according to claim 1, wherein the second memory means is a random access memory means.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40584182A | 1982-08-06 | 1982-08-06 | |
US405841 | 1982-08-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5958475A true JPS5958475A (en) | 1984-04-04 |
Family
ID=23605471
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58142612A Pending JPS5958475A (en) | 1982-08-06 | 1983-08-05 | Color graphic crt display using writable character font |
JP2374591U Pending JPH0489996U (en) | 1982-08-06 | 1991-03-19 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2374591U Pending JPH0489996U (en) | 1982-08-06 | 1991-03-19 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0102750B1 (en) |
JP (2) | JPS5958475A (en) |
AU (1) | AU555262B2 (en) |
CA (1) | CA1224289A (en) |
DE (1) | DE3380944D1 (en) |
IN (1) | IN159329B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781488B1 (en) * | 2011-02-25 | 2011-09-28 | 有限会社ピーシーエス | "Consecutive tag with side wire" for computer output (line tag) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI842153A (en) * | 1983-06-13 | 1984-12-14 | Honeywell Inf Systems | VARIABELT BELASTBAR TECKENGENERATOR. |
EP0199863B1 (en) * | 1985-04-26 | 1990-03-21 | International Business Machines Corporation | Visual display unit with character overstrike |
GB2262192A (en) * | 1991-11-28 | 1993-06-09 | Zortech Int | Insulated duct for electric cables |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
JPS5567843A (en) * | 1978-11-17 | 1980-05-22 | Casio Comput Co Ltd | Pattern data generator |
JPS5576429A (en) * | 1978-12-01 | 1980-06-09 | Toshiba Corp | Display unit |
JPS57136682A (en) * | 1981-02-19 | 1982-08-23 | Oki Electric Ind Co Ltd | Foreign language processing system for online terminal |
JPS5838992A (en) * | 1981-09-02 | 1983-03-07 | キヤノン株式会社 | Display pattern generator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3729730A (en) * | 1971-04-14 | 1973-04-24 | Cogar Corp | Display system |
GB1513179A (en) * | 1975-11-17 | 1978-06-07 | British Broadcasting Corp | Data display apparatus |
FR2419623A1 (en) * | 1978-03-10 | 1979-10-05 | Telediffusion Fse | SYSTEM OF DIGITAL TRANSMISSION AND DISPLAY OF TEXTS AND GRAPHICS ON A TELEVISION SCREEN |
-
1983
- 1983-06-24 AU AU16241/83A patent/AU555262B2/en not_active Ceased
- 1983-07-28 EP EP19830304381 patent/EP0102750B1/en not_active Expired
- 1983-07-28 DE DE8383304381T patent/DE3380944D1/en not_active Expired - Fee Related
- 1983-08-03 IN IN967/CAL/83A patent/IN159329B/en unknown
- 1983-08-05 CA CA000433966A patent/CA1224289A/en not_active Expired
- 1983-08-05 JP JP58142612A patent/JPS5958475A/en active Pending
-
1991
- 1991-03-19 JP JP2374591U patent/JPH0489996U/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52153632A (en) * | 1976-06-16 | 1977-12-20 | Toshiba Corp | Memory correction system |
JPS5567843A (en) * | 1978-11-17 | 1980-05-22 | Casio Comput Co Ltd | Pattern data generator |
JPS5576429A (en) * | 1978-12-01 | 1980-06-09 | Toshiba Corp | Display unit |
JPS57136682A (en) * | 1981-02-19 | 1982-08-23 | Oki Electric Ind Co Ltd | Foreign language processing system for online terminal |
JPS5838992A (en) * | 1981-09-02 | 1983-03-07 | キヤノン株式会社 | Display pattern generator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781488B1 (en) * | 2011-02-25 | 2011-09-28 | 有限会社ピーシーエス | "Consecutive tag with side wire" for computer output (line tag) |
Also Published As
Publication number | Publication date |
---|---|
IN159329B (en) | 1987-05-02 |
EP0102750A2 (en) | 1984-03-14 |
EP0102750A3 (en) | 1986-08-06 |
JPH0489996U (en) | 1992-08-05 |
AU555262B2 (en) | 1986-09-18 |
EP0102750B1 (en) | 1989-12-06 |
CA1224289A (en) | 1987-07-14 |
DE3380944D1 (en) | 1990-01-11 |
AU1624183A (en) | 1984-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59500024A (en) | Method and apparatus for controlling the display of a computer-generated raster graphics system | |
US4486856A (en) | Cache memory and control circuit | |
US4328557A (en) | Processor circuit for video data terminal | |
US4604712A (en) | Apparatus for controlling reproduction of text characters whose form depends on adjacency of other characters | |
JPS6073571A (en) | Data display | |
US4394650A (en) | Graphic and data character video display system | |
JPS5958475A (en) | Color graphic crt display using writable character font | |
US4398190A (en) | Character generator display system | |
US4625203A (en) | Arrangement for providing data signals for a data display system | |
US5148516A (en) | Efficient computer terminal system utilizing a single slave processor | |
SU822171A1 (en) | Information input-output arrangement | |
JPH0331993Y2 (en) | ||
JPS632117B2 (en) | ||
JPS5814678B2 (en) | display device | |
JPS60193190A (en) | Memory lsi | |
JPS6048080A (en) | Image display system | |
JPS5838994A (en) | Display control system | |
JPS6014285A (en) | Data processor | |
JPS63294595A (en) | Character generator | |
JPS6188295A (en) | Underline display circuit | |
JPS6057373A (en) | Memory signal pattern rotation system | |
JPH03192294A (en) | Display controller | |
JPS6041091A (en) | Display modification control system | |
JPS637392B2 (en) | ||
JPS638690A (en) | Crt display circuit |