JPS5953457U - デバツク装置 - Google Patents

デバツク装置

Info

Publication number
JPS5953457U
JPS5953457U JP14631582U JP14631582U JPS5953457U JP S5953457 U JPS5953457 U JP S5953457U JP 14631582 U JP14631582 U JP 14631582U JP 14631582 U JP14631582 U JP 14631582U JP S5953457 U JPS5953457 U JP S5953457U
Authority
JP
Japan
Prior art keywords
sub
control unit
main
necessary
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14631582U
Other languages
English (en)
Inventor
浜出　章
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP14631582U priority Critical patent/JPS5953457U/ja
Publication of JPS5953457U publication Critical patent/JPS5953457U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例を示すデパック装置に係るシ
ステム機器の概略的構成図、第２図はそのフローチャー
ト、第３図は主制御部のメモリマツプ、第４図は副制御
部のメモリマツプである。 Ａ・・・主制御装置、Ｂ・・・副制御装置、１・・・入
力装置、２・・・出力装置、３−・・・メモリー（主メ
モリー）、４・・・主制御部、５・・・外部記憶装置、
６・・・副制御部、７・・・メモリー（副メモリ−）、
８・・・被制御ユニット。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入出力装置と業務を実行するために必要な業務゛　　プ
    ログラムおよび管理プログラムのデパック機能を実現す
    るために必要なデバツカが記憶される主メモリーと、こ
    れらを制御する主制御部とを有してなる主制御装置と、
    上記主制御部に接続される複数の副制御部と、これらの
    副制御部にそれぞれ制御される被制御ユニットおよびロ
    ード用プログラムを記憶する副メモリーとからなる副制
    御装置とを具備し、上記副制御装置の副制御部を動作さ
    せるのに必要なプログラムの管理、デパックを上記主制
    御装置により行なうことを特徴とするデパック装置。
JP14631582U 1982-09-29 1982-09-29 デバツク装置 Pending JPS5953457U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14631582U JPS5953457U (ja) 1982-09-29 1982-09-29 デバツク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14631582U JPS5953457U (ja) 1982-09-29 1982-09-29 デバツク装置

Publications (1)

Publication Number Publication Date
JPS5953457U true JPS5953457U (ja) 1984-04-07

Family

ID=30325714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14631582U Pending JPS5953457U (ja) 1982-09-29 1982-09-29 デバツク装置

Country Status (1)

Country Link
JP (1) JPS5953457U (ja)

Similar Documents

Publication Publication Date Title
JPS5953457U (ja) デバツク装置
JPS58187850U (ja) ベクトル処理装置
JPS63107042U (ja)
JPS594054U (ja) ディジタルデータ処理装置
JPS59160347U (ja) 音声出力装置
JPS6025050U (ja) 多重プログラム管理装置
JPS5810101U (ja) プログラミング装置の制御装置
JPS58167903U (ja) シ−ケンスコントロ−ラの入出力装置
JPS60107896U (ja) 表示メモリ制御回路
JPS59142839U (ja) プログラムの複写防止装置
KR890008681A (ko) 프로세서 제어 장치
JPS5836453U (ja) マルチ計算機システムにおけるプログラム動作メモリの有効活用機構
JPS59192756U (ja) 分散処理機能を持つ中央処理装置
JPS5858642U (ja) マイクロプログラム制御装置
JPS59155606U (ja) シ−ケンスコントロ−ラ
JPS6130140U (ja) デ−タ転送装置
JPS582048U (ja) 試験装置
JPS60116541U (ja) 画像デ−タ処理装置
JPS5992929U (ja) Ｄｍａ装置のメモリ監視装置
JPS5820103U (ja) 調理装置
JPS5980847U (ja) 中央処理装置の診断装置
JPS58113101U (ja) デイジタル型プロセス制御装置
JPS58183551U (ja) オペレ−タコンソ−ル
JPS6389143U (ja)
JPS6087050U (ja) デ−タ転送制御装置