JPS582048U - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPS582048U JPS582048U JP9627581U JP9627581U JPS582048U JP S582048 U JPS582048 U JP S582048U JP 9627581 U JP9627581 U JP 9627581U JP 9627581 U JP9627581 U JP 9627581U JP S582048 U JPS582048 U JP S582048U
- Authority
- JP
- Japan
- Prior art keywords
- instructions
- input information
- branch
- test
- order execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の実施例による試験装置構成図、第2図
は情報入力例、第3図は第2図に関するフローチャート
を示す。 図において1は入力部、2は書込み制御回路、3は退避
メモリ、4はアドレスポイン゛り、5はオーダの異常終
了検出フラグ、6はオーダ実行後の状態情報メモリ、7
はオーダ発行回路、8は制御回路、9は読出し回路、1
0は入出力装置を示す。
は情報入力例、第3図は第2図に関するフローチャート
を示す。 図において1は入力部、2は書込み制御回路、3は退避
メモリ、4はアドレスポイン゛り、5はオーダの異常終
了検出フラグ、6はオーダ実行後の状態情報メモリ、7
はオーダ発行回路、8は制御回路、9は読出し回路、1
0は入出力装置を示す。
Claims (1)
- 複数のオークを組み合せて、ある命令を行う装置を試験
する試験装置において、オーダの発行、オーダの実行後
の異常終了によって分岐する命令、オーダ実行後の状態
情報の条件により分岐する命令および無条件分岐命令を
組み合せた複数のステップの入力情報を格納するメモリ
と、該入力情報のステップを管理するアドレスポインタ
と、前記命令を実行する制御回路と、前記入力情報を入
力する入力手段を有す不ことを特徴とする試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9627581U JPS582048U (ja) | 1981-06-29 | 1981-06-29 | 試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9627581U JPS582048U (ja) | 1981-06-29 | 1981-06-29 | 試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS582048U true JPS582048U (ja) | 1983-01-07 |
Family
ID=29891146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9627581U Pending JPS582048U (ja) | 1981-06-29 | 1981-06-29 | 試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS582048U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51105738A (ja) * | 1975-03-14 | 1976-09-18 | Fujitsu Ltd | |
JPS54123053A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Tester |
-
1981
- 1981-06-29 JP JP9627581U patent/JPS582048U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51105738A (ja) * | 1975-03-14 | 1976-09-18 | Fujitsu Ltd | |
JPS54123053A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Tester |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS582048U (ja) | 試験装置 | |
JPS60238948A (ja) | 計算機システムの処理時間測定装置 | |
KR890008681A (ko) | 프로세서 제어 장치 | |
JPS59180300U (ja) | メモリ試験装置 | |
JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
JPS5839649U (ja) | テスト回路 | |
JP2657947B2 (ja) | データ処理装置 | |
JPS5836446U (ja) | 分岐制御回路試験装置 | |
JPS6095654U (ja) | デ−タ転送制御装置 | |
JPS6284354A (ja) | トレース命令制御回路 | |
JPS5949249U (ja) | プログラムのテストシステム装置 | |
JPH0272443A (ja) | データ処理装置 | |
JPS5839646U (ja) | デ−タ処理装置 | |
JPS6376948U (ja) | ||
JPS6112144U (ja) | プログラムテスト装置 | |
JPS5940942U (ja) | 処理装置 | |
JPS58151659A (ja) | デ−タ処理装置の論理解析用測定装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS59169651U (ja) | デバツグ装置 | |
JPS58101250U (ja) | デ−タ処理システムを操作する装置 | |
JPS5816689U (ja) | 事故表示装置 | |
JPS5844642U (ja) | デバツグ装置 | |
JPS60101500U (ja) | 出荷装置 | |
JPS5920334U (ja) | マイクロコンピユ−タ | |
JPS63170752A (ja) | トレ−ス回路 |