JPS595306A - デジタルサ−ボ回路 - Google Patents
デジタルサ−ボ回路Info
- Publication number
- JPS595306A JPS595306A JP57115227A JP11522782A JPS595306A JP S595306 A JPS595306 A JP S595306A JP 57115227 A JP57115227 A JP 57115227A JP 11522782 A JP11522782 A JP 11522782A JP S595306 A JPS595306 A JP S595306A
- Authority
- JP
- Japan
- Prior art keywords
- servo
- counter
- circuit
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/22—Controlling the speed digitally using a reference oscillator, a speed proportional pulse rate feedback and a digital comparator
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、モータの回転制御等を行なうサーボ回路に関
し、−特に、誤差情報を計測カウンタによリデジタル的
なランプ出力として得るようにしたデジタルサーボ回路
に関する。
し、−特に、誤差情報を計測カウンタによリデジタル的
なランプ出力として得るようにしたデジタルサーボ回路
に関する。
一般にモータの回転制御を行なうサーボ回路は、モータ
の回転速度や回転位相に応じた帰還信号と基準信号とを
比較することにより誤差出力を得て、該誤差出力により
回転制御を行なうようになっている。上記帰還信号とし
ては、例えば第１図に一般的なモータ１の回転制御回路
を示すように、モータ１の回転により周波数発生器２と
パルス発生器３とを作動せしめることにより、上記モー
タ１の回転速度に比例した周波数信号ｆｒａを得るとと
もに該モータ１の回転位相を示す位相パルス９６ｐａを
得ている。上記周波数信号ｆｖａが供給される速度サー
ボ回路４は、目的の回転速度を示す基準周波数ＶＲＥＦ
と、上記周波数信号ｆｖａとの差周波数に応じた速度制
御信号を形成する。また、上記位相パルスｌｐａが供給
される位相サーボ回路５は、基準の回転位相を示す基準
パルス１ｎＥＦと上記位相パルスＳｐａとの位相比較を
行って位相差に応じた位相制御信号を形成する。そして
上記速度制御信号と位相制御信号とを信号加算器６にて
合成した回転制御信号を得て、この回転制御信号にてモ
ータ駆動回路７の動作を制御を行なうことにより、モー
タ１を目的の回転速度で且つ基準位相にロックした状態
で回転せしめる。
の回転速度や回転位相に応じた帰還信号と基準信号とを
比較することにより誤差出力を得て、該誤差出力により
回転制御を行なうようになっている。上記帰還信号とし
ては、例えば第１図に一般的なモータ１の回転制御回路
を示すように、モータ１の回転により周波数発生器２と
パルス発生器３とを作動せしめることにより、上記モー
タ１の回転速度に比例した周波数信号ｆｒａを得るとと
もに該モータ１の回転位相を示す位相パルス９６ｐａを
得ている。上記周波数信号ｆｖａが供給される速度サー
ボ回路４は、目的の回転速度を示す基準周波数ＶＲＥＦ
と、上記周波数信号ｆｖａとの差周波数に応じた速度制
御信号を形成する。また、上記位相パルスｌｐａが供給
される位相サーボ回路５は、基準の回転位相を示す基準
パルス１ｎＥＦと上記位相パルスＳｐａとの位相比較を
行って位相差に応じた位相制御信号を形成する。そして
上記速度制御信号と位相制御信号とを信号加算器６にて
合成した回転制御信号を得て、この回転制御信号にてモ
ータ駆動回路７の動作を制御を行なうことにより、モー
タ１を目的の回転速度で且つ基準位相にロックした状態
で回転せしめる。
第２図は上述の如きサーボ回路として用いられる一般的
なデジタルサーボ回路の原理的な構成を示すブロック図
である。すなわち、第２図において、基準信号５ＲＥＦ
と帰還信号ＳＦＢとにてトリガーされるフリップフロッ
プ回路１１は、上記各信号の位相誤差に比例したパルス
幅の計測用ウィンドパルスを形成する。そして、計測用
カウンタ１４は、上記計測用ウィンドパルスにてゲート
制御されるＡＮＤゲート回路１３を介してクロック発生
器１２から供給されるクロックパルスを計数することに
より、上記位相誤差をデジタル的に示す計数出力をデジ
ターし・アナログ変換器１５に供“給する。上記デジタ
ル・アナログ変換器１５は、計測用カウンタ１４からの
デジタル位相誤差情報をアナログ情報に変換して制御信
号を出力する。すなわち、上記計測用カウンタ１４は、
計測用ウイントハルスのパルス幅でケ−ｉ−されたクロ
ックパルスを計数することにより、第３図に示すように
位相誤差を示すアナログランプに対応したデジタル情報
を出力する。上記第３図に示したランプ出力は、その振
幅がサーボ回路のダイナミックレンジに対応し、その時
間軸レンジがロックレンジに対応する。従って、計測用
カウンター４を用いたデジタルサーボ回路では、クロッ
ク周波数を高くしてより細かな量子化を行ない、且つ同
じ時間軸（ロック）レンジを確保するには、該計測用カ
ウンター４のビット数を増さなければならない。また、
クロック周波数が同じで時間軸（ロック）レンジを長く
しても、上記ビット数を増さなければならない。
なデジタルサーボ回路の原理的な構成を示すブロック図
である。すなわち、第２図において、基準信号５ＲＥＦ
と帰還信号ＳＦＢとにてトリガーされるフリップフロッ
プ回路１１は、上記各信号の位相誤差に比例したパルス
幅の計測用ウィンドパルスを形成する。そして、計測用
カウンタ１４は、上記計測用ウィンドパルスにてゲート
制御されるＡＮＤゲート回路１３を介してクロック発生
器１２から供給されるクロックパルスを計数することに
より、上記位相誤差をデジタル的に示す計数出力をデジ
ターし・アナログ変換器１５に供“給する。上記デジタ
ル・アナログ変換器１５は、計測用カウンタ１４からの
デジタル位相誤差情報をアナログ情報に変換して制御信
号を出力する。すなわち、上記計測用カウンタ１４は、
計測用ウイントハルスのパルス幅でケ−ｉ−されたクロ
ックパルスを計数することにより、第３図に示すように
位相誤差を示すアナログランプに対応したデジタル情報
を出力する。上記第３図に示したランプ出力は、その振
幅がサーボ回路のダイナミックレンジに対応し、その時
間軸レンジがロックレンジに対応する。従って、計測用
カウンター４を用いたデジタルサーボ回路では、クロッ
ク周波数を高くしてより細かな量子化を行ない、且つ同
じ時間軸（ロック）レンジを確保するには、該計測用カ
ウンター４のビット数を増さなければならない。また、
クロック周波数が同じで時間軸（ロック）レンジを長く
しても、上記ビット数を増さなければならない。
ところで、例えば回転磁気ヘッド装置を用いたＮＴＳＣ
方式ビデオテープレコーダにおけるドラムモータの位相
サーボでは、記録時、再生時とも３０Ｈｚの位相基準信
号１ｎｖｖが用いられ、そのランプ出力も３０Ｈｚ 周
期が標準である。そして、０ツクレンジをランプ出力ｌ
Ａの繰返周期−３０−（６）の約１丁、すなわち３．３
ｍｓ 程度に設定している。
方式ビデオテープレコーダにおけるドラムモータの位相
サーボでは、記録時、再生時とも３０Ｈｚの位相基準信
号１ｎｖｖが用いられ、そのランプ出力も３０Ｈｚ 周
期が標準である。そして、０ツクレンジをランプ出力ｌ
Ａの繰返周期−３０−（６）の約１丁、すなわち３．３
ｍｓ 程度に設定している。
ここで、ランプ出力の傾き、ダイナミックレンジ、時間
軸レンジは、モータの回転制御系全体の条件を考慮して
設定されるものであるが、例えば第４図中に実線にて示
すランプ出力ｌｈを最適値とした場合に、ダイナミック
レンジの狭くしたランプ出力ｌＢではサーボ系のゲイン
が高く振動的な制御状態になり易く、また外乱によって
ロックレンジから外れてしまう慮れが大きいという問題
点を生じ、ダイナミックレンジを広くしたランプ出力ｌ
ｃではゲインが低く応答速度が遅くなってしまうという
問題点がある。また、最適なランプ出方ｌＡを用いたと
しても、実際にサーボ系が位相ロックした定常状態では
、そのロックレンジの約１０％以下の変動に対して応答
すれば十分であって、上記ロックレンジの大半が利用さ
れていない。
軸レンジは、モータの回転制御系全体の条件を考慮して
設定されるものであるが、例えば第４図中に実線にて示
すランプ出力ｌｈを最適値とした場合に、ダイナミック
レンジの狭くしたランプ出力ｌＢではサーボ系のゲイン
が高く振動的な制御状態になり易く、また外乱によって
ロックレンジから外れてしまう慮れが大きいという問題
点を生じ、ダイナミックレンジを広くしたランプ出力ｌ
ｃではゲインが低く応答速度が遅くなってしまうという
問題点がある。また、最適なランプ出方ｌＡを用いたと
しても、実際にサーボ系が位相ロックした定常状態では
、そのロックレンジの約１０％以下の変動に対して応答
すれば十分であって、上記ロックレンジの大半が利用さ
れていない。
そこで、本発明は上述の如き従来のデジタルサーボ回路
における問題点に鑑み、ビット数の少ない計測カウンタ
にて、最適なロックレンジを確保し、定常状態では量子
化精度も十分に得られるようにした新規な構成のデジタ
ルサーボ回路を提供するものである。
における問題点に鑑み、ビット数の少ない計測カウンタ
にて、最適なロックレンジを確保し、定常状態では量子
化精度も十分に得られるようにした新規な構成のデジタ
ルサーボ回路を提供するものである。
以下、本発明に係るデジタルサーボ回路の一実施例につ
いて図面に従い詳細に説明する。
いて図面に従い詳細に説明する。
第５図のブロック図に示す実施例は、上述のモータ制御
回路における位相サーボ回路に本発明を適用したもので
あり、位相パルスｌｐａと位相基準信号１ｎＥＦとの位
相誤差に応じたパルス数のクロックパルスを計数する７
ビツトの計測用カウンタ２４と、上記クロックパルスの
■分周出力を計数する７ビツトのメモリ用カウンタ２５
とを備えている。
回路における位相サーボ回路に本発明を適用したもので
あり、位相パルスｌｐａと位相基準信号１ｎＥＦとの位
相誤差に応じたパルス数のクロックパルスを計数する７
ビツトの計測用カウンタ２４と、上記クロックパルスの
■分周出力を計数する７ビツトのメモリ用カウンタ２５
とを備えている。
上記計測用カウンタ２４は、クロックパルス発生器２２
からＡＮＤゲート回路２３を介して位相誤差に応じたパ
ルス数のクロックパルスカ供給されるようになっている
。すなわち、上記ＡＮＤゲート回路２３は、位相パルス
Ｓｐａと位相基準信号＃ｔｇｒ とにてトリガーされ
るフリップフロップ回路２１にて形成される上記位相誤
差に応じたパルス幅の計測用ウィンドパルスにてゲート
制御サレることによって、上記位相誤差に応じたパルス
数のクロックパルスを上記計測用カウンタ２４に供給す
る。
からＡＮＤゲート回路２３を介して位相誤差に応じたパ
ルス数のクロックパルスカ供給されるようになっている
。すなわち、上記ＡＮＤゲート回路２３は、位相パルス
Ｓｐａと位相基準信号＃ｔｇｒ とにてトリガーされ
るフリップフロップ回路２１にて形成される上記位相誤
差に応じたパルス幅の計測用ウィンドパルスにてゲート
制御サレることによって、上記位相誤差に応じたパルス
数のクロックパルスを上記計測用カウンタ２４に供給す
る。
そして、上記計測用カウンタ２４は、上記ＡＮＤゲート
回路２３を介して供給されるクロックパルスを計数する
ことによって上記位相誤差を７ビツトのデジタルデータ
として示す計数出力を得て、この計数出力をロックレン
ジ検出回路２７に供給するとともに第１の信号選択回路
３１を介してデジタル・アナログ変換器２６に供給する
。また、上記計測用カウンタ２４は、その第３ビット出
力すなわち上記クロックパルスの１分周出力を第２の信
号選択回路３２を介して上記メモリ用カウンタ２５に供
給している。上記ロックレンジ検出回路２７は、上記計
測用カウンタ２４にて与えられるロックレンジＬ２内に
設定した不感帯Ｌ３の判定を行ない、その検出出力にて
訂正クロックパルス発生器２８を作動せしめる。上記訂
正クロックパルス発生器２８は、上記不感帯Ｌ３に対す
るずれ量に応じた訂正クロックパルスを第２の信号選択
回路３２を介して上記メモリ用カウンタ２５に供給する
。
回路２３を介して供給されるクロックパルスを計数する
ことによって上記位相誤差を７ビツトのデジタルデータ
として示す計数出力を得て、この計数出力をロックレン
ジ検出回路２７に供給するとともに第１の信号選択回路
３１を介してデジタル・アナログ変換器２６に供給する
。また、上記計測用カウンタ２４は、その第３ビット出
力すなわち上記クロックパルスの１分周出力を第２の信
号選択回路３２を介して上記メモリ用カウンタ２５に供
給している。上記ロックレンジ検出回路２７は、上記計
測用カウンタ２４にて与えられるロックレンジＬ２内に
設定した不感帯Ｌ３の判定を行ない、その検出出力にて
訂正クロックパルス発生器２８を作動せしめる。上記訂
正クロックパルス発生器２８は、上記不感帯Ｌ３に対す
るずれ量に応じた訂正クロックパルスを第２の信号選択
回路３２を介して上記メモリ用カウンタ２５に供給する
。
また、上記メモリ用カウンタ２５は、上記クロツタパル
スのＹ分周出力を計数して、７ビ・ントのデジタルデー
タとして位相誤差を示す計数出力を得て、この計数出力
をサーボ状態検出回路４１に供給するとともに上記第１
の信号選択回路３１を介してデジタル・アナログ変換器
２６に供給する。
スのＹ分周出力を計数して、７ビ・ントのデジタルデー
タとして位相誤差を示す計数出力を得て、この計数出力
をサーボ状態検出回路４１に供給するとともに上記第１
の信号選択回路３１を介してデジタル・アナログ変換器
２６に供給する。
このデジタル・アナログ変換器２６にて得られるアナロ
グ出力は、第３の信号選択回路３３を介して第１、第２
のホールド回路５１．５２に供給される。そして、上記
各ホールド回路５１．５２のホールド出力がそれぞれバ
ッファ増幅器５３゜５４を通じて信号加算器５５に供給
され１該信号加算器５５よりサーボ制御信号として出力
される０ここで、上記第１ないし第３の信号選択回路３
１．３２．３３は、上記サーボ状態検出回路４１の検出
出力に応じて作動する、制御回路４２にて次のように動
作制御されている。
グ出力は、第３の信号選択回路３３を介して第１、第２
のホールド回路５１．５２に供給される。そして、上記
各ホールド回路５１．５２のホールド出力がそれぞれバ
ッファ増幅器５３゜５４を通じて信号加算器５５に供給
され１該信号加算器５５よりサーボ制御信号として出力
される０ここで、上記第１ないし第３の信号選択回路３
１．３２．３３は、上記サーボ状態検出回路４１の検出
出力に応じて作動する、制御回路４２にて次のように動
作制御されている。
すなわち、上記サーボ状態検出回路４２はサーボ系がロ
ックした定常状態にあるか否かを検出す４０そして１モ
ータを起動してサーボ系が０．７り状態に引込まれるま
での間は、計測用カウンタ２４にてＩ分周したクロック
パルスをメモリ用カウンタ２５にて計数し、該メモリ用
カウンタ２５からの計数出力をデジタル・アナログ変換
器２６にてアナログ信号に変換してサーボ制御信号とし
て出力するように、各信号選択回路３１，３２．３３の
選択動作が制御回路４２にて制御される。この動作状態
を第５図に示しである。
ックした定常状態にあるか否かを検出す４０そして１モ
ータを起動してサーボ系が０．７り状態に引込まれるま
での間は、計測用カウンタ２４にてＩ分周したクロック
パルスをメモリ用カウンタ２５にて計数し、該メモリ用
カウンタ２５からの計数出力をデジタル・アナログ変換
器２６にてアナログ信号に変換してサーボ制御信号とし
て出力するように、各信号選択回路３１，３２．３３の
選択動作が制御回路４２にて制御される。この動作状態
を第５図に示しである。
すなわち、サーボ系がロックレンジに引込まれるまでは
、メモリ用カウンタ２５による計数出力が位相誤差情報
として用いられる。このメモリ用カウンタ２５は、計測
用カウンタ２４にてＩ分周されたクロックパルスを計数
しているので、第６図に実線にて示すような広いロック
レンジＬ１の位相誤差情報を与える。
、メモリ用カウンタ２５による計数出力が位相誤差情報
として用いられる。このメモリ用カウンタ２５は、計測
用カウンタ２４にてＩ分周されたクロックパルスを計数
しているので、第６図に実線にて示すような広いロック
レンジＬ１の位相誤差情報を与える。
そして、上記メモリ用カウンタ２５の計数出力を制御デ
ータとしてサーボ系の引込み動作制御を行なって、サー
ボ系が上記ロックレンジＬ＋内に引込まれたことをサー
ボ状態検出回路４１が検出すると、その検出出力により
制御回路４２は、第１および第３の信号選択回路３１．
３３を交互に作動せしめるとともに、第２の信号選択回
路３２にて訂正パルス発生器２８を選択させる。この動
作状態では、メモリ用カウンタ２５の内容をサーボ系の
ＤＣバイアスデータとして与え、計測用カウンタ２４の
計数出力にて第６図に示すように狭いロックレンジＬ２
の位相情報を与えたサーボ制御信号が得られる。このと
き、上記メモリ用カウンタ２５の内容すなわちＤＣバイ
アスデータは、ロックレンジ検出器２７の検出出力に応
じて作動する訂正クロックパルス発生器２８からの訂正
クロックパルスにより順次に訂正される。そして、計測
用カウンタ２４にて与えられるロックレンジＬ２内の不
感帯Ｌ３に入った状態でサーボ系がロックされる。
ータとしてサーボ系の引込み動作制御を行なって、サー
ボ系が上記ロックレンジＬ＋内に引込まれたことをサー
ボ状態検出回路４１が検出すると、その検出出力により
制御回路４２は、第１および第３の信号選択回路３１．
３３を交互に作動せしめるとともに、第２の信号選択回
路３２にて訂正パルス発生器２８を選択させる。この動
作状態では、メモリ用カウンタ２５の内容をサーボ系の
ＤＣバイアスデータとして与え、計測用カウンタ２４の
計数出力にて第６図に示すように狭いロックレンジＬ２
の位相情報を与えたサーボ制御信号が得られる。このと
き、上記メモリ用カウンタ２５の内容すなわちＤＣバイ
アスデータは、ロックレンジ検出器２７の検出出力に応
じて作動する訂正クロックパルス発生器２８からの訂正
クロックパルスにより順次に訂正される。そして、計測
用カウンタ２４にて与えられるロックレンジＬ２内の不
感帯Ｌ３に入った状態でサーボ系がロックされる。
すなわち、７ビツトカウンタを用いたメモリ用カウンタ
２５にて与えられるＤＣバイアス情報と計測用カウンタ
２４による位相誤差情報とによるサーボ制御信号すなわ
ちランプ出力Ｒ，は２７＝１２８種類あるので、サーボ
系の外乱に応じて最適なランプ出力を選択するようにし
ている。上記ロックレンジ検出回路２７にて判定する不
感帯Ｌ３は、第７図に示すように、計測カウンタ２４に
て与えられるロックレンジＬｚ内で目的のロック位相誤
差の許容値以下の幅に設定され、且つ、上記メモリ用カ
ウンタ２５にて与えられるＤＣバイアスの１ステツプ内
に少なくとも１つのランプ出力が存在するように設定さ
れる。また、上記ロックレンジ検出回路２７による検出
出力に応じて作動する訂正クロックパルス発生器は、例
えば、第６図に示すように、ロックレンジＬ２内で不感
帯Ｌ３から外れている場合（■の領域）には１発の訂正
クロックパルスを発生し、さらに大きな外乱等によりロ
ック点がロックレンジＬ２よりも太き（外れたときには
上記外乱量に応じて多数の訂正クロックパルスを発生す
ることにより、外乱に対するサーボ系の応答速度を改善
することができる。第６図の例では、各領域■、■、■
内で、それぞれるようにしである。
２５にて与えられるＤＣバイアス情報と計測用カウンタ
２４による位相誤差情報とによるサーボ制御信号すなわ
ちランプ出力Ｒ，は２７＝１２８種類あるので、サーボ
系の外乱に応じて最適なランプ出力を選択するようにし
ている。上記ロックレンジ検出回路２７にて判定する不
感帯Ｌ３は、第７図に示すように、計測カウンタ２４に
て与えられるロックレンジＬｚ内で目的のロック位相誤
差の許容値以下の幅に設定され、且つ、上記メモリ用カ
ウンタ２５にて与えられるＤＣバイアスの１ステツプ内
に少なくとも１つのランプ出力が存在するように設定さ
れる。また、上記ロックレンジ検出回路２７による検出
出力に応じて作動する訂正クロックパルス発生器は、例
えば、第６図に示すように、ロックレンジＬ２内で不感
帯Ｌ３から外れている場合（■の領域）には１発の訂正
クロックパルスを発生し、さらに大きな外乱等によりロ
ック点がロックレンジＬ２よりも太き（外れたときには
上記外乱量に応じて多数の訂正クロックパルスを発生す
ることにより、外乱に対するサーボ系の応答速度を改善
することができる。第６図の例では、各領域■、■、■
内で、それぞれるようにしである。
従って、この実施例では、メモリ用カウンタ２５にて与
えられる広いロックレンジＬ１のランプ出力にて位相サ
ーボをかけてこの時モータに加わる駆動電圧Ｖ１に相当
するメモリ用カウンタ２５の計数内容を記憶しておき、
計測用カウンタ２４にて与えられる狭いロックレンジＬ
ｌのランプ出力Ｒｎに応じた駆動電圧ＶＢと上記駆動電
圧ＶＢとにてモータを駆動することにより第６図中の点
Ａで位相ロックがかかることになる。ここで、位相サー
ボ系では、所定のロックレンジ内のある所に位相をロッ
クされることを目的とするものであるから、上述の如き
構成の実施例によればピッ１数の少ない計測用カウンタ
２４、メモリ用カウンタ２５、デジタルアナログ変換器
２６にて広いロックレンジでサーボ系の引込み動作制御
を迅速に行ない、かつ定常状態では量子化誤差の少ない
高精度の位相サーボ制御することができる。
えられる広いロックレンジＬ１のランプ出力にて位相サ
ーボをかけてこの時モータに加わる駆動電圧Ｖ１に相当
するメモリ用カウンタ２５の計数内容を記憶しておき、
計測用カウンタ２４にて与えられる狭いロックレンジＬ
ｌのランプ出力Ｒｎに応じた駆動電圧ＶＢと上記駆動電
圧ＶＢとにてモータを駆動することにより第６図中の点
Ａで位相ロックがかかることになる。ここで、位相サー
ボ系では、所定のロックレンジ内のある所に位相をロッ
クされることを目的とするものであるから、上述の如き
構成の実施例によればピッ１数の少ない計測用カウンタ
２４、メモリ用カウンタ２５、デジタルアナログ変換器
２６にて広いロックレンジでサーボ系の引込み動作制御
を迅速に行ない、かつ定常状態では量子化誤差の少ない
高精度の位相サーボ制御することができる。
上述の如く、本発明によれば、誤差情報に応じたパルス
数のクロックパルスを計数する第１のＮビットカウンタ
と、上記クロックパルスのＭ分周出力を計数する第２の
Ｎビットカウンタとを備え、上記第２のＮビットカウン
タによる計数出力を制御データとしてサーボ系の引込み
動作制御を行ない、サーボ系がロックした定常状態では
該サーボ系の外乱量に応じて上記第２のＮビットカウン
タの計数内容を変更しながら上記第１および第２のＮビ
ットカウンタによる各計数出力を合成した制御データに
てサーボ系の動作制御を行なうことを特徴としたことに
よって、サーボ系を広いロックレンジで迅速に引込んで
、定常状態では量子化誤差の少ない高精度のデジタルサ
ーボ制御を行なうことができ、しかもビット数の少ない
カウンタにて上記デジタルサーボ制御を行なうことがで
きる。
数のクロックパルスを計数する第１のＮビットカウンタ
と、上記クロックパルスのＭ分周出力を計数する第２の
Ｎビットカウンタとを備え、上記第２のＮビットカウン
タによる計数出力を制御データとしてサーボ系の引込み
動作制御を行ない、サーボ系がロックした定常状態では
該サーボ系の外乱量に応じて上記第２のＮビットカウン
タの計数内容を変更しながら上記第１および第２のＮビ
ットカウンタによる各計数出力を合成した制御データに
てサーボ系の動作制御を行なうことを特徴としたことに
よって、サーボ系を広いロックレンジで迅速に引込んで
、定常状態では量子化誤差の少ない高精度のデジタルサ
ーボ制御を行なうことができ、しかもビット数の少ない
カウンタにて上記デジタルサーボ制御を行なうことがで
きる。
第１図は一般的なモータの回転制御回路の構成を示すブ
ロック図である。 第２図はデジタルサーボ回路の従来例を示すブロック図
である。第３図および第４図は上記従来例における位相
誤差情報に応じたランプ出力についての各説明図である
。 第５図は本発明に係るデジタルサーボ回路の一実施例を
示すブロック図である。第６図は上記実施例の動作を説
明するための説明図である。 第７図は同じくランプ出力の選択動作を説明するための
説明図である。 ２１・・・・・・・・・・・・・・・フリップフロップ
回路２２・・・・・・・・・・・・・・・クロックパル
ス発生回路２３・・・・・・・・・・・・・・・ＡＮＤ
ゲート回路２４．２５，６４，６５．６６・・・・・・
カウンタ２６・・・・・・・・・・・・・・・デジタル
・アナログ変換器２７・・・・・・・・・・・・・・・
ロックレンジ検出回路２８・・・・・・・・・・・・・
・・訂正パルス発生器３１．３２，３３．７０・・・・
・・・・・・・・・・・信号切換回路４１・・・・・・
・・・・・・・・・サーボ状態検出回路５５．８３・・
・・・・信号加算器 第１１Ｉｌ 第２１ ７ 第３ｍ 第４図
ロック図である。 第２図はデジタルサーボ回路の従来例を示すブロック図
である。第３図および第４図は上記従来例における位相
誤差情報に応じたランプ出力についての各説明図である
。 第５図は本発明に係るデジタルサーボ回路の一実施例を
示すブロック図である。第６図は上記実施例の動作を説
明するための説明図である。 第７図は同じくランプ出力の選択動作を説明するための
説明図である。 ２１・・・・・・・・・・・・・・・フリップフロップ
回路２２・・・・・・・・・・・・・・・クロックパル
ス発生回路２３・・・・・・・・・・・・・・・ＡＮＤ
ゲート回路２４．２５，６４，６５．６６・・・・・・
カウンタ２６・・・・・・・・・・・・・・・デジタル
・アナログ変換器２７・・・・・・・・・・・・・・・
ロックレンジ検出回路２８・・・・・・・・・・・・・
・・訂正パルス発生器３１．３２，３３．７０・・・・
・・・・・・・・・・・信号切換回路４１・・・・・・
・・・・・・・・・サーボ状態検出回路５５．８３・・
・・・・信号加算器 第１１Ｉｌ 第２１ ７ 第３ｍ 第４図
Claims (1)
- 誤差情報に応じたパルス数のクロックパルスを計数する
第１のＮビットカウンタと、上記クロックパルスのＭ分
周出力を計数する第２のＮビットカウンタとを備え、上
記第２のＮビットカウンタによる計数出力を制御データ
としてサーボ系の引込み動作制御を行ない、サーボ系が
ロックした定常状態では該サーボ系の外乱量に応じて上
記第２のＮピッ１カウンタの計数内容を変更しなから上
記第１および第２のＮビットカウンタによる各計数出力
を合成した制御データにてサーボ系の動作制御を行なう
ことを特徴とするデジタルサーボ回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115227A JPS595306A (ja) | 1982-07-02 | 1982-07-02 | デジタルサ−ボ回路 |
| AU16192/83A AU570922B2 (en) | 1982-06-30 | 1983-06-23 | Digital servo circuit for motor control |
| CA000431240A CA1202672A (en) | 1982-06-30 | 1983-06-27 | Digital servo circuit |
| US06/508,191 US4506202A (en) | 1982-06-30 | 1983-06-27 | Digital servo circuit |
| GB08317488A GB2123584B (en) | 1982-06-30 | 1983-06-28 | Digital servo control circiuts |
| NL8302331A NL193515C (nl) | 1982-06-30 | 1983-06-30 | Digitale servobesturingsschakeling. |
| DE19833323600 DE3323600A1 (de) | 1982-06-30 | 1983-06-30 | Digitale steuerungs-servoschaltung zur steuerung der drehrung eines motors |
| FR838310929A FR2530358B1 (fr) | 1982-06-30 | 1983-06-30 | Circuit d'asservissement numerique comportant notamment un compteur a n bits |
| AT0241583A AT390342B (de) | 1982-06-30 | 1983-06-30 | Digitale phasenregeleinrichtung fuer die rotation des drehmagnetkopfes eines videorecorders |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115227A JPS595306A (ja) | 1982-07-02 | 1982-07-02 | デジタルサ−ボ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595306A true JPS595306A (ja) | 1984-01-12 |
| JPH0517563B2 JPH0517563B2 (ja) | 1993-03-09 |
Family
ID=14657495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115227A Granted JPS595306A (ja) | 1982-06-30 | 1982-07-02 | デジタルサ−ボ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595306A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110092U (ja) * | 1984-06-20 | 1986-01-21 | ソニー株式会社 | モータの回転制御回路 |
| JPS62131780A (ja) * | 1985-12-02 | 1987-06-15 | Fuji Photo Film Co Ltd | モ−タ制御装置 |
| JPS63316685A (ja) * | 1987-06-12 | 1988-12-23 | ベー・テー・エス・ブロードキヤスト・テレビジヨン・システムス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 位相基準信号形成回路装置 |
| JPH02168882A (ja) * | 1988-12-19 | 1990-06-28 | Sharp Corp | Ｖｔｒのサーボ制御装置 |
-
1982
- 1982-07-02 JP JP57115227A patent/JPS595306A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110092U (ja) * | 1984-06-20 | 1986-01-21 | ソニー株式会社 | モータの回転制御回路 |
| JPS62131780A (ja) * | 1985-12-02 | 1987-06-15 | Fuji Photo Film Co Ltd | モ−タ制御装置 |
| JPS63316685A (ja) * | 1987-06-12 | 1988-12-23 | ベー・テー・エス・ブロードキヤスト・テレビジヨン・システムス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 位相基準信号形成回路装置 |
| JPH02168882A (ja) * | 1988-12-19 | 1990-06-28 | Sharp Corp | Ｖｔｒのサーボ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0517563B2 (ja) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851755A (en) | Low power stepper motor drive system and method | |
| US4599545A (en) | Servomotor controller | |
| US4506202A (en) | Digital servo circuit | |
| EP0104931B1 (en) | A digital capstan servo circuit | |
| EP0254511A2 (en) | Apparatus for reproducing signals recorded on a tape | |
| JPS595306A (ja) | デジタルサ−ボ回路 | |
| EP0392023B1 (en) | Tape transport | |
| JPS593514A (ja) | デジタルサ−ボ回路 | |
| JP2527562B2 (ja) | 回転ヘッド形ディジタル磁気再生装置 | |
| KR930005817B1 (ko) | 브이씨알(vcr)의 수평주파수 보정회로 | |
| KR940000645B1 (ko) | 비디오 카세트 레코더의 드럼 서보 제어장치 | |
| JPS63216113A (ja) | デジタルサ−ボ装置 | |
| JP2724703B2 (ja) | テープ移送装置におけるモータ制御装置 | |
| KR930004446B1 (ko) | 모터의 정속 제어방식 | |
| JPS60211501A (ja) | 定常速度誤差補正装置 | |
| JPH0553026B2 (ja) | ||
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JPH0580740B2 (ja) | ||
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPH0332312B2 (ja) | ||
| JPH0510739B2 (ja) | ||
| JPS61123290A (ja) | 磁気記録再生装置 | |
| JPH0638566A (ja) | 速度モード切り換え時の速度補正回路 | |
| JPS60167010A (ja) | 位相制御装置 | |
| JPS62204318A (ja) | サ−ボ制御装置 |