JPS5950094B2 - Flip chip reflow bonding method - Google Patents

Description

【発明の詳細な説明】 本発明はソルダリフロー法（はんだ再溶融法）によるフ
リップチップのボンディングに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to flip chip bonding using a solder reflow method (solder remelting method).

ハイブリッドＩＣ等においては、トランジスタやモノリ
シックＩＣあるいはその他の電子素子がフリップチップ
として配線基板上の配線導体にリフローボンディング（
ソルダリフロー法によるフェイスボンディング）されて
おり、高信頼性の電子回路を構成している。In hybrid ICs, transistors, monolithic ICs, or other electronic elements are bonded to wiring conductors on a wiring board as flip chips by reflow bonding (
(Face bonding using solder reflow method) to form a highly reliable electronic circuit.

リフローボンディングは超音波法や熱圧着法によるフェ
イスボンディングよりも量産性および信頼性の点ですぐ
れており、フェイスボンディングの長所を十分に発揮で
きる方法である。第１図および第２図は従来のリフロー
ポンヂインク法ある。Reflow bonding is superior to face bonding using ultrasonic methods or thermocompression methods in terms of mass productivity and reliability, and is a method that can fully demonstrate the advantages of face bonding. 1 and 2 show the conventional reflow sponge ink method.

第１図いおいて、１はフリップチップ、２はフリップチ
ップのバンプ電極、３は配線基板、４は配線導体である
。バンプ電極２は略半Ｊ球状の突出電極で、Ｃｕメッキ
層やＣｕボールからなる支柱部５の上にはんだ層６が被
覆された構造となつている。はんだ層６の材料はＰｂ−
Ｓｎ共晶はんだである。配線導体４の上にはあらかじめ
はんだ層７が被覆されている。第１図はフリップチップ
１を配線導体４の上にクランプ（仮り止め）した状態を
示すもので、この状態で熱処理を施すと、はんだ層６、
７が溶融して一体化し、第２図に示すようにリフローボ
ンディングが行われる。このようなフリップチップ１に
よつても一応高Ｊ信頼性のボンディングが行われるが、
さらに改良の余地がある。特に第３図に示すように、配
線導体４の上に被覆されているはんだ層７の厚みが不均
一であることに起因するボンディング不良が発生しやす
い。図面左側のように、はんだ層７が厚門すぎると、余
分なはんだがフリップチップ１の表面に付着して、耐圧
不良や電極間の短絡を引き起こす。図面右側のように、
はんだ層７が薄すぎると十分なボンディング強度が得ら
れないし、オープン不良も発生しやすい。また、はんだ
層７が薄クいと、リフローボンディングのための熱処理
によつてはんだ層７が金属光沢を失つて白濁化し、はん
だ付け性が著しく低下することもある。はんだ層７の厚
みが不均一であると、第１図のクランプの状態において
、バンプ電極２のいずれかがはん５だ層７と接触しない
状態となり、ボンディング不良を誘発することがある。
多数のバンプ電極を有するフリップチップにおいては、
このクランプ時における非接触の問題が生じやすい。は
んだ層７は、はんだ浴への浸漬処理、いわゆるはんだデ
イツプによつて形成されることが多い。In FIG. 1, 1 is a flip chip, 2 is a bump electrode of the flip chip, 3 is a wiring board, and 4 is a wiring conductor. The bump electrode 2 is a protruding electrode having a substantially semi-spherical shape, and has a structure in which a solder layer 6 is coated on a support portion 5 made of a Cu plating layer or a Cu ball. The material of the solder layer 6 is Pb-
It is Sn eutectic solder. The wiring conductor 4 is coated with a solder layer 7 in advance. FIG. 1 shows a state where the flip chip 1 is clamped (temporarily fixed) on the wiring conductor 4. When heat treatment is performed in this state, the solder layer 6,
7 are melted and integrated, and reflow bonding is performed as shown in FIG. Although bonding with high J reliability can be performed with such a flip chip 1,
There is room for further improvement. In particular, as shown in FIG. 3, bonding failures are likely to occur due to the uneven thickness of the solder layer 7 covering the wiring conductor 4. As shown on the left side of the drawing, if the solder layer 7 is too thick, excess solder will adhere to the surface of the flip chip 1, causing poor withstand voltage and short circuit between electrodes. As shown on the right side of the drawing,
If the solder layer 7 is too thin, sufficient bonding strength cannot be obtained and open defects are likely to occur. Further, if the solder layer 7 is thin, the solder layer 7 may lose its metallic luster and become cloudy due to the heat treatment for reflow bonding, resulting in a significant decrease in solderability. If the thickness of the solder layer 7 is non-uniform, any of the bump electrodes 2 will not come into contact with the solder layer 7 in the clamped state shown in FIG. 1, which may lead to poor bonding.
In flip chips with a large number of bump electrodes,
This problem of non-contact during clamping is likely to occur. The solder layer 7 is often formed by immersion in a solder bath, a so-called solder dip.

はんだデイツプは作業性や経済性の点では非常にすぐれ
ているが、はんだ層７の厚みを均一に制御することは困
難である。はんだペーストをスクリーン印刷する方法等
を用いればはんだ層７の厚みをかなり精度よく制御でき
るけれども、高価な設備と材料を要し作業性も悪いとい
う欠点がある。はんだ層７の厚みが不均一であることに
起因するボンデイング不良を回避するために、はんだ層
７を設けないでフリツプチツプ１を配線導体４に直接リ
フローボンデイングすると、第４に示すようになる。Although solder dips are very good in terms of workability and economy, it is difficult to control the thickness of the solder layer 7 uniformly. Although it is possible to control the thickness of the solder layer 7 with considerable precision by using a method such as screen printing a solder paste, it has the disadvantage that it requires expensive equipment and materials and has poor workability. In order to avoid defective bonding due to non-uniform thickness of the solder layer 7, the flip chip 1 is directly reflow bonded to the wiring conductor 4 without providing the solder layer 7, as shown in the fourth example.

すなわち、ろう材となるはんだ層６のはんだ量が少ない
ためにボンデイング強度が小さく、良好なボンデイング
が行われない。オープン不良も発生しやすい。はんだ層
６のはんだ量を多くするために、バンプ電極２をはんだ
層６のみで構成したフリツプチツプ１を用いて、配線導
体４に直接リフローボンデイングすると、第５図のよう
になる。That is, since the amount of solder in the solder layer 6 serving as a brazing material is small, the bonding strength is low and good bonding cannot be performed. Open defects are also likely to occur. In order to increase the amount of solder in the solder layer 6, reflow bonding is performed directly on the wiring conductor 4 using a flip chip 1 in which the bump electrode 2 is made up of only the solder layer 6, as shown in FIG.

すなわち、バンプ電極２に支柱部５が設けられていない
ため、バンプ電極２がつぶれてしまい、フリツプチツプ
１の表面にはんだが付着し、耐圧不良や電極間の短絡を
引き起す。従来、バンプ電極２の一部あるいは全部を構
成するはんだ層６の材料としては、共晶はんだを用いる
ことが多く、非共晶はんだを用いる場合でも固相と液相
とが共存する温度範囲が１０℃以下の共晶はんだに近い
ものである。このようなはんだ材料によつてはんだ層６
を構成するときは、熱処理時にはんだ層６が完全溶融状
態となるので、程度の差はあるけれども第５図のように
リフローポンデイングされるのは避けられない。バンプ
電極２がつぶれないようにする方法として、第６図に示
すように、はんだに濡れないガラス膜８を配線導体４の
先端部９を区画するようにスクリーン印刷で形成した構
造としてリフローボンデイングする方法がある。That is, since the bump electrode 2 is not provided with the support portion 5, the bump electrode 2 is crushed, and solder adheres to the surface of the flip chip 1, causing a breakdown voltage failure and a short circuit between the electrodes. Conventionally, eutectic solder is often used as the material for the solder layer 6 constituting part or all of the bump electrode 2, and even when non-eutectic solder is used, there is a temperature range in which the solid phase and liquid phase coexist. It is close to eutectic solder at 10°C or less. By using such a solder material, the solder layer 6
When forming the solder layer 6, the solder layer 6 is completely melted during heat treatment, so reflow bonding as shown in FIG. 5 is unavoidable, although there are differences in degree. As a method to prevent the bump electrode 2 from being crushed, as shown in FIG. 6, a glass film 8 that does not get wet with solder is formed by screen printing to partition the tip 9 of the wiring conductor 4, and reflow bonding is performed. There is a way.

バンプ電極２を構成するはんだ層６は溶融しても小面積
の先端部９と濡れるだけであるので、はんだの表面張力
が作用して支柱部５がなくてもバンプ電極２がつぶれる
ことはない。しかし、ガラス膜８の位置がずれると、先
端部９の面積が変わつてバンプ電極２の高さが異なるた
め、オープン不良等のボンデイング不良が発生する。し
たがつてこの方法には、ガラス膜８の印刷工程が余分に
必要となる上に、高精丁度の印刷技術が要求されるとい
う欠点がある。本発明は、以上述べた従来の欠点を解決
するためのもので、固相と液相が共存する半溶融状態の
はんだを利用したフリツプチツプのリフローボンデイン
グ法である。ク 以下本発明を図面に基づいて具体的に
説明する。Even if the solder layer 6 constituting the bump electrode 2 melts, it only wets the small area of the tip 9, so the bump electrode 2 will not be crushed even without the support portion 5 due to the surface tension of the solder. . However, if the position of the glass film 8 is shifted, the area of the tip portion 9 changes and the height of the bump electrode 2 differs, resulting in bonding defects such as open defects. Therefore, this method has the disadvantage that it requires an extra step of printing the glass film 8 and also requires a highly accurate printing technique. The present invention is intended to solve the above-mentioned conventional drawbacks, and is a flip-chip reflow bonding method that utilizes semi-molten solder in which a solid phase and a liquid phase coexist. H The present invention will be specifically explained below based on the drawings.

第７図〜第１０図は本発明の１実施例を説明するための
もので゛ある。7 to 10 are for explaining one embodiment of the present invention.

第７図はフリツプチツプ１を配線導体４の上にクランプ
した状態を示す平面・図で、第８図は第７図のＡ−Ａ線
断面図である。フリツプチツプ１はシリコントランジス
タで、４つのバンプ電極２のうち２つはコレクタ電極Ｃ
、他の２つはそれぞれエミツタ電極Ｅとベース電極Ｂで
ある。配線基板３はアルミナ薄板である。配線導体４は
Ａｇ−Ｐｄ系厚膜導体材料をスクリーン印刷して焼成し
たものである。フリツプチツプ１は配線導体４の上に塗
布されたロジン系フラツクス１０の粘着力を利用してク
ランプされている。バンプ電極２は半径１００μの略半
球状の突出電極で、Ｐｂ：Ｓｎ：Ａｇ二５７：３８：
５の非共晶はんだからなるはんだ層６で構成されている
。なお第８図のフリツプチツプ１を説明的断面図により
詳細に示すと第９図のようになつている。FIG. 7 is a plan view showing the state in which the flip chip 1 is clamped onto the wiring conductor 4, and FIG. 8 is a sectional view taken along the line A--A in FIG. The flip chip 1 is a silicon transistor, and two of the four bump electrodes 2 are collector electrodes C.
, the other two are an emitter electrode E and a base electrode B, respectively. The wiring board 3 is an alumina thin plate. The wiring conductor 4 is formed by screen printing and firing an Ag-Pd based thick film conductor material. The flip chip 1 is clamped using the adhesive force of a rosin flux 10 coated on the wiring conductor 4. The bump electrode 2 is a substantially hemispherical protruding electrode with a radius of 100μ, and is made of Pb:Sn:Ag257:38:
The solder layer 6 is made of non-eutectic solder No. 5. Incidentally, the flip chip 1 shown in FIG. 8 is shown in detail in an explanatory sectional view as shown in FIG. 9.

第９図において、１１はＮｆ形コレクタ層、１２”はＮ
形コレクタ高抵抗層、１３はＰ形ベース層、１４はＮ形
エミツタ層、１５はＡ１配線層、１６はＣｒ層、１７は
Ｃｕ層、１８はＳｉＯ２膜、１９はガラス膜である。は
んだ層６は、上記組成からなるはんだボールをＣｕ層１
７に加熱融着したものである。Ｃｒ層１６およびＣｕ層
１７の厚さは合わせて１０〜２０μ程度で、バンプ電極
２の支柱部５の役目を果していない。支柱部５の役目を
果すには、通常Ｃｒ層１６とＣｕ層１７の厚さが合わせ
て４０μ以上は必要である。第７図あるいは第８図の状
態から２４０℃の電気炉で１０〜１５秒間熱処理を施す
と、第１０図のようにリフローボンデイングが行われる
。In FIG. 9, 11 is an Nf type collector layer, 12'' is an Nf type collector layer, and 12'' is an Nf type collector layer.
13 is a P-type base layer, 14 is an N-type emitter layer, 15 is an A1 wiring layer, 16 is a Cr layer, 17 is a Cu layer, 18 is a SiO2 film, and 19 is a glass film. The solder layer 6 consists of solder balls having the above composition placed on the Cu layer 1.
7 was heat-fused. The total thickness of the Cr layer 16 and the Cu layer 17 is about 10 to 20 μm, and they do not play the role of the pillar portion 5 of the bump electrode 2. In order to fulfill the role of the support column 5, the combined thickness of the Cr layer 16 and the Cu layer 17 is usually required to be 40 μm or more. When heat treatment is performed for 10 to 15 seconds in an electric furnace at 240° C. from the state shown in FIG. 7 or 8, reflow bonding is performed as shown in FIG. 10.

共晶はんだは一定温度を超えると急激に溶融状態に移行
するが、非共晶はんだは固相と液相が共存する半溶融状
態をしばらく経過した後に完全な溶融状態に移行するも
のが多い。この実施例においてはんだ層６の材料に用い
ているＰｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はん
だは、１７８．７℃までは固相、１７８．７℃〜２３６
．８℃の約５８℃の温度範囲では固相と液相が共存する
半溶融状態２３６．８℃以上ではすべて液相となつて溶
融状態となる。ここでの熱処理においては、はんだ層６
は実際には電気炉の温度２４０℃よりも少し低い２２０
℃〜２３０℃の温度に留まるので、固相と液相が共存す
る半溶融状態となる。半溶融状態のはんだ層６はフリツ
プチツプ１の重さを支える程度の固さがあるため、バン
プ電極２がつぶれてしまうことはない。半溶融状態のは
んだ層６は溶融部が存在しており、配線導体４と接する
部分ではロジン系フラツクス１０の作用で特に溶融部が
多くなつているので、配線導体４にボンデイングされる
。Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はんだの
ように固相と液相が共存する温度範囲が５０℃以上もあ
ると、熱処理条件の設定が簡単で量産に適している。バ
ンプ電極２は実質上はんだ層６のみで構成されているの
で、ボンデイング用のろう材となるはんだの量にも不足
はない。したがつて、ボンデイングの歩留り、強度、信
頼性等のいずれの点においても好結果が得られる。以上
述べた本発明のリフローボンデイング法は次のような利
点がある。まず、配線導体４に直接リフローボンデイン
グすることが可能であり、配線導体４の上にあらかじめ
はんだ層７を被覆しておく必要がない。したがつて、は
んだ層７の厚みが不均一であることに起因するボンデイ
ング不良が発生しないし、はんだ層７を被覆するための
工程が不要である。配線導体４のパターン設計も自由度
が大きくなつて簡単になる。すなわち、はんだデイツプ
によつてはんだ層７を形成するとき、少しでもはんだ層
７の厚みを均一にするために、配線導体４の方向を一方
向にそろえたり、配線導体４を特殊な形状にするなどの
工夫がなされているが、この必要がなくなる訳である。
またリフローボンデイングのための熱処理によつてバン
プ電極２がつぶれることがないので、バンプ電極２に支
柱部５を設ける必要がないし、ガラス膜８によつて配線
導体４の先端部９を区画する必要もない。Eutectic solder rapidly transitions to a molten state when the temperature exceeds a certain temperature, whereas non-eutectic solder often transitions to a completely molten state after a period of time in a semi-molten state where solid and liquid phases coexist. In this example, the non-eutectic solder of Pb:Sn:Ag=57:38:5 used as the material of the solder layer 6 is in a solid phase up to 178.7°C.
．． In the temperature range of about 58° C. from 8° C., the solid phase and liquid phase coexist in a semi-molten state, and above 236.8° C., all the material becomes a liquid phase and becomes a molten state. In this heat treatment, the solder layer 6
is actually a little lower than the electric furnace temperature of 220°C.
Since the temperature remains between .degree. C. and 230.degree. C., it becomes a semi-molten state in which a solid phase and a liquid phase coexist. Since the solder layer 6 in a semi-molten state is hard enough to support the weight of the flip chip 1, the bump electrode 2 will not be crushed. The solder layer 6 in a semi-molten state has a molten portion, and the portion in contact with the wiring conductor 4 has a particularly large number of molten portions due to the action of the rosin flux 10, so that it is bonded to the wiring conductor 4. A non-eutectic solder with Pb:Sn:Ag=57:38:5 in which the temperature range in which the solid phase and liquid phase coexist is 50° C. or more is suitable for mass production because it is easy to set heat treatment conditions. Since the bump electrode 2 is substantially composed of only the solder layer 6, there is no shortage of solder that serves as a brazing material for bonding. Therefore, good results can be obtained in terms of bonding yield, strength, reliability, etc. The reflow bonding method of the present invention described above has the following advantages. First, it is possible to perform reflow bonding directly to the wiring conductor 4, and there is no need to cover the wiring conductor 4 with the solder layer 7 in advance. Therefore, bonding defects due to non-uniform thickness of the solder layer 7 do not occur, and a process for covering the solder layer 7 is not necessary. The pattern design of the wiring conductor 4 also becomes easier with a greater degree of freedom. That is, when forming the solder layer 7 using a solder dip, in order to make the thickness of the solder layer 7 as uniform as possible, the wiring conductors 4 may be aligned in one direction or the wiring conductors 4 may be formed into a special shape. Although such efforts have been made, this is no longer necessary.
Further, since the bump electrode 2 is not crushed by the heat treatment for reflow bonding, there is no need to provide the support portion 5 on the bump electrode 2, and there is no need to partition the tip portion 9 of the wiring conductor 4 with the glass film 8. Nor.

このように本発明のリフローボンデイング法は、フリツ
プチツプ１の製造および配線導体４の形成を含めたフエ
イスボンデイングに関する一連の工程を短縮できる上に
、ボンデイング不良の発生を減少できるなどの多くの効
果を有するもので、産業上利用価値の高いものである。As described above, the reflow bonding method of the present invention has many effects such as being able to shorten the series of steps related to face bonding, including manufacturing the flip chip 1 and forming the wiring conductor 4, as well as reducing the occurrence of bonding defects. It has high industrial value.

なお本発明は実施例に限定されることなく種々の変形が
可能である。Note that the present invention is not limited to the embodiments and can be modified in various ways.

例えば、バンプ電極２のはんだ層６を構成するはんだは
、固相と液相が共存する温度範囲が３０℃以上であれば
、Ｐｂ：Ｓｎ：Ａｇｌ＝５７：３８：５の非共晶はんだ
に限らない。しかし固相と液相が共存する温度範囲が３
０℃未満の非共晶はんだでは、リフローボンデイングの
ための熱処理において、はんだ層６がリフローボンデイ
グに適切な半溶解状態となるように温度制御することが
困難であり、ボンデイング不良が発生しやすい。本発明
のリフローボンデイング法は配線導体４に直接リフロー
ボンデイングするのに適したものであるが、あらかじめ
はんだ層７が被覆された配線導体４にリフローボンデイ
ングすることもある。例えば、配線導体４の抵抗値を特
に低くおさえる必要があるとき、配線導体４の上にはん
だ層７が被覆され、このはんだ層７の上からフリツプチ
ツプ１がリフローボンデイングされる。このときにはは
んだ層７を形成しなくてよいという利点はなくなるが、
バンプ電極２に支柱部５を設ける等の策を講じなくても
バンプ電極２がつぶれないという利点は有効に発揮され
る。フリツプチツプ１はトランジスタに限らず、モノリ
シツクＩＣやダイオード等の半導体素子あるいは抵抗や
コンデンサ等のその他の電子素子であつてもよい。配線
導体４は、厚膜状態に限らず、薄膜状態やプリント配線
導体でもよいし、配線基板３を兼ねたりード線状の金属
板でもよい。For example, the solder constituting the solder layer 6 of the bump electrode 2 may be a non-eutectic solder of Pb:Sn:Agl=57:38:5 if the temperature range where the solid phase and liquid phase coexist is 30°C or higher. Not exclusively. However, the temperature range in which solid and liquid phases coexist is 3.
With non-eutectic solder at temperatures below 0°C, it is difficult to control the temperature so that the solder layer 6 is in a semi-molten state suitable for reflow bonding during heat treatment for reflow bonding, and bonding failures are likely to occur. . The reflow bonding method of the present invention is suitable for direct reflow bonding to the wiring conductor 4, but reflow bonding may also be performed to the wiring conductor 4 coated with the solder layer 7 in advance. For example, when it is necessary to keep the resistance value of the wiring conductor 4 particularly low, the wiring conductor 4 is coated with a solder layer 7, and the flip chip 1 is reflow bonded onto the solder layer 7. At this time, the advantage of not having to form the solder layer 7 is lost, but
The advantage that the bump electrode 2 does not collapse even without taking measures such as providing the support portion 5 on the bump electrode 2 can be effectively exhibited. The flip chip 1 is not limited to a transistor, but may be a semiconductor element such as a monolithic IC or a diode, or other electronic element such as a resistor or a capacitor. The wiring conductor 4 is not limited to a thick film state, but may be a thin film state, a printed wiring conductor, or a wire-shaped metal plate that also serves as the wiring board 3.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図〜第６図は従来のフリツプチツプおび゛そのボン
デイング状態を示す断面図である。 第７図〜第１０図は本発明を説明するためのもので、第
７図はフリツプチツプを配線導体上にクランプした状態
を示す平面図、第８図は第７図のＡ−Ａ線断面図、第９
図はフリツプチツプの説明的断面図、第１０図はボンデ
イングの状態を示す断面図である。１・・・・・・フリ
ツプチツプ、２・・・・・・バンプ電極、３・・・・・
・配線基板、４・・・・・・配線導体、５・・・・・・
支柱部、６・・・・・・はんだ層、７ ・・・・・・は
んだ層、８・・・・・・ガラス膜、９ ・・・・・・配
線導体の先端部、１０・・・・・・ロジン系フラツクス
。1 to 6 are cross-sectional views showing a conventional flip chip and its bonding state. 7 to 10 are for explaining the present invention, FIG. 7 is a plan view showing a state in which the flip chip is clamped on a wiring conductor, and FIG. 8 is a cross-sectional view taken along the line A-A in FIG. 7. , No. 9
The figure is an explanatory sectional view of the flip chip, and FIG. 10 is a sectional view showing the state of bonding. 1...Flip chip, 2...Bump electrode, 3...
・Wiring board, 4... Wiring conductor, 5...
Support column, 6...Solder layer, 7...Solder layer, 8...Glass film, 9...Tip of wiring conductor, 10... ...Rosin-based flux.

Claims (1)

【特許請求の範囲】[Claims] １ 固相と液相の共存する温度範囲が３０℃以上の非共
晶はんだによつてバンプ電極の大半を占めるはんだ層が
構成されているフリップチップを、該フリップチップを
接続すべき配線導体上に配置した後に、前記はんだ層が
固相と液相の共存する半溶融状態となるように熱処理を
施して、前記はんだ層が完全溶融状態となつたときに生
じる前記バンプ電極のつぶれ過ぎを防止して前記フリッ
プチップを前記配線導体に接続することを特徴とするフ
リップチップのリフローボンディング法。1. A flip chip, in which the solder layer that makes up most of the bump electrodes is made of non-eutectic solder whose temperature range in which solid and liquid phases coexist is 30°C or higher, is placed on the wiring conductor to which the flip chip is to be connected. After placing the solder layer in a semi-molten state, the solder layer is heat-treated to be in a semi-molten state in which a solid phase and a liquid phase coexist to prevent the bump electrode from being crushed too much when the solder layer becomes completely molten. A reflow bonding method for a flip chip, comprising: connecting the flip chip to the wiring conductor.