JPS5950090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5950090B2 JPS5950090B2 JP8163777A JP8163777A JPS5950090B2 JP S5950090 B2 JPS5950090 B2 JP S5950090B2 JP 8163777 A JP8163777 A JP 8163777A JP 8163777 A JP8163777 A JP 8163777A JP S5950090 B2 JPS5950090 B2 JP S5950090B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- film layer
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体ウェハと電極支持板を接合す。
る構造の半導体装置の製造方法に関するものである。従
来の半導体装置は、Ｓｉ等の半導体ウェハからなる半導
体エレメントをセラミック等の気密パッケージ内に収納
し、半導体エレメントの雰囲気の安定化を図ることによ
つて信頼性を上げているが、最近ではコストダウンの為
、高価な気密パッケージを廃し、ゴムリング等による簡
易パッケージの使用、さらには半導体エレメントそのも
のをフロン等の化学冷媒に直接浸漬して冷却する沸騰冷
却方式の適用も考えられるに至つている。
来の半導体装置は、Ｓｉ等の半導体ウェハからなる半導
体エレメントをセラミック等の気密パッケージ内に収納
し、半導体エレメントの雰囲気の安定化を図ることによ
つて信頼性を上げているが、最近ではコストダウンの為
、高価な気密パッケージを廃し、ゴムリング等による簡
易パッケージの使用、さらには半導体エレメントそのも
のをフロン等の化学冷媒に直接浸漬して冷却する沸騰冷
却方式の適用も考えられるに至つている。
ところがこのような簡易パッケージ、沸騰冷却方式等を
適用する場合には、使用する雰囲気に耐えるように半導
体エレメントの電極を構成する必要が生じる。これを図
面について説明すると、第１図は従来の半導体エレメン
トの一例を示すもので、１はＰＮ接合を有するＳｉ基板
、２はＳｉ基板１にＡｌろう材Ｓによりろう接された電
極支持板としてのＭｏ板、４はオーミック接触を得るた
めにＳｉ基板１に蒸着されたＡｌ電極、５はＳｉ基板１
のＰＮ接合面の安定化を図る表面処理材料である。
適用する場合には、使用する雰囲気に耐えるように半導
体エレメントの電極を構成する必要が生じる。これを図
面について説明すると、第１図は従来の半導体エレメン
トの一例を示すもので、１はＰＮ接合を有するＳｉ基板
、２はＳｉ基板１にＡｌろう材Ｓによりろう接された電
極支持板としてのＭｏ板、４はオーミック接触を得るた
めにＳｉ基板１に蒸着されたＡｌ電極、５はＳｉ基板１
のＰＮ接合面の安定化を図る表面処理材料である。
このような構造の半導体エレメントをそのまま気中で使
用する場合にはＡｌ電極４およびＭｏ板２の表面が酸化
してこの面に圧接される外部導体との接触抵抗が増大す
るおそれがあり、またこの半導体エレメントを前記のよ
うにフロン冷媒中で使用する場合には、フロンの熱分解
により生ずる酸によつてＡｌ電極４が腐食される等の問
題が生じる。
用する場合にはＡｌ電極４およびＭｏ板２の表面が酸化
してこの面に圧接される外部導体との接触抵抗が増大す
るおそれがあり、またこの半導体エレメントを前記のよ
うにフロン冷媒中で使用する場合には、フロンの熱分解
により生ずる酸によつてＡｌ電極４が腐食される等の問
題が生じる。
これらの欠点を解決するために酸化及び腐食に対し優れ
た特性を有する半導体エレメントを得るとともに、導電
性の良い電極を得る方法としてＡｕ膜層を用いることが
考えられる。
た特性を有する半導体エレメントを得るとともに、導電
性の良い電極を得る方法としてＡｕ膜層を用いることが
考えられる。
ところが公知のようにＳｉ基板１に直接Ａｕでオーミッ
ク接触をとると、Ａｕが徐々にＳｉ基板１内に拡散し、
半導体エレメントの電気的特性に悪影響を与える。また
第１図に示すような半導体エレメントにおいてＡｌ電極
４および電極支持板としてのＭｏ板２上にさらにＡｕ電
極およびＡｕ保護膜をメツキで構成することも考えられ
るが、この場合には表面処理材料５がメツキ液に侵され
る結果特性不良をきたして歩留りが悪くなり、またＭＯ
板２側にメツキされたＡｕは、Ａ１ろう材３の融点で制
限される温度以上にジッタ（メツキまたは蒸着の後、こ
れを高温雰囲気中におき、メツキ蒸着金属の接合強度を
高める処理）できないことから、十分な付着強度が得ら
れず、Ａｕメツキ効果が得られない。さらにＡｌ電極４
上にメツキされたＡｕは、半導体エレメント使用時の発
熱温度で徐々にＡｌ電極４と高抵抗の合金層を作り、電
気抵抗の増大をきたす等種々の問題が生じる。本発明は
、上記従来の半導体エレメンヒおよびその製造方法のも
つ欠点を除去するためになされたもので、上記不都合を
生じることなく、半導体エレメントの最外殼電極を酸化
及び腐食に対し非常に優れた性質を有するＡｕ電極にす
るとともに、Ａｕ保護膜の形成された電極支持板にする
ことができる半導体装置の製造方法を提供することを目
白勺とする。
ク接触をとると、Ａｕが徐々にＳｉ基板１内に拡散し、
半導体エレメントの電気的特性に悪影響を与える。また
第１図に示すような半導体エレメントにおいてＡｌ電極
４および電極支持板としてのＭｏ板２上にさらにＡｕ電
極およびＡｕ保護膜をメツキで構成することも考えられ
るが、この場合には表面処理材料５がメツキ液に侵され
る結果特性不良をきたして歩留りが悪くなり、またＭＯ
板２側にメツキされたＡｕは、Ａ１ろう材３の融点で制
限される温度以上にジッタ（メツキまたは蒸着の後、こ
れを高温雰囲気中におき、メツキ蒸着金属の接合強度を
高める処理）できないことから、十分な付着強度が得ら
れず、Ａｕメツキ効果が得られない。さらにＡｌ電極４
上にメツキされたＡｕは、半導体エレメント使用時の発
熱温度で徐々にＡｌ電極４と高抵抗の合金層を作り、電
気抵抗の増大をきたす等種々の問題が生じる。本発明は
、上記従来の半導体エレメンヒおよびその製造方法のも
つ欠点を除去するためになされたもので、上記不都合を
生じることなく、半導体エレメントの最外殼電極を酸化
及び腐食に対し非常に優れた性質を有するＡｕ電極にす
るとともに、Ａｕ保護膜の形成された電極支持板にする
ことができる半導体装置の製造方法を提供することを目
白勺とする。
本発明に係る半導体装置の製造方法は、半導体ウエハの
電極面および電極支持板下面に順次Ａｌ膜層、Ｎｉ膜層
、Ａｕ膜層を形成してこれら三層で電極を構成すること
により、半導体特性に優れ、かつ耐酸化性および耐腐食
性に優れた半導体装置を得るようにしたことに特徴を有
するものである。
電極面および電極支持板下面に順次Ａｌ膜層、Ｎｉ膜層
、Ａｕ膜層を形成してこれら三層で電極を構成すること
により、半導体特性に優れ、かつ耐酸化性および耐腐食
性に優れた半導体装置を得るようにしたことに特徴を有
するものである。
以下本発明の一実施例を図について説明すると、第２図
は本発明による半導体装置製造方法の一実施例を示すフ
ローチヤート、第３図はこのフローチヤートに則り、半
導体装置の一例としてのサイリスタを製造した場合の構
造を示している。
は本発明による半導体装置製造方法の一実施例を示すフ
ローチヤート、第３図はこのフローチヤートに則り、半
導体装置の一例としてのサイリスタを製造した場合の構
造を示している。
この両図に基き本発明の製造工程を順に説明する。（ａ
）合金完了エレメント 所定のＰＮ接合を有するＳｉ等の半導体ウエハと、これ
を支持するＭＯ板等の電極支持板をＡ１ろう材等を介し
て周知の方法で接合し、半導体エレメントを構成した状
態である。
）合金完了エレメント 所定のＰＮ接合を有するＳｉ等の半導体ウエハと、これ
を支持するＭＯ板等の電極支持板をＡ１ろう材等を介し
て周知の方法で接合し、半導体エレメントを構成した状
態である。
第３図ではＳｉウエハ１とＭＯ板２をＡｌろう材３でろ
う接している。（ｂ）Ａｌ蒸着上記（ａ）の半導体エレ
メントの両表面、すなわち半導体ウエハ電極面と電極支
持板表面にＡ１膜層を例えば１０μ厚に真空蒸着して形
成する。
う接している。（ｂ）Ａｌ蒸着上記（ａ）の半導体エレ
メントの両表面、すなわち半導体ウエハ電極面と電極支
持板表面にＡ１膜層を例えば１０μ厚に真空蒸着して形
成する。
この場合の真空度は例えば１０−３Ｔ０ｒｒである。第
３図では符号４がこのＡｌ膜層を示している。（ｃ）ジ
ッタ 上記（ｂ）のＡｌ蒸着半導体エレメントを、例えば、Ｎ
２ガス中、５６０℃３０分間の条件でジッタし、半導体
ウエハとのオーミツク接触を形成すると共に半導体エレ
メント両表面上のＡ１蒸着層の付着強度を高める。
３図では符号４がこのＡｌ膜層を示している。（ｃ）ジ
ッタ 上記（ｂ）のＡｌ蒸着半導体エレメントを、例えば、Ｎ
２ガス中、５６０℃３０分間の条件でジッタし、半導体
ウエハとのオーミツク接触を形成すると共に半導体エレ
メント両表面上のＡ１蒸着層の付着強度を高める。
（ｄ）Ｎｉメツキ
上記（ｃ）の工程で半導体エレメントに強固に付着され
たＡｌ膜層上に、Ｎｉを例えば１μ厚にメツキし、Ｎｉ
膜層を形成する。
たＡｌ膜層上に、Ｎｉを例えば１μ厚にメツキし、Ｎｉ
膜層を形成する。
このＮｉメツキ層は下地のＡｌ膜層とのこの後にメツキ
するＡｕとの間で高抵抗のＡｌ−Ａｕ合金層が形成され
るのを防ぐバリヤとしての効果を得るものである。した
がつて厚みは最少限必要なだけで浪く、また緻密度の上
からも無電解メツキによつて形成することが望ましい。
第３図では６がこのＮｉ膜層を示す。（ｅ） Ａｕメツ
キ 上記（ｄ）工程においてＮｉメツキを施した半導体エレ
メント上に、Ａｕを電解メツキで例えば２μ厚にメツキ
する。
するＡｕとの間で高抵抗のＡｌ−Ａｕ合金層が形成され
るのを防ぐバリヤとしての効果を得るものである。した
がつて厚みは最少限必要なだけで浪く、また緻密度の上
からも無電解メツキによつて形成することが望ましい。
第３図では６がこのＮｉ膜層を示す。（ｅ） Ａｕメツ
キ 上記（ｄ）工程においてＮｉメツキを施した半導体エレ
メント上に、Ａｕを電解メツキで例えば２μ厚にメツキ
する。
このＡｕメツキ層は、電極の酸化および腐食を防ぐ保護
膜としての効果を得る為、比較的厚い方が望ましく、こ
の点で無電解メツキより電解メツキを用いる方が容易で
ある。第３図で゛は７がこのＡｕ膜層を示す。（ｆ）パ
ターンエツチング 以上の電極形成が終了した半導体エレメントに対し、半
導体ウエハの電極面において島状に独立した電極が必要
な場合には、Ａ１−Ｎｉ−Ａｕ−三層構造の電極をそれ
ぞれに応じた薬品でパターンエツチングする。
膜としての効果を得る為、比較的厚い方が望ましく、こ
の点で無電解メツキより電解メツキを用いる方が容易で
ある。第３図で゛は７がこのＡｕ膜層を示す。（ｆ）パ
ターンエツチング 以上の電極形成が終了した半導体エレメントに対し、半
導体ウエハの電極面において島状に独立した電極が必要
な場合には、Ａ１−Ｎｉ−Ａｕ−三層構造の電極をそれ
ぞれに応じた薬品でパターンエツチングする。
例えば該半導体エレメントがサイリスタである場合には
Ｓｉウエハ側電極をゲート電極とカソード電極に分解す
る。第３図はこの電極の分離が行なわれた状態を示して
いる。またダイオードの場合にはこの工程（ｆ）が必要
でないことはいうまでもない。（ｇ）ベベル加工 上記（ｆ）まででＡ１−Ｎｉ−Ａｕ三層構造の電極が完
成した半導体エレメントの半導体ウエハ周辺部において
、ＰＮ接合露出面を傾斜をつけ加工することにより表面
電界を低減する。
Ｓｉウエハ側電極をゲート電極とカソード電極に分解す
る。第３図はこの電極の分離が行なわれた状態を示して
いる。またダイオードの場合にはこの工程（ｆ）が必要
でないことはいうまでもない。（ｇ）ベベル加工 上記（ｆ）まででＡ１−Ｎｉ−Ａｕ三層構造の電極が完
成した半導体エレメントの半導体ウエハ周辺部において
、ＰＮ接合露出面を傾斜をつけ加工することにより表面
電界を低減する。
ベベル加工方法は、例えばサンドブラスト、機械的研摩
等で行なう。第３図におけるＳｉウエハ１周縁の斜面８
はこのベベル加工によつて形成したものである。卸 表
面処理最後に上記１ｇ）でベベル加工を施した半導体エ
レメントのベベル面に対し薬品エツチングを施した後、
例えばワニス等の表面処理材料を塗布してＰＮ接合露出
面の表面安定化を図る。
等で行なう。第３図におけるＳｉウエハ１周縁の斜面８
はこのベベル加工によつて形成したものである。卸 表
面処理最後に上記１ｇ）でベベル加工を施した半導体エ
レメントのベベル面に対し薬品エツチングを施した後、
例えばワニス等の表面処理材料を塗布してＰＮ接合露出
面の表面安定化を図る。
第３図の５はこの表面処理材料を示している。以上のよ
うに形成した半導体装置は、第３図のように、Ｓｉウエ
ハ１の電極がＡｌ−Ｎｉ−Ａｕ三層構造からなり、その
最外殻電極がＡｕ電極７であることから、酸化および腐
食に強く、適当な表面処理材料５を選べば、このままの
状態で気中、あるいはフロン中等各種雰囲気中で使用で
きる。
うに形成した半導体装置は、第３図のように、Ｓｉウエ
ハ１の電極がＡｌ−Ｎｉ−Ａｕ三層構造からなり、その
最外殻電極がＡｕ電極７であることから、酸化および腐
食に強く、適当な表面処理材料５を選べば、このままの
状態で気中、あるいはフロン中等各種雰囲気中で使用で
きる。
またＮｉ膜層６はＡｕ膜層７とＡｌ膜層４とのバリヤと
して働き、両金属による高抵抗のＡｌ−Ａｕ合金の形成
を妨げるので長期に渡る信頼性が得られる。さらにＭＯ
板２側のＡｌ−Ｎｉ−Ａｕ電極はＡｌ電極４がすでにジ
ッタされているので圧接構造で用いる装置として十分な
付着強度が得られている。なお上記の実施例では、半導
体エレメントの半導体ウエハ側の電極面のみならず、電
極支持板（ＭＯ板）表面にもＡｌ−Ｎｉ−Ａｕ三層構造
の電極を形成したが、場合によつては、このＭＯ板側、
すなわち電極支持板側表面には上記三層構造の電極を形
成せず、半導体ウエハの電極面のみにＡ１−Ｎｉ−Ａｕ
三層構造を形成するようにしてもよいことは言うまでも
ない。
して働き、両金属による高抵抗のＡｌ−Ａｕ合金の形成
を妨げるので長期に渡る信頼性が得られる。さらにＭＯ
板２側のＡｌ−Ｎｉ−Ａｕ電極はＡｌ電極４がすでにジ
ッタされているので圧接構造で用いる装置として十分な
付着強度が得られている。なお上記の実施例では、半導
体エレメントの半導体ウエハ側の電極面のみならず、電
極支持板（ＭＯ板）表面にもＡｌ−Ｎｉ−Ａｕ三層構造
の電極を形成したが、場合によつては、このＭＯ板側、
すなわち電極支持板側表面には上記三層構造の電極を形
成せず、半導体ウエハの電極面のみにＡ１−Ｎｉ−Ａｕ
三層構造を形成するようにしてもよいことは言うまでも
ない。
以上のように本発明によれば、半導体エレメントの半導
体ウエハの電極面および電極支持板表面にＡｌ−Ｎｉ−
Ａｕの三層構造の電極を形成することによつて、酸化お
よび腐食に対し非常に優れた半導体装置が得られ、した
がつて、簡易パツケージ、沸騰冷却方式等の条件下で使
用する半導体装置の製造に利用して特に好適である。
体ウエハの電極面および電極支持板表面にＡｌ−Ｎｉ−
Ａｕの三層構造の電極を形成することによつて、酸化お
よび腐食に対し非常に優れた半導体装置が得られ、した
がつて、簡易パツケージ、沸騰冷却方式等の条件下で使
用する半導体装置の製造に利用して特に好適である。
第１図は、従来の半導体エレメントを示す断面図、第２
図は、本発明に係る半導体装置の製造方法の実施例を示
すフロチヤート、第３図は、本発明による半導体装置の
製造方法によつて得られた半導体装置の一例を示す断面
図である。 １ ・・・・・・半導体ウエハ、２ ・・・・・・電極
支持板、３ ・・・・・・Ａｌろう材、４・・・・・・
Ａｌｌ膜層、６・・・・・・Ｎｉ膜層、７ ・・・・・
・Ａｕ膜層、なお図中、同一符号は同一または相当部分
を示す。
図は、本発明に係る半導体装置の製造方法の実施例を示
すフロチヤート、第３図は、本発明による半導体装置の
製造方法によつて得られた半導体装置の一例を示す断面
図である。 １ ・・・・・・半導体ウエハ、２ ・・・・・・電極
支持板、３ ・・・・・・Ａｌろう材、４・・・・・・
Ａｌｌ膜層、６・・・・・・Ｎｉ膜層、７ ・・・・・
・Ａｕ膜層、なお図中、同一符号は同一または相当部分
を示す。
Claims (1)
- １ ＰＮ接合を有する半導体ウェハに電極支持板を接合
して半導体エレメントを形成し、この半導体エレメント
の上記半導体ウェハ電極面に、順次Ａｌ膜層、Ｎｉ膜層
、Ａｕ膜層を積層して三層構造の電極を形成するととも
に、上記電極支持板表面に上記三層構造の保護膜を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163777A JPS5950090B2 (ja) | 1977-07-07 | 1977-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163777A JPS5950090B2 (ja) | 1977-07-07 | 1977-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5416979A JPS5416979A (en) | 1979-02-07 |
| JPS5950090B2 true JPS5950090B2 (ja) | 1984-12-06 |
Family
ID=13751840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8163777A Expired JPS5950090B2 (ja) | 1977-07-07 | 1977-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950090B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089418A (ja) * | 1983-10-20 | 1985-05-20 | Sumitomo Chem Co Ltd | 徐放性制癌剤 |
| JP2007194514A (ja) | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2010021171A (ja) * | 2008-07-08 | 2010-01-28 | Renesas Technology Corp | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
-
1977
- 1977-07-07 JP JP8163777A patent/JPS5950090B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5416979A (en) | 1979-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3881884A (en) | Method for the formation of corrosion resistant electronic interconnections | |
| JP5621334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US3290570A (en) | Multilevel expanded metallic contacts for semiconductor devices | |
| US2989578A (en) | Electrical terminals for semiconductor devices | |
| US3654526A (en) | Metallization system for semiconductors | |
| US3212160A (en) | Method of manufacturing semiconductive devices | |
| JP2015023183A (ja) | パワーモジュール | |
| US3290565A (en) | Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium | |
| JP6456494B2 (ja) | 半導体装置の製造方法 | |
| US3341753A (en) | Metallic contacts for semiconductor devices | |
| JP2006114827A (ja) | 半導体装置 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| US6191485B1 (en) | Semiconductor device | |
| JPS5950090B2 (ja) | 半導体装置の製造方法 | |
| US3836446A (en) | Semiconductor devices manufacture | |
| KR0146356B1 (ko) | 브레이징재 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP2021031315A (ja) | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP2017076741A (ja) | 半導体装置およびその製造方法 | |
| US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
| JP7379813B2 (ja) | 接合体及び接合体の製造方法 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| US3244948A (en) | Bonds for oxidized materials |