JPS5949252U - アドレス制御装置 - Google Patents
アドレス制御装置Info
- Publication number
- JPS5949252U JPS5949252U JP12199083U JP12199083U JPS5949252U JP S5949252 U JPS5949252 U JP S5949252U JP 12199083 U JP12199083 U JP 12199083U JP 12199083 U JP12199083 U JP 12199083U JP S5949252 U JPS5949252 U JP S5949252U
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- address control
- memory
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のアドレス制御方式におけるプログラムエ
リアの一例を示す説明図、第2図は本考案に係るアドレ
ス制御方式の一実施例を示すう゛ロック結線図である。 3、 4. 5・・・・・・メモリエリア、6・・・・
・・コンピュータ、?、 8. 9・・・・・・アド
レス制御回路、10・・・・・・入出力ポート、11・
・・・・・選択回路、12a。 12b・・・・・・アドレスバス、13a、13b・・
・・・・データバス。
リアの一例を示す説明図、第2図は本考案に係るアドレ
ス制御方式の一実施例を示すう゛ロック結線図である。 3、 4. 5・・・・・・メモリエリア、6・・・・
・・コンピュータ、?、 8. 9・・・・・・アド
レス制御回路、10・・・・・・入出力ポート、11・
・・・・・選択回路、12a。 12b・・・・・・アドレスバス、13a、13b・・
・・・・データバス。
Claims (1)
- アドレスバスおよびデータバスを有するプロセッサと、
前記プロセッサの固定プログラムを格納し前記データバ
スに直接接続された第一のメモリと、前記第一のメモリ
と同一のアドレス空間を有し前記プロセッサのジョブプ
ログラムを格納しかつ前記データバスに接続された第二
のメモリと、前記第一および第二のメモリのアドレス制
御を行ないかつ前記アドレスに並列に設けられた第一お
よび第二のアドレス制御回路と、前記第一および第二の
アドレス制御回路のどちらか一方に作動信号を与える選
択回路と、前記アドレスバスおよびデータバスに接続さ
れ前記固定プログラムまたは前記ジョブプログラムを実
行する前記プロセッサからの命令によって前記選択回路
を制御する人出カポートとを具備し、前記プロセッサが
前記第一および第二のメモリのどちらか一方を同一アド
レスでアクセスすることを特徴とするアドレス制御装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12199083U JPS5949252U (ja) | 1983-08-04 | 1983-08-04 | アドレス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12199083U JPS5949252U (ja) | 1983-08-04 | 1983-08-04 | アドレス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5949252U true JPS5949252U (ja) | 1984-04-02 |
Family
ID=30279007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12199083U Pending JPS5949252U (ja) | 1983-08-04 | 1983-08-04 | アドレス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5949252U (ja) |
-
1983
- 1983-08-04 JP JP12199083U patent/JPS5949252U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5949252U (ja) | アドレス制御装置 | |
JPS60189561A (ja) | メモリアクセス制御方式 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS59187850U (ja) | 記憶回路アドレス装置 | |
JPS59108951U (ja) | 情報処理装置 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS5920334U (ja) | マイクロコンピユ−タ | |
JPS6214536U (ja) | ||
JPS6087045U (ja) | マイクロコンピユ−タ | |
JPS6124900U (ja) | 選択回路 | |
JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
JPS5869399U (ja) | マイクロコンピユ−タ装置 | |
JPS60155099U (ja) | 記憶制御装置 | |
JPS59118049U (ja) | 制御装置 | |
JPS6020651U (ja) | 画像表示制御装置 | |
JPS6047057U (ja) | 周辺制御装置 | |
JPS6057855U (ja) | デュアルcpu方式情報処理装置 | |
JPS59177240U (ja) | 出力回路 | |
JPS6095654U (ja) | デ−タ転送制御装置 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPH022751U (ja) | ||
JPH0294035U (ja) |