JPS5946452B2 - 雑音除去回路 - Google Patents

Description

【発明の詳細な説明】 この発明はラジオ受信機など、パルス性雑音妨害を受け
易い機器において、音声信号に含まれる雑音成分を除去
する雑音除去回路に関するものである。

従来、この種雑音除去回路としては第１図に示すものが
あつた。

図において、１は雑音検出回路、２は遅延回路、３はサ
ンプルホールド回路である。第２図は、サンプルホール
ド回路３について更に詳細な動作を示すための結線図で
あり、４および８は演算増幅器、５は電界効果トランジ
スタ（以下ＦＥＴと略記する。）、６は抵抗、Ｔはコン
デンサである。第３図イ、口、ハはこの雑音除去回路の
各部の波形図である。

次に動作について説明する。

雑音検出回路１では第３図イに示すような雑音成分ｎを
含む音声信号ａが入力されると雑音成分ｎを検出し、負
方向のパルスである雑音検出信号をを発生する。遅延回
路２は、雑音検出回路１の動作時間遅れを補正し、サン
プルホールド回路３の動作による雑音除去を完全に行な
わせるためのもので、音声信号ａを所定時間遅らせた信
号ｄを出力する。サンプルホールド回路３は雑音検出信
号をにより制御され、雑音検出信号をが入力されている
期間その出力ｃを雑音成分ｎを検出する直前の電圧に保
持し、その他の期間については入力信号ｄをそのまま出
力するように構成されている。このようにサンプルホー
ルド回路３へ入力される信号ｄは遅延回路２により雑音
検出信号ｂがサンプルホールド回路に入力されている期
間内に雑音成分ｎが収まるように若干遅れて入力される
ため、入力信号ｄの雑音成分ｎが含まれている期間出力
信号ｃは、雑音成分ｎが現われる直前の電圧に保持され
ることとなり、出力信号ｃは第３図ハに示すように雑音
成分ｎが除去された音声信号となる。次にサンプルホー
ルド回路につき多少説明しておく、第２図において、Ｆ
ＥＴ５は電子的スイツチとして動作しており、ゲート電
極にダイオード９を通して雑音検出信号ｂの負パルスが
かかる期間のみソース電極一ドレイン電極間が非導通（
ＯＦＦ）となり他の期間は導通（０Ｎ）となる。

ここで演算増幅器４および８は高入力インピーダンス、
低出力インピーダンスの緩衝増幅器として動作している
。コンデンサ７はＦＥＴがゞ゛０ＦＦ゛″の場合、その
内部に蓄えられた電荷の作用により出力電圧ｃを実質的
に一定に保つ働きをする。また、ＦＥＴが゛０Ｎ゛″の
場合、コンデンサ７はＦＥＴを通して演算増幅器４の出
力により瞬時に充放電が行なわれ、その端子電圧は演算
増幅器４の出力電圧に等しくなる。また、演算増幅器４
および８は、利得１の緩衝増幅器であるため、ＦＥＴが
″０Ｎ”の期間は、入力信号ｄと出力信号ｃはほぼ等し
くなる。ＦＥＴがｔ′ＯＦＦ０となると、コンデンサ７
には、その直前の電圧に対応する電荷が蓄えられている
が、演算増幅器８は高入力インピーダンス特性をもつた
め、その放電経路が無く従つてコンデンサ７の端子電圧
はほぼ一定値に保持される、これにより演算増幅器８の
出力電圧ｃも一定に保持されることとなる。

以上、述べたように、従来回路によつても雑音成分を完
全に除去することは可能であつたが、第３図ハに示すよ
うに、出力信号ｃにはサンプルホールド回路３の作動時
の波形の歪みが大きな問題であつた。

即ち、従来回路では雑音を阻止する時間Ｔｓが長くなる
と、雑音除去回路で却つて雑音を発生してしまうという
難点があるため時間巾Ｔｓを充分長くとることができず
、比較的巾の広い雑音成分については充分な効果が得ら
れなかつた。この発明は、上記のような従来のものの欠
点を除去するためになされたもので、従来回路に、サン
プルホールド回路の作動時発生する歪み成分をノ打ち消
すような回路を付加することにより、比較的巾の広い雑
音成分についても２次的な雑音の増加を伴うことなく充
分な効果が得られる雑音除去回路を提供することを目的
としており、実際には第６図イに示すように、サンプル
ホールド回路による波形歪みをもつ信号を、移送回路、
補正信号発生回路、加算器を用いて波形歪みの低減され
た波形第６図二にすることによりこの目的を果している
。

以下、この発明の一実施例について説明する。

第４図はこの発明の一実施例のプロツク図、第５図はそ
の主要部、即ち、サンプルホールド回路以降の結線図、
第６図は各部の波形図、第７図は移相回路の周波数特性
例である。図において、９は移相回路、１０はクランプ
回路、１１は積分回路、１２は電子的スィツチ、１３は
微分回路、１４はコンデンサ、１５は抵抗、１６は加算
回路、３７は補正信号発生回路である。

ここで、雑音検出回路１、遅延回路２、サンプルホール
ド回路３は従来例と全く同じ動作をするものである。従
つてサンプルホールド回路３の出力信号ｃは、第６図イ
に示すように従来例と同じである。移相回路９は、この
信号Ｃを第６図口に示すように、波形補償を効果的に行
ない得るような波形ｅに変換する作用をもつ。ひとたび
、このように変換された波形ｅについては、第６図ハに
示す補正信号ｆを加えることにより第６図二に示すとお
り、大幅に歪みの低減された波形ｇを得ることできる。
つぎに、この移相回路９の作用および補正信号ｆの発生
について詳細に述べる。

移相回路９は実際には、第５図に示すように演算増幅器
１７、抵抗１８，１９，２０およびコンデンサ２１より
構成されるものである。

いま、抵抗２０の値をＲとし、抵抗１８，１９の値は等
しいとし、コンデンサ２１の値をＣとするとこの移相回
路の特性はと表現できる。

ここでＶ１は入力電圧、Ｖ２は出力電圧、ωは信号の角
周波数である。また（１）式を とおくとき、振幅特性Ｇ（０）と、位相特性φ（漏がと
なることは容易に証明できる。

また群遅延特性τ（漏は（４）式より
，として求めることができる。第８
図はωａ＝２・π・７００（ラジアン／秒）の場合の各
特性を図示するものである。

第６図におけるサンプルホールド回路出力波形Ｃが、移
相回路９により波形ｅに変換される過程は、第８図に示
す特性および第９図の波形図からつぎのように説明でき
る。

まず、移相回路９への入力信号、即ちサンプルホールド
回路出力Ｃは第９図イ、口、ハに示すようにノイズが無
い場合に得られると考えられる信号ｋと、サンプルホー
ルド回路により付け加わつた歪み成分１の重畳したもの
と考えることができる。

ここで、第９図は信号の特定部分についてのみの例であ
るが、もしサンプルホールドの期間Ｔ８に比べて信号の
変化が緩やかであるという条件が成立てば、サンプルホ
ールドにより信号波形に加わる歪み成分は、信号の波形
やサンプルホールドされる部位が第９図と異るとしても
、その振幅および正負の方向が異るだけで第９図ハに示
すような鋸歯状波に近い波形となる。

従つて第９図による議論は他の多くの場合にも適用でき
ると考えられる。さて、移相回路９の入力が信号ｋと、
歪み成分ｌの合成波であるとすると、その出力も各々の
成分についての出力が合成されたものと考えて良い。

信号ｋは説明の便宜上低周波の正弦波としている、信号
ｋに対する出力は、第９図二のような多少位相のずれた
正弦波ｍとなり、歪み成分１に対する出力は、第９図ホ
のような歪み成分ｐとなる。歪み成分１における波形の
不連続部ｖは、非常に高い周波数成分をもつと考えられ
、移相回路において殆ど遅延せず且つ１８０（度）の位
相変化をもって出力されるため、歪み成分ｐにおいて歪
み成分１と逆方向の不連続部ｖが生ずるものである。ま
た歪み成分１の波形の前縁部は、単調増加曲線であり、
周波数成分としては比較的低周波に偏つた周波数スペ外
ルをもつと考えてよく、その大部分は比較的大きな遅延
時間を伴つて出力に現われる。この結果歪み成分ｐにお
いては、歪み成分の大部分は波形不連続部ｖとその後縁
に集中するのである。このため歪み成分ｐに対し何らか
の手段で第９図ホの破線で示したような曲線ｒとなるよ
う歪み成分を打ち消すことができれば、第９図へに示す
ような合成出力ｅにおいても破線ｓで示すように、波形
歪みの低減された出力を得ることができる。次に、補正
信号発生回路３７について詳細に説明する。

補正信号ｆは、第６図ハに示すような波形であつて、波
形の立上り部分ｚの電圧変化分が、移相回路９の出力信
号ｅにおける不連続部ｙの電圧変化分に、等しいか叉は
比例し、後縁が対数的に減衰するような電圧であればよ
く、この実施例においてもこの様な補正信号ｆを与える
ことにより、比較的歪みの少い出力信号ｇを得ている。
第５図の例では、移相回路９を通る前の波形の不連続部
ｘと通過後の不連続部ｙとにおける電圧変化分が等しい
ことを利用して、移相回路９の前、即ちサンプルホール
ド回路３の出力信号ｃから補正信号ｆを発生させている
。第５図において、８は先に説明したサンプルホールド
回路３の一部を成す演算増幅器であり、その出力には第
７図イに示す波形の信号ｃが現れる。演算増幅器８の出
力に接続された抵抗２３、コンデンサ２４、演算増幅器
２２、ＦＥＴ２５はクランプ回路１０を形成しており、
ＦＥＴ２５は電子的スイツチとして動作している。この
クランプ回路１０の目的としては、ＦＥＴ２５が導通（
０Ｎ）の場合演算増幅器２２の出力はグラウンド電位を
保ち、ＦＥＴ２５が非導通（０ＦＦ）となつた場合コン
デンサ２４により直流成分を阻しして、演算増幅器８の
出力信号ｃのうちＦＥＴ２５が３゛０ＦＦ′５になつた
時点からの電圧変化分のみを演算増幅器２２の出力に取
り出すことにある。ここでＦＥＴ２５のゲート電極に加
わる制御電圧は雑音検出信号ｂに対し、抵抗２６，２８
およびコンデンサ２７より構成される積分回路１１を通
したものでありその信号ｈの波形は、第７図ハのような
ものとなる。このためＦＥＴ２５は、出力信号ｃの不連
続部ｘの前後の短期間のみ゛０ＦＦ゛″となることとな
り、演算増幅器２２の出力には、第７図二に示す出力信
号ｉのようにグラウンド電位を基準として、波形ｃの不
連続部ｘの電圧変化と信号の一部分のみが取り出される
こととなる。次に演算増幅器２２の出力は、電子的スイ
ツチ１２を構”成するＦＥＴ２９に接続されており、Ｆ
ＥＴ２９は抵抗３１、コンデンサ３０より成る微分回路
１３の出力信号ｊ（第７図ホ）により制御される。抵抗
３１の一端Ａには負電圧が印加され、常時はＦＥＴ２９
は″０ＦＦ”の状態を保つ。次に、雑音検出信号ｂの負
パルスが発生すると、ＦＥＴ２９のゲート電極には、出
力信号１が加わることとなり、ＦＥＴ２９は、雑音検出
信号ｂの負パルスが無くなる時点とその直後のみ゛０Ｎ
゛することとなる。これはまた出力信号ｃの不連続部Ｘ
とその直後でもある。このＦＥＴ２９のスイツチ動作に
より、コンデンサ１４には演算増幅器２２から出力信号
ｃの不連続部ｘにおける電圧変化に相当する電圧が印加
される。演算増幅器２２の出力インピーダンスは十分低
いと考えられ、コンデンサ１４はＦＥＴ２９の“０Ｎ゛
″期間中にほぼ不連続部ｘの電圧変化に等しい電圧にま
で充電される。抵抗１５はコンデンサ１４に蓄えられた
電荷の放電抵抗であり、第５図においては、演算回路３
４、抵抗１５，３５，３６より構成される加算回路の一
部ともなつてい．る。この結果、コンデンサ１４の端子
電圧はピーク電圧Ｅが出力信号ｃの不連続部Ｘにおける
電圧変化にほぼ等しく、Ｌ ｅ＝Ｅ｛１−Ｅｘｐ（７一）｝（ここでＲ：抵抗値１５
の値（Ω）、Ｃ：コンデンサ１４の値［Ｆ］、ｔ：ＦＥ
Ｔ２９゛０ＦＦ゛″にもどつた時点よりの経過時間（Ｓ
ＥＣ）である）の式に従つて減衰する第７図ハに示すよ
うな波形ｆとなる。

以上、説明のようにして得られた補正信号ｆと、４移相
回路の出力信号ｅとを加算回路１６により加え合せるこ
とにより、演算増幅器３４の出力には、第６図二に示す
ような歪み成分の低減された出力信号ｇが得られる。

なお、上記実施例では、雑音検出回路１は音声信号より
検出することとしているが、ラジオ受信機においては、
その音声信号により変調されている高周波信号、あるい
は中間周波信号などから雑音検出を行なつてもよい。

また、ラジオ受信機にて雑音検出を高周波信号あるいは
中間周波信号より行なう場合は、雑音検出を行なう部位
から、雑音除去回路までの信号および雑音の経路に、高
周波フイルタ、中間周波フイルタなどが含まれ、これら
により信号および雑音に遅延が生じるため、別に遅延回
路２を必要としない場合がある。また、クランプ回路１
０、電子的スイツチ１２の制御電圧をこの実施例では、
抵抗、コンデンサによる積分回路１１および微分回路１
３により作り出しているが、これは結果的に同様の働き
をする他の回路手段、例えば単安定マルチパイプレータ
回路等でもよい。以上のようにこの発明によれば、雑音
除去回路として使用されるサンプルホールド回路による
二次的な歪みを大巾に低減することができ、雑音除去効
果を著しく高めることができる。

【図面の簡単な説明】

第１図は従来の雑音除去回路のプロック図、第２図はそ
のサンプルホールド回路の一構成例の結線図、第３図は
従来例における各部の波形図、第４図はこの発明の一実
施例を示すプロツク図、第５図はこの発明の一実施例の
一構成例の結線図、第６図、第７図および第９図は、こ
の発明の・一実施例の各部波形図、第８図は移相回路９
の特性図である。 図において、１は雑音検出回路、３はサンプルホールド
回路、９は移相回路、１０はクランプ回路、１２は電子
的スイツチ、１４はコンデンサ、１５は抵抗、１６は加
算回路、３７は補正信号発生回路である。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号に含まれている雑音成分を検出し当該雑音
   成分が持続している間雑音検出信号を出力する雑音検出
   回路、上記出力信号を上記雑音検出信号が生成されて時
   間遅れに相当する時間遅延させる遅延回路、上記雑音検
   出信号が入力されている間上記遅延された入力信号のレ
   ベルを当該雑音検出信号が入力された時のレベルに保持
   するホールド回路の出力信号をその周波数が高くなるに
   したがい１８０゜に近ずくように移相させる移相回路、
   上記サンプルホールド回路の出力信号と上記雑音検出信
   号とから上記移相回路を経た入力信号に形成されている
   不連続部と同相かつ逆極性の補正信号を生成させる補正
   信号発生回路、および上記移相回路の出力信号と上記補
   正信号とを加算する加算回路を備えた雑音除去回路。 ２ 補正信号発生回路が雑音検出信号によつて制御され
   サンプルホールド回路の出力信号の当該サンプルホール
   ドにより形成される不連続部分を含む期間内のみを通過
   させその他の期間は実質的に一定値に保つクランプ回路
   と、このクランプ回路の出力信号を上記サンプルホール
   ド回路の不連続部分を含む期間のみ通過させるスイッチ
   と、このスイッチの出力信号で充電されるコンデンサを
   含む成形回路とで構成されている特許請求の範囲第１項
   記載の雑音除去回路。