JPS5936231B2 - 停電検出装置付電子時計 - Google Patents
停電検出装置付電子時計Info
- Publication number
- JPS5936231B2 JPS5936231B2 JP50075367A JP7536775A JPS5936231B2 JP S5936231 B2 JPS5936231 B2 JP S5936231B2 JP 50075367 A JP50075367 A JP 50075367A JP 7536775 A JP7536775 A JP 7536775A JP S5936231 B2 JPS5936231 B2 JP S5936231B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- flip
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は商用交流電源の周波数を基準として計時動作を
行う電子時計等において、交流電源の停電を論理的に検
出する停電検出装置付電子時計に関する。
行う電子時計等において、交流電源の停電を論理的に検
出する停電検出装置付電子時計に関する。
商用交流電源の周波数はきわめて安定したものであり、
このため商用交流電源の周波数を基準として計時動作を
行うようにした電子時計が従来から考えられている。
このため商用交流電源の周波数を基準として計時動作を
行うようにした電子時計が従来から考えられている。
この場合交流電源に停電事故を生じると計時回路の動作
が停止してしまうので、停電検出回路を設けて停電検出
を行い、その停電検出信号により内部電源を利用して計
時回路を引続き駆動するようにしている。しかして、従
来における停電検出方式は、例えば交流電源電圧のレベ
ルを検知する素子を用いてこの電圧レベルが素子の定格
値以下に低下した場合に停電を生じたものとして停電検
出信号を出力するようにしている。しかし、このように
検知素子を用いて電源電圧のアナログ的レベル変化を検
出するのではLSI化に不向きであるばかりでなくコス
ト的も高くなるものである。本発明は上記の点に鑑みて
なされたもので、内部電源により発生するクロックパル
スと商用交流電源の周波数を基準として発生するクロッ
クパルスとを比較検出することによつて停電の発生を迅
速かつ確実に検出し得る停電検出装置付時計を提供する
ことを目的とする。
が停止してしまうので、停電検出回路を設けて停電検出
を行い、その停電検出信号により内部電源を利用して計
時回路を引続き駆動するようにしている。しかして、従
来における停電検出方式は、例えば交流電源電圧のレベ
ルを検知する素子を用いてこの電圧レベルが素子の定格
値以下に低下した場合に停電を生じたものとして停電検
出信号を出力するようにしている。しかし、このように
検知素子を用いて電源電圧のアナログ的レベル変化を検
出するのではLSI化に不向きであるばかりでなくコス
ト的も高くなるものである。本発明は上記の点に鑑みて
なされたもので、内部電源により発生するクロックパル
スと商用交流電源の周波数を基準として発生するクロッ
クパルスとを比較検出することによつて停電の発生を迅
速かつ確実に検出し得る停電検出装置付時計を提供する
ことを目的とする。
以下図面を参照して本発明の一実施例を説明する。
第1図において11は例えば周波数が50H2の商用交
流電源で、この商用交流電源11の出力電圧はダイオー
ド12で整流された後、例えば抵抗13、14及びコン
デンサ15によつて構成されるノイズフィルタ16を介
して波形整形回路17へ送られ、矩形波状に波形整形さ
れる。そしてこの波形整形回路17の出力は、ワンショ
ット発生回路18へ送られる。このワンショット発生回
路18は、例えばワードパルスφeによつて入力を読込
み、クロックパルスφ2によつて信号を出力するデイレ
ードフリツプフロツプ回路19、20、フリップフロッ
プ回路19の出力が加えられると共にフリップフロップ
回路20の出力がインバータ21を介して加えられるア
ンド回路22からなつている。しかして、このアンド回
路22から出力されるパルス信号は、計時部23内のア
ダ一回路24へ+1信号として送られる。このアダー回
路24は、周期の短いクロツクパルスφ1φ2によつて
動作するシフトレジスタ25に対してリング状をなすよ
うに接続され、シフトレジスタ25の特定桁の記憶内容
にアンド回路22から出力される+1信号を加算する。
また、アダー回路24には桁上げ制御回路26が接続さ
れ、この桁上げ制御回路26によつてシフトレジスタ2
5の内容が計数値に応じて桁上げ制御される。また、前
記アンド回路22の出力は、停電検出部27内のアンド
回路28の一方の入力端に加えられる。そして、このア
ンド回路28の他方の入力端には、クロツク・タイミン
グ信号発生回路29から出力されるワードパルスφ2が
与えられる。上記クロツク・タイミング信号発生回路2
9は、前記クロツクパルスφ1.φ2、第2図に示すよ
うなタイミングを有し商用電源周波数より充分周期の短
いワードパルスφE,φF,φG,商用電源周波数より
充分周期の長い例えば30Hzのパルス信号Paを発生
する。上記クロツクタイミング信号発生回路29から出
力されるワードパルスφf及び30Hzのパルス信号P
aはアンド回路30の異なる入力端に加えられ、このア
ンド回路30の出力はフリツプフロツプ回路31のりセ
ツト端子Rに加えられる。また、前記アンド回路28の
出力はフリツプフロツプ回路31のセツト端子Sに加え
られると共にフリツプフロツプ回路32のセツト端子S
に加えられる。そして、±記フリツプフロツプ回路31
のQ側出力は、クロツク・タイミング信号発生回路29
から出力されるワードパルスφGl3OHzのパルス信
号Paと共にアンド回路33の異なる入力端に加えられ
、このアンド回路33の出力はフリツプフロツプ回路3
2のリセツリ端子Rへ加えられる。そして、このフリツ
プフロツプ回路32のO側出力端から出力される信号が
停電検出信号となる。なお、上記各回路は交流電源11
とは関係ない内部電源から動作電圧が供給されており、
交流電源11は計時部23への基準パルス信号を得るた
めにのみ使用されている。次に上記のように構成された
本発明の動作について説明する。
流電源で、この商用交流電源11の出力電圧はダイオー
ド12で整流された後、例えば抵抗13、14及びコン
デンサ15によつて構成されるノイズフィルタ16を介
して波形整形回路17へ送られ、矩形波状に波形整形さ
れる。そしてこの波形整形回路17の出力は、ワンショ
ット発生回路18へ送られる。このワンショット発生回
路18は、例えばワードパルスφeによつて入力を読込
み、クロックパルスφ2によつて信号を出力するデイレ
ードフリツプフロツプ回路19、20、フリップフロッ
プ回路19の出力が加えられると共にフリップフロップ
回路20の出力がインバータ21を介して加えられるア
ンド回路22からなつている。しかして、このアンド回
路22から出力されるパルス信号は、計時部23内のア
ダ一回路24へ+1信号として送られる。このアダー回
路24は、周期の短いクロツクパルスφ1φ2によつて
動作するシフトレジスタ25に対してリング状をなすよ
うに接続され、シフトレジスタ25の特定桁の記憶内容
にアンド回路22から出力される+1信号を加算する。
また、アダー回路24には桁上げ制御回路26が接続さ
れ、この桁上げ制御回路26によつてシフトレジスタ2
5の内容が計数値に応じて桁上げ制御される。また、前
記アンド回路22の出力は、停電検出部27内のアンド
回路28の一方の入力端に加えられる。そして、このア
ンド回路28の他方の入力端には、クロツク・タイミン
グ信号発生回路29から出力されるワードパルスφ2が
与えられる。上記クロツク・タイミング信号発生回路2
9は、前記クロツクパルスφ1.φ2、第2図に示すよ
うなタイミングを有し商用電源周波数より充分周期の短
いワードパルスφE,φF,φG,商用電源周波数より
充分周期の長い例えば30Hzのパルス信号Paを発生
する。上記クロツクタイミング信号発生回路29から出
力されるワードパルスφf及び30Hzのパルス信号P
aはアンド回路30の異なる入力端に加えられ、このア
ンド回路30の出力はフリツプフロツプ回路31のりセ
ツト端子Rに加えられる。また、前記アンド回路28の
出力はフリツプフロツプ回路31のセツト端子Sに加え
られると共にフリツプフロツプ回路32のセツト端子S
に加えられる。そして、±記フリツプフロツプ回路31
のQ側出力は、クロツク・タイミング信号発生回路29
から出力されるワードパルスφGl3OHzのパルス信
号Paと共にアンド回路33の異なる入力端に加えられ
、このアンド回路33の出力はフリツプフロツプ回路3
2のリセツリ端子Rへ加えられる。そして、このフリツ
プフロツプ回路32のO側出力端から出力される信号が
停電検出信号となる。なお、上記各回路は交流電源11
とは関係ない内部電源から動作電圧が供給されており、
交流電源11は計時部23への基準パルス信号を得るた
めにのみ使用されている。次に上記のように構成された
本発明の動作について説明する。
まず、交流電源11が正常に供給されている通常時の動
作について第3図に示すタイミングチヤートを参照して
説明する。交流電源11の出力電圧は、ダイオード12
で整流された後、波形整形回路17に送られて第3図に
示すように矩形波信号に波形整形される。そして、この
波形整形回路17から出力される信号はワードパルスφ
eに同期してフリツプフロツプ回路19に読込まれ、次
に与えられるクロツクパルスφ2に同期してフリツプフ
ロツプ回路19より出力される。この時点ではフリツプ
フロツプ回路20の出力が60″でインバータ21の出
力が811となつてアンド回路22のゲートが開かれて
いるので、フリツプフロツプ回路19の出力は直ちにア
ンド回路22から出力される。その後フリツプフロツプ
回路19の出力はワードパルスφeに同期してフリツプ
フロツプ回路20に読込まれると共にクロツクパルスφ
2に同期してフリツプフロツプ回路20より出力される
。このフリツプフロツプ回路20より61゛信号が出力
されるとインバータ21の出力が″01となり、アンド
回路22のゲートを閉じる。このようにしてアンド回路
22からは第3図に示すように周波数が50Hzでかつ
クロツクパルスφeに同期した基準パルス信号が出力さ
れ、計時部23へ送られる。この計時部23はアンド回
路22から出力される基準パルス信号をカウントし、時
、分、秒等に対する時刻情報を得る。この時刻情報は図
示しないが表示部へ送られてデイジタル表示される。ま
た、上記アンド回路22の出力信号は、アンド回路28
へ送られてそのゲートを開く。このアンド回路28のゲ
ートが開かれている際にクロツク・タイミング信号発生
回路29から与えられるワードパルスφeがアンド回路
28より出力され、フリツプフロツプ回路31,32を
セツトする。一方、アンド回路30からは第3図に示す
ように30Hzのパルス信号Paとワードパルスφfが
同時に与えられた際にワードパルスφfが出力され、フ
リツプフロツプ回路31をりセツトする。この場合アン
ド回路30に与えられるパルス信号Paの周期は交流電
源11の周期より充分長く設定されているので、アンド
回路30から″1″信号が出力される際には、フリツプ
フロツプ回路31が必ずセツト状態にあり、そのQ側出
力が゛O”となつている。このため30Hzのパルス信
号Paと共にワードパルスφgが出力される時点では必
ずアンド回路33のゲートが閉じており、アンド回路3
3の出力は常に60″信号状態となつている。このため
交流電澱11が正常であれば、フリツプフロツプ回路3
2がりセツトされることはなく、停電検出信号は出力さ
れない。しかして、今、交流電源11が停電したとする
と、第4図に示すように停電発生以後、アンド回路22
から基準パルス信号が出力されなくなる。
作について第3図に示すタイミングチヤートを参照して
説明する。交流電源11の出力電圧は、ダイオード12
で整流された後、波形整形回路17に送られて第3図に
示すように矩形波信号に波形整形される。そして、この
波形整形回路17から出力される信号はワードパルスφ
eに同期してフリツプフロツプ回路19に読込まれ、次
に与えられるクロツクパルスφ2に同期してフリツプフ
ロツプ回路19より出力される。この時点ではフリツプ
フロツプ回路20の出力が60″でインバータ21の出
力が811となつてアンド回路22のゲートが開かれて
いるので、フリツプフロツプ回路19の出力は直ちにア
ンド回路22から出力される。その後フリツプフロツプ
回路19の出力はワードパルスφeに同期してフリツプ
フロツプ回路20に読込まれると共にクロツクパルスφ
2に同期してフリツプフロツプ回路20より出力される
。このフリツプフロツプ回路20より61゛信号が出力
されるとインバータ21の出力が″01となり、アンド
回路22のゲートを閉じる。このようにしてアンド回路
22からは第3図に示すように周波数が50Hzでかつ
クロツクパルスφeに同期した基準パルス信号が出力さ
れ、計時部23へ送られる。この計時部23はアンド回
路22から出力される基準パルス信号をカウントし、時
、分、秒等に対する時刻情報を得る。この時刻情報は図
示しないが表示部へ送られてデイジタル表示される。ま
た、上記アンド回路22の出力信号は、アンド回路28
へ送られてそのゲートを開く。このアンド回路28のゲ
ートが開かれている際にクロツク・タイミング信号発生
回路29から与えられるワードパルスφeがアンド回路
28より出力され、フリツプフロツプ回路31,32を
セツトする。一方、アンド回路30からは第3図に示す
ように30Hzのパルス信号Paとワードパルスφfが
同時に与えられた際にワードパルスφfが出力され、フ
リツプフロツプ回路31をりセツトする。この場合アン
ド回路30に与えられるパルス信号Paの周期は交流電
源11の周期より充分長く設定されているので、アンド
回路30から″1″信号が出力される際には、フリツプ
フロツプ回路31が必ずセツト状態にあり、そのQ側出
力が゛O”となつている。このため30Hzのパルス信
号Paと共にワードパルスφgが出力される時点では必
ずアンド回路33のゲートが閉じており、アンド回路3
3の出力は常に60″信号状態となつている。このため
交流電澱11が正常であれば、フリツプフロツプ回路3
2がりセツトされることはなく、停電検出信号は出力さ
れない。しかして、今、交流電源11が停電したとする
と、第4図に示すように停電発生以後、アンド回路22
から基準パルス信号が出力されなくなる。
このため停電発生後アンド回路30から出力されるワー
ドパルスφfによつてフリツプフロツプ回路31が第4
図に示すようにりセツトされると、それ以後フリツプフ
ロツプ回路31はセツトされす、Q側出力端から81″
信号が出力されている状態に保持される。従つて、次の
パルス信号Paがアンド回路33に与えられている時点
でワードパルスφgが発生すると、このカードパルスφ
gはアンド回路33より出力さ右、フリツプフロツプ回
路32をりセツトする。このため第4図に示すようにフ
リツプフロツプ回路32のQ側出力端から61″信号つ
まり停電検出信号が出力される。この停電検出信号が出
力されるとこの停電期間中は例えば図示しないが内部電
源によつて動作する例えば内部発振器からの基準パルス
信号が計時部23へ送られ、計時部23の計時動作が停
電後も引続いて行われるように回路の切換えが行われる
。このように本発明では商用交流電源11の周波数を基
準として発生させた基準パルス信号と内部電源によつて
発生させたパルス信号とを比較して停電検出を行うよう
にしているので、デイジタル的つまり論理的に停電検出
動作を行わせることができ、停電の発生を迅速かつ確実
に検出することができる。また、全て論理的な回路で行
われるため、LSI化に適しコスト的にも安くなるなど
効果は大である。なお、置時計、掛時計、タイムレコー
ダ、親子時計などの電子時計に限らず時計付電子式卓上
計算機などにも応用できるもので、要は本発明の要旨を
逸脱しない範囲で種々設計変更され得ることはもちろん
である。
ドパルスφfによつてフリツプフロツプ回路31が第4
図に示すようにりセツトされると、それ以後フリツプフ
ロツプ回路31はセツトされす、Q側出力端から81″
信号が出力されている状態に保持される。従つて、次の
パルス信号Paがアンド回路33に与えられている時点
でワードパルスφgが発生すると、このカードパルスφ
gはアンド回路33より出力さ右、フリツプフロツプ回
路32をりセツトする。このため第4図に示すようにフ
リツプフロツプ回路32のQ側出力端から61″信号つ
まり停電検出信号が出力される。この停電検出信号が出
力されるとこの停電期間中は例えば図示しないが内部電
源によつて動作する例えば内部発振器からの基準パルス
信号が計時部23へ送られ、計時部23の計時動作が停
電後も引続いて行われるように回路の切換えが行われる
。このように本発明では商用交流電源11の周波数を基
準として発生させた基準パルス信号と内部電源によつて
発生させたパルス信号とを比較して停電検出を行うよう
にしているので、デイジタル的つまり論理的に停電検出
動作を行わせることができ、停電の発生を迅速かつ確実
に検出することができる。また、全て論理的な回路で行
われるため、LSI化に適しコスト的にも安くなるなど
効果は大である。なお、置時計、掛時計、タイムレコー
ダ、親子時計などの電子時計に限らず時計付電子式卓上
計算機などにも応用できるもので、要は本発明の要旨を
逸脱しない範囲で種々設計変更され得ることはもちろん
である。
よつて本発明によれば簡単な回路構成によつて論理的に
停電の発生を迅速かつ確実に検出し得る停電検出装置付
時計を提供し得るものである。
停電の発生を迅速かつ確実に検出し得る停電検出装置付
時計を提供し得るものである。
第1図は本発明の一実施例を示す回路構成図、第2図な
いし第4図に同実施例の動作を説明するためのタイミン
グチヤートである。 11・・・・・・商用交流電源、18・・・・・・ワン
シヨツト発生回路、23・・・・・・計時部、27・・
・・・・停電検出部。
いし第4図に同実施例の動作を説明するためのタイミン
グチヤートである。 11・・・・・・商用交流電源、18・・・・・・ワン
シヨツト発生回路、23・・・・・・計時部、27・・
・・・・停電検出部。
Claims (1)
- 1 交流電源の周波数を基準として第1のパルス信号を
発生する手段と、この第1のパルス信号を計数して時刻
情報を得る計時回路と、内部電源により上記第1のパル
ス信号より周期の長い第2のパルス信号を発生する手段
と、上記第2のパルス信号でセットされ上記第1のパル
ス信号でリセットされる第1の記憶手段と、上記第2の
パルス信号によつてセットされた上記記憶手段の内容が
次の上記第2のパルス信号が出力された際にリセットさ
れていないことを検知する検知手段と、この検知手段か
らの検知出力により内部電源によつて動作する発振器か
らの基準パルスを上記時計回路に供給する手段とを具備
したことを特徴とする停電検出装置付電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50075367A JPS5936231B2 (ja) | 1975-06-20 | 1975-06-20 | 停電検出装置付電子時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50075367A JPS5936231B2 (ja) | 1975-06-20 | 1975-06-20 | 停電検出装置付電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51151581A JPS51151581A (en) | 1976-12-27 |
JPS5936231B2 true JPS5936231B2 (ja) | 1984-09-03 |
Family
ID=13574170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50075367A Expired JPS5936231B2 (ja) | 1975-06-20 | 1975-06-20 | 停電検出装置付電子時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5936231B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61119022A (ja) * | 1984-11-15 | 1986-06-06 | 松下電器産業株式会社 | フイルムコンデンサ |
JPH0155570B2 (ja) * | 1982-10-15 | 1989-11-27 | Hitachi Seisakusho Kk |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6172930A (ja) * | 1984-09-17 | 1986-04-15 | Matsushita Electric Ind Co Ltd | 燃焼器具の制御装置 |
JPH0356024A (ja) * | 1989-07-24 | 1991-03-11 | Sanyo Electric Co Ltd | 電子制御装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5062735A (ja) * | 1973-10-05 | 1975-05-28 |
-
1975
- 1975-06-20 JP JP50075367A patent/JPS5936231B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5062735A (ja) * | 1973-10-05 | 1975-05-28 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0155570B2 (ja) * | 1982-10-15 | 1989-11-27 | Hitachi Seisakusho Kk | |
JPS61119022A (ja) * | 1984-11-15 | 1986-06-06 | 松下電器産業株式会社 | フイルムコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
JPS51151581A (en) | 1976-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5732469B2 (ja) | ||
JPS60172152U (ja) | 複写機の計時装置 | |
JPS5936231B2 (ja) | 停電検出装置付電子時計 | |
US3754391A (en) | Driving arrangement for quartz vibrator timepieces | |
JPS5935834Y2 (ja) | アナログ式電子時計 | |
JPH0129431B2 (ja) | ||
SU1499448A1 (ru) | Генератор импульсов | |
JPS5810713B2 (ja) | 刻時信号自動切換装置 | |
JP2646436B2 (ja) | タイマ制御方式 | |
JPS60214031A (ja) | マイコンのリセツト回路 | |
JPS594316Y2 (ja) | 電子時計の入力切換回路 | |
JPS5822985A (ja) | アナログ・デジタル複合電子時計 | |
SU1721813A1 (ru) | Устройство дл формировани импульсов | |
GB1474021A (en) | Timing apparatus | |
JPS6311638B2 (ja) | ||
JPS639245Y2 (ja) | ||
JPH0460493A (ja) | 時計パルス発生回路 | |
JPS603630B2 (ja) | アナログ式電子時計 | |
JPS598794B2 (ja) | デンシトケイカイロ | |
JPS59138979A (ja) | 親子時計装置 | |
JPS59137590U (ja) | デジタル電子時計 | |
JPS58145596U (ja) | 電子時計 | |
JPS63163189A (ja) | 充電式電子時計回路 | |
JPS6074064U (ja) | 周波数異常検出装置 | |
JPS60158189U (ja) | 電子時計の消費電流測定装置 |