JPS6311638B2

JPS6311638B2 -

Info

Publication number: JPS6311638B2
Application number: JP54077182A
Authority: JP
Inventors: Masanori Fujita
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1979-06-18
Filing date: 1979-06-18
Publication date: 1988-03-15
Also published as: JPS561382A

Description

【発明の詳細な説明】本発明は液晶等を用いた全電子式アナログ表示
時計に関するものである。

例えば液晶を用いて時刻を指針表示する時計で
は、秒針および分針は全く同じ大きさ、形状で表
示されるものであるため、調時の際に分針を早送
りしたときに秒針と分針が紛らわしくなり、調時
し難くなるものである。また特に、低温のときに
調時速度を速くすると分針表示の応答がこれに追
従していけず、分針が消えその表示がとんでしま
うという不都合が生じる。

そこで本発明は調時の際には秒針表示を消去す
るとともに分針を早送りしたときに分針が消える
のを防止することにより調時を行ない易くした全
電子式アナログ表示時計を提供するものである。

以下本発明の一実施例を図面に基づいて説明す
る。第１図において、１は水晶発振器、２，３は
１秒周期のパルスを生じる分周器であり、４，５
はそれぞれ秒の桁を計時する10進カウンタおよび
６進カウンタである。６，７はそれぞれ分の桁を
計時する10進カウンタおよび６進カウンタであ
り、８，９はそれぞれ時の桁を計時する10進カウ
ンタおよび６進カウンタであり、各カウンタは２
進化10進コードの出力を生じるものである。１０
は12進カウンタ、１１は２進カウンタ、１２はタ
イミングパルス発生回路であり、分周器２から、
例えば128Hzの出力パルスを受けて端子p₁〜p₃に
順次秒針、分針および時針をこの順に時分割的に
選択するためのタイミングパルスが生じる。この
各タイミングパルスは、周波数が128Hz、デユー
テイが1/3で、位相が1/3周期ずつずれたパルスか
らなり、これらがサイクリツクに発生するもので
ある。１３〜１８はアンド機能を有するゲート回
路であり、端子q₁，q₂からのパルスによつて制御
される。１９，２０はオア機能を有するゲート回
路である。２１，２２はそれぞれゲート回路１
９，２０の出力コードを変換するデコーダであ
る。デコーダ２１はゲート回路１９から時分割的
に供給される１秒、１分、12分単位の計時回路
４，６，８の計時出力を入力とし、第２図の電極
端子e₁〜e₁₀のうち上記計時出力に対応した端子
の選択出力を発生するものである。すなわち１、
２〜９、０秒の計時出力が入力されたときは、出
力端子x₀〜x₉からそれぞれ端子e₁〜e₁₀の選択出
力が発生する。分および時も同様の動作が行なわ
れる。またデコーダ２２はゲート回路２０から時
分割的に供給される10秒、10分、10時の計時出力
を入力とし、第３図の電極端子g₁〜g₆およびk₁〜
k₆のうち上記計時出力に対応した選択出力を発生
するものである。すなわち０、10〜50秒の計時出
力が入力されたときには、出力端子y₀〜y₅からそ
れぞれ端子g₁〜g₆および端子k₁〜k₆の選択出力が
発生する。分および時についても同様の動作が行
なわれる。２３は出力順位切換回路であり、ゲー
ト回路２０の一出力状態に応じてデコーダ２１の
出力順位が切り換えられる。２４は後述するがセ
グメント電極に印加するための電位を選択するセ
グメント電位設定回路、２５は共通電極に印加す
べき電位を選択する共通電位設定回路である。２
６は第５図に詳細回路を示す電位設定回路であ
り、端子S₀，S₁からはセグメント電極に供給する
ための電圧が1/64秒周期で発生するものであつ
て、端子S₀には液晶に応答させるための電位3V₀
および０が交互に発生し、端子S₁には液晶を非応
答状態に保持するための電位V0、2V0が交互に
発生する。また端子Ｃ０，C₁からは共通電極に
供給するための電圧が1/64秒周期で発生するもの
で、端子C₀には電位０および3V₀が交互に発生
し、端子C₁には電位2V₀およびV₀が交互に発生す
る。この電位によつて液晶に印加される電圧を示
したのが第８図である。２７，２８はフリツプフ
ロツプ回路、２９は後述するパルス制御回路、３
０〜３２はゲート回路、３３はインバータであ
る。３４は調時パルス発生装置（例えば特開昭53
−131874号公報）であり、手動操作速度にしたが
つてパルスが発生される。３５は調時ロツクスイ
ツチ、このスイツチ３５は調時中は、分周器２に
おける64Hzのパルスを生じる分周段より下位の分
周段をリセツトするとともに分周器４，５をリセ
ツトするものである。３６は抵抗である。

第２図および第３図は指針を表示する液晶表示
装置の電極パターンを示したものである。

第２図において、３７は60本のセグメント電極
３７ａ………３７ａの配設状態を示し、10本のセ
グメント電極３７ａ………３７ａは同図示のよう
にセグメント電位設定回路２４の端子e₁〜e₁₀に
接続してある。その他のセグメント電極は以下の
接続関係を有している。なお以下に指称するセグ
メント電極の順番は、端子e₁に接続したセグメン
ト電極３７ａを第１番目として時計方向に数える
ものとする。第10番目のセグメント電極３７ａは
第11番目のセグメント電極３７ａと、第９番目は
第12番目と………第１番目は20番目と、さらに第
20番目は21番目と、第19番目は22番目と………第
11番目は30番目と共通に接続してある。以下上記
と同様な関係をもつて第60番目までのセグメント
電極を接続してある。

第３図は共通電極のパターン３８であり、外側
と内側に、６分割した共通電極３８ｂ，３８ａを
構成してある。

なお共通電極３８ａ，３８ｂの分割溝３８ｃ…
……３８ｃは、時計方向に第10番目と11番目のセ
グメント電極間、第20番目と21番目のセグメント
電極間、第30番目と31番目のセグメント電極、第
40番目と41番目のセグメント電極間、第50番目と
51番目のセグメント電極間および第60番目と、１
番目のセグメント電極間に位置するように構成し
てある。

なお液晶表示装置は、セグメント電極と共通電
極間に液晶を介在して構成される表示部の集合体
によつて構成されるが、その構成は当該業者が容
易に実施できるものであり、また本発明はかかる
構成自体に特徴を有するものではないので省略す
る。

第４図は出力順位切換回路２３およびセグメン
ト電位設定回路２４の詳細回路図であり、３９〜
５３はゲート回路、５４〜６３はアナログスイツ
チ、６４〜６８はインバータである。

第５図は電位設定回路２６の詳細回路図であ
り、６９〜７６はアナログスイツチ、７７はイン
バータである。

第６図は共通電位設定回路２５の詳細回路図で
あり、７８〜８３はゲート回路、８４〜９３はア
ナログスイツチ、９４〜９８はインバータであ
る。

第７図はパルス制御回路２９の詳細回路図であ
り、９９はインバータ、１００〜１０２はゲート
回路である。インバータ９９、ゲート回路１００
によつて第１の制御回路を構成し、ゲート回路１
０１，１０２によつて第２の制御回路を構成して
いる。

以上の構成において、セグメント電極および共
通電極に印加されるべき電位の状態について説明
する。電位０、V₀、2V₀および3V₀とし、本実施
例における表示装置は説明上、電圧｜V0｜以下
で非点灯、電圧｜3V0｜以上で点灯されるものと
する。第５図において、端子l₁，l₄に０、端子l₂，
l₇にv₀、端子l₃，l₆に2V₀、端子l₀，l₅に3V₀の電圧
を印加してある。第１図示のタイミングパルス発
生回路１２の端子p₁からのパルスによつてフリツ
プフロツプ回路２７の出力Ｑに周期的にパルス列
を発生せしめる。これにより第５図示の端子S₀に
電位０および3V₀、端子S₁に電位V₀および2V₀、
端子C₀に電圧０および3V₀、端子Ｃ１に電位2V0
およびV0が交互に生じる。この関係をまとめた
のが第８図である。同図表において、各端子S₀，
S₁およびC₀，C₁に対応して示されるV_s，V_cは左
から順に端子p₁にパルスが発生するごとに各端子
S₀，S₁およびC₀，C₁に生じる電位を示している。
図表の残余には各端子S₀，S₁と端子C₀，C₁に同
時に生じる電位の差、すなわち電圧V_s-cを示して
ある。同図より明らかな通り、端子S₀とC₀とに
電位が印加されたときそれに対応する表示部が点
灯する。

そこで通常の時刻表示の場合について説明す
る。当該表示状態においては、第１図のスイツチ
３５が開いているとともにフリツプフロツプ回路
２８がリセツトされているものとする。フリツプ
フロツプ回路２８の出力Ｑによつて第７図示から
明らかなように、端子q₁に端子p₁、端子q₂に端子
p₂の各パルス列が印加されている。一例として、
第１図示のカウンタ４〜９が10時５分０秒を計時
した場合の指針表示について説明する。この計時
状態において、カウンタ４は「０」、カウンタ５
は「０」、カウンタ６は「５」、カウンタ７は
「０」、カウンタ８は「０」、カウンタ９は「５」
を計数している。そこで第１図示のタイミングパ
ルス発生回路１２の端子p₁のみに注目した場合、
それから発生されるパルス列によつて秒の桁のゲ
ート回路１３，１６が開かれ、カウンタ４の秒の
データがゲート回路１９に、カウンタ５の秒のデ
ータがゲート回路２０に入力される。したがつて
ゲート回路１９の２⁰〜２³の端子に“０”を生
じ、ゲート回路２０の２⁰〜２²の端子に“０”を
生じる。したがつて端子に、“１”端子ｈに
“０”デコーダ２１の端子x₀に“１”を生じる。
そこで第４図を参照すると、ゲート回路３９，４
９の出力が“１”になるため、端子S₀に生じる電
位が端子e₁に発生する。他の端子e₂〜e₁₀につい
ては、アナログスイツチ５７，５９，６１，６３
がオンになるため、端子S₁に生じる電位が発生す
る。

つぎに第１図示のデコーダ２２についてみる
と、端子ｙ０に“１”を生じるため、第６図示の
端子k₁に端子C₀に生じる電位が発生する。また
タイミングパルス発生回路１２の端子p₁に“１”
が生じている間、端子p₃は“０”状態を保持して
いるから端子₃は“１”、したがつてゲート回路
７８〜８３は開かれている。そのためアナログス
イツチ８４がオンになり、端子C₀に生じている
電位が端子g₁に発生する。その他の端子k₂〜k₆，
g₂〜g₆に端子C₁に生じている電位が発生する。以
上の結果、第８図示の電位、電圧図表より明らか
な通り、第２図示のセグメント電極Ｓに対応する
表示部、すなわち秒の指針表示部が点灯される。

つぎにタイミングパルス発生回路１２の端子p₂
に注目すると、当該端子から発生したパルス列は
ゲート回路１４，１７を開き、カウンタ６，７の
データ「５」、「０」に通過させる。したがつてデ
コーダ２１の端子x₅に“１”、デコーダ２０の端
子y₀に“１”を生じ、または“１”、ｈは“０”
になる。

その結果、第４図示のゲート回路５１の出力が
“１”になり、アナログスイツチ５８がオンにな
つて、端子S₀に生じている電位が端子e₆に生じ
る。その他の端子e₁〜e₅，e₇〜e₁₀には端子S₁に生
じている電位が発生する。

また第６図により、端子g₁，k₁に端子C₀に生じ
る電位が発生し、その他の端子g₂〜g₆およびk₂〜
k₆に端子C₁に生ずる電位が発生する。したがつ
て第８図示の図表より明らかな通り、端子e₆に対
応するセグメント電極Ｍ（第２図参照）と端子g₁，
k₁に対応する共通電極とによつて構成される分の
表示部が点灯する。

タイミングパルス発生回路１２の端子p₃に注目
すると、当該端子に発生したパルス列はゲート回
路１５，１８を開き、これを介してカウンタ８，
９の出力を通過させる。これによりセグメント電
位設定回路２４の端子e₁₀に、端子S₀に生じる電
位を発生し、共通電位設定回路２５の端子k₆に端
子C₀に生じる電位を発生する。その他の端子k₁
〜k₅には端子C₁に生じる電位を発生する。なお
端子ｐ３にパルスが生じたときには、第６図示の
ゲート回路７８〜８３の出力が“０”になるた
め、端子g₁〜g₆には端子C₁に生じている電位が発
生する。

したがつて端子e₁₀に対応するセグメント電極
Ｈ（第２図参照）と端子k₆に対応する共通電極と
によつて構成される時の表示部が点灯される。

以上により、第２図示のセグメント電極Ｈ，
Ｍ，Ｓに対応する表示部が点灯され、10時５分０
秒が表示される。このように通常時は、時分割の
１周期をｔとしたとき秒針、分針および時針の時
分割駆動時間はそれぞれｔ／３となつている。

つぎに調時動作について説明する。第１図示の
スイツチ３５を閉じると、分周器２および秒のカ
ウンタ４，５がリセツトされ、当該カウンタの内
容は「０」になり、秒針は00秒を表示する。さら
にゲート回路３０が開かれ、調時用パルスの通過
が可能になる。そこで手動により調時パルス発生
装置３４から調時パルスを発生すると、カウンタ
６〜９はその入力パルスにしたがつて内容が変化
し、調時パルスに発生速度に応じて分針表示が回
転する一方上記調時パルスによつてカウンタ１１
がリセツトされるとともにフリツプフロツプ回路
２８がセツトされる。そのため第７図の端子q₀が
“１”になり、端子q₁に“０”、端子q₂に端子p₁，
p₂に生じるパルスが発生する。したがつて秒のゲ
ート回路１３，１６は閉成状態を保持し、分のゲ
ート回路１４，１７は秒および分の桁選択の間開
かれ、時のゲート回路１５，１８は端子p₃に生じ
るパルスによつて開かれる。秒のゲート回路１
３，１６が閉じるため、秒表示が消え、調時者は
秒表示と紛れることなく、分針表示および時針表
示を見ながら所望の時刻に合わせ込むことができ
る。また分のゲート回路１４，１７は通常の時刻
表示の場合に比較して２倍の時間の間開かれてい
る、すなわち分針表示の時分割駆動時間が通常時
の２倍の2t／３になるため、分針表示部の液晶の
時分割駆動時間が通常の２倍となり、液晶の応答
速度が速くなる。したがつて調時パルスの周波数
が比較的高くなつても分針の表示が消えることな
く、速やかに調時が行える。

調時が終了し、調時パルスの発生が停止して約
１〜２秒経過すると、カウンタ１１から出力が生
じ、フリツプフロツプ回路２８がリセツトされ、
秒表示が現出する。このとき秒のカウンタ４，５
はリセツト状態にあるため、秒針は00秒を指示し
ている。そこで例えば、時報と同時にスイツチ３
５を開いて分周器２およびカウンタ４，５のリセ
ツトを解除することにより各カウンタ４〜９が計
時を開始し、通常の時刻が行なわれる。

なお上記の実施例では、調時中は秒のゲート回
路１３，１６を閉じることによつて秒表示を消去
するようにしたが、これに限るものではない。例
えば、調時中においては第１図の端子p₁からのパ
ルスの発生ごとに、セグメント電位設定回路２４
の各端子e₁〜e₁₀から、端子S₁に生じている電位
を発生させるようにしてもよい。

また上記の実施例では、調時パルスの発生に伴
つて秒針を消去するようにしたが、これに限らず
調時ロツクスイツチ３５を閉じることによつて秒
針表示を消去するようにしてもよい。この場合に
は、分周器３、カウンタ１１、フリツプフロツプ
回路２８およびゲート回路３２は必要なく、調時
ロツクスイツチ３５の出力を端子q₀に接続すれば
よい。

以上のように本発明によれば、調時の際には秒
針表示を消去するようにしたので、分針表示と秒
針表示の紛らわしさがなくなり、調時がし易くな
るものである。しかも秒針表示の時分割駆動時間
が分針表示の時分割駆動時間に加えられるため、
液晶の応答速度が速くなり、早送りを行なつても
分針表示が消えることがなく調時がし易いもので
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２
図はその表示装置のセグメント電極パターンの平
面図、第３図は同表示装置の共通電極パターンの
平面図、第４〜６図は第１図の一部詳細回路図、
第７図は第１図の要部詳細回路図、第８図は第１
図の回路の動作を説明するための電位および電圧
の図表である。４〜９……カウンタ、１２……タイミングパル
ス発生回路、１３〜１８……ゲート回路、２８…
…フリツプフロツプ回路、２９……パルス制御回
路、３０〜３２……ゲート回路、３４……調時パ
ルス発生回路、３５……調時ロツクスイツチ、９
９……インバータ、１００〜１０２……ゲート回
路。

Claims

【特許請求の範囲】

１時刻を計時する計時回路と、時刻の指針表示
を行なう液晶からなる表示装置と、上記計時回路
の出力を受けて上記表示装置を時分割的に駆動し
時針、分針および秒針を表示せしめる駆動回路
と、上記計時回路の内容を調時する調時装置と、
調時の際に上記表示装置における秒針表示を消去
する第１の制御回路と、上記調時の際に秒針表示
の時分割駆動時間を分針表示の時分割駆動時間に
加える第２の制御回路とからなる全電子式アナロ
グ表示時計。