JPS5933848A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5933848A JPS5933848A JP14413282A JP14413282A JPS5933848A JP S5933848 A JPS5933848 A JP S5933848A JP 14413282 A JP14413282 A JP 14413282A JP 14413282 A JP14413282 A JP 14413282A JP S5933848 A JPS5933848 A JP S5933848A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- island
- schottky barrier
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路、特にサイリスタ寄生効果を防
止した半導体集積回路に関する。
止した半導体集積回路に関する。
従来の半導体集積回路に於いては第１図及び第２図に示
す如く、Ｐ型の半導体基板（１）上にＮ型のエピタキシ
ャル層（２）を形成し、Ｐ１型の分離領域（３）でエビ
タキシャ／Ｌ’層（２）をＰＮ分離した島領域（４）を
形成し、１つの島領域（４）にＰ型の抵抗領域（５）と
これに近接してＰ型およびＮ型の二重拡散領域（６）と
を形成すると、サイリスク寄生効果が発生する。
す如く、Ｐ型の半導体基板（１）上にＮ型のエピタキシ
ャル層（２）を形成し、Ｐ１型の分離領域（３）でエビ
タキシャ／Ｌ’層（２）をＰＮ分離した島領域（４）を
形成し、１つの島領域（４）にＰ型の抵抗領域（５）と
これに近接してＰ型およびＮ型の二重拡散領域（６）と
を形成すると、サイリスク寄生効果が発生する。
島領域（４）は通常型ｍ （７）を介して最高電位にバ
イアスされているが、島領域（４）の持つ抵抗によシミ
圧降下をして抵抗領域（５）エピタキシャル層（２）お
よび二重拡散領域（６）で形成される寄生サイリスタを
オンさせてしまう。二重拡散領域（６）としてはトンネ
ル接続するためのトンネル領域あるいはＮＰＮトランジ
スタのベース−エミッタ領域がある。
イアスされているが、島領域（４）の持つ抵抗によシミ
圧降下をして抵抗領域（５）エピタキシャル層（２）お
よび二重拡散領域（６）で形成される寄生サイリスタを
オンさせてしまう。二重拡散領域（６）としてはトンネ
ル接続するためのトンネル領域あるいはＮＰＮトランジ
スタのベース−エミッタ領域がある。
本発明は斯点に鑑みてなされ、従来の欠点を除去する半
導体集積回路を提供するものである。以下に第６図およ
び第４図を参照して本発明の一実施例を詳述する。なお
第１図および第２図と共通するものは同一図番を付した
。
導体集積回路を提供するものである。以下に第６図およ
び第４図を参照して本発明の一実施例を詳述する。なお
第１図および第２図と共通するものは同一図番を付した
。
本発明に依る半導体集積回路は、Ｐ型の半導体基板（１
）上にＲ型エピタキシャル層（２）を形成し、Ｐ＋型の
分Ｓ領域（３）でエピタキシャル層（２）をＰＮ分離し
た島領域（４）を形成し、１つの島領域（４）にｐ＋、
の抵抗領域（５）とこれに近接してＰ型およびＮ１型の
二重拡散領域（６）とを形成し、更に本発明の特徴とす
るショットキーバリアダイオードＧＯ＋（１１）を島領
域（４）表面に形成し抵抗領域（５）と接続するかある
いは他の島領域（１２）表面に形成し二重拡散領域（６
）と接続して構成される。
）上にＲ型エピタキシャル層（２）を形成し、Ｐ＋型の
分Ｓ領域（３）でエピタキシャル層（２）をＰＮ分離し
た島領域（４）を形成し、１つの島領域（４）にｐ＋、
の抵抗領域（５）とこれに近接してＰ型およびＮ１型の
二重拡散領域（６）とを形成し、更に本発明の特徴とす
るショットキーバリアダイオードＧＯ＋（１１）を島領
域（４）表面に形成し抵抗領域（５）と接続するかある
いは他の島領域（１２）表面に形成し二重拡散領域（６
）と接続して構成される。
二重拡散領域（６）はベースおよびエミッタ拡散で形成
されるトンネル領域あるいはＮＰＮ ）ランリスクのベ
ースおよびエミッタ領域が該当する。
されるトンネル領域あるいはＮＰＮ ）ランリスクのベ
ースおよびエミッタ領域が該当する。
１つの′／ロットキーバリアダイオード００）は島領域
（４）の抵抗領域（５）のコンタクト孔（１３）の近傍
に島領域（４）表面を露出して点線で示す蒸着アルミニ
ウム（１４１によシ形成し、この蒸着アルミニウムで抵
に領域（５）と接続する。この結果ショットキーバリア
ダイオード００）は第４図に示す如く、抵抗領域（５）
と島領域（４）間に順方向に接続される。
（４）の抵抗領域（５）のコンタクト孔（１３）の近傍
に島領域（４）表面を露出して点線で示す蒸着アルミニ
ウム（１４１によシ形成し、この蒸着アルミニウムで抵
に領域（５）と接続する。この結果ショットキーバリア
ダイオード００）は第４図に示す如く、抵抗領域（５）
と島領域（４）間に順方向に接続される。
他方のショットキーバリアダイオード（１１）は独立し
た他の島領域（１２）にｆｍのコンタクト拡散（１５）
と露出領域０６）を設け、蒸着アルミニウム０７）によ
シ露出領域０６）に形成する。そして蒸着アルミニウム
（１７）ヲ用いてショットキーバリアダイオードα１）
を二重拡散領域（６）のＰ型頭域とＮ型領域間に順方向
に接続される。
た他の島領域（１２）にｆｍのコンタクト拡散（１５）
と露出領域０６）を設け、蒸着アルミニウム０７）によ
シ露出領域０６）に形成する。そして蒸着アルミニウム
（１７）ヲ用いてショットキーバリアダイオードα１）
を二重拡散領域（６）のＰ型頭域とＮ型領域間に順方向
に接続される。
本発明に依るショットキーバリアダイオード（１０）（
１１）はいずれか一方あるいは両方を用心）ても効果が
あり、その等価回路図は第４図に示す如くなる。
１１）はいずれか一方あるいは両方を用心）ても効果が
あり、その等価回路図は第４図に示す如くなる。
第４図に於いてＴｒｌはＰ型抵抗価域（５）島領域（４
）および二重拡散領域（６）のＰ型頭域で形成されるＰ
ＮＰ）ランリスクであり、Ｔｒ２は島領域（４）および
二重拡散領域（６）で形成されるＮＰＮ）ランリスクで
あシ、Ｓ Ｄ Ｉは島領域（４）に形成されるショット
キーバリアダイオードで、８Ｄ２は他の島領域（１２）
に形成されるショットキーバリアダイオードである。
）および二重拡散領域（６）のＰ型頭域で形成されるＰ
ＮＰ）ランリスクであり、Ｔｒ２は島領域（４）および
二重拡散領域（６）で形成されるＮＰＮ）ランリスクで
あシ、Ｓ Ｄ Ｉは島領域（４）に形成されるショット
キーバリアダイオードで、８Ｄ２は他の島領域（１２）
に形成されるショットキーバリアダイオードである。
斯る本発明の構成に依れば、ＴｒｌおよびＴｒ２０ベー
ス・エミッタ間がショットキーバリアダイオードＳＤＩ
、８Ｄ２によ、！ｌ）０．３■にクラシブされるので、
寄生サイリスタはオンすることがなく寄生効果を完全に
防止できる。
ス・エミッタ間がショットキーバリアダイオードＳＤＩ
、８Ｄ２によ、！ｌ）０．３■にクラシブされるので、
寄生サイリスタはオンすることがなく寄生効果を完全に
防止できる。
以上に詳述した如く本発明に依れば、ショットキーバリ
アダイオードを設けるのみで従来と同一構造であっても
寄生サイリスク効果を防止できる有益なものであシ、従
来と同一製造工程により達成できる利点を有する。
アダイオードを設けるのみで従来と同一構造であっても
寄生サイリスク効果を防止できる有益なものであシ、従
来と同一製造工程により達成できる利点を有する。
第１図は従来例を説明する上面図、第２図は第１図のＩ
−ｌ線断面図、第６図は本発明を説明する上面図、第４
図は本発明の等価回路図である。 主な図番の説明 （１）はＰ型半導体基板、（２）はＮ型エピタキシャル
層、（４）は島領域、（５）はＰ型抵抗領域、（６）は
二重拡散領域、α０）（１１１はショットキーバリアダ
イオード、（１４）（１７）ハＭ 着アルミニウムでア
ル。 第１図 第２図
−ｌ線断面図、第６図は本発明を説明する上面図、第４
図は本発明の等価回路図である。 主な図番の説明 （１）はＰ型半導体基板、（２）はＮ型エピタキシャル
層、（４）は島領域、（５）はＰ型抵抗領域、（６）は
二重拡散領域、α０）（１１１はショットキーバリアダ
イオード、（１４）（１７）ハＭ 着アルミニウムでア
ル。 第１図 第２図
Claims (1)
- １、−導電型の半導体基板と該基板上に積層した逆導電
型のエピタキシャル層と該エビタキシャ／Ｌ／層を島領
域に分離する一導電型の分離領域と一つの前記島領域に
隣接して設けた一導電型の抵抗領域と一導電型および逆
導電型の二重拡散領域とを具備する半導体集積回路にお
いて、前記抵抗領域と島領域間あるいは前記二重拡散領
域間にシロットキーバリアダイオードを接続することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14413282A JPS5933848A (ja) | 1982-08-19 | 1982-08-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14413282A JPS5933848A (ja) | 1982-08-19 | 1982-08-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933848A true JPS5933848A (ja) | 1984-02-23 |
Family
ID=15354950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14413282A Pending JPS5933848A (ja) | 1982-08-19 | 1982-08-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009051657A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 紙葉類取り出し装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433681A (en) * | 1977-08-22 | 1979-03-12 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS54131890A (en) * | 1978-04-05 | 1979-10-13 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-08-19 JP JP14413282A patent/JPS5933848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433681A (en) * | 1977-08-22 | 1979-03-12 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS54131890A (en) * | 1978-04-05 | 1979-10-13 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009051657A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 紙葉類取り出し装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015588A (ko) | 광 반도체장치 | |
| JPS6142862U (ja) | 縦形ｐｎｐトランジスタを含む集積回路 | |
| JPS5933848A (ja) | 半導体集積回路 | |
| JPH0440272Y2 (ja) | ||
| US3911472A (en) | Isolated contact | |
| JPH0440273Y2 (ja) | ||
| JPH0425704B2 (ja) | ||
| JPH0622998Y2 (ja) | 半導体装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPS6045035A (ja) | 半導岩集積回路 | |
| JPS6239830B2 (ja) | ||
| JPH0834287B2 (ja) | 半導体集積回路 | |
| JPH0265359U (ja) | ||
| JPH0520344U (ja) | 半導体装置 | |
| JPS6079735A (ja) | 半導体集積回路 | |
| JPS6377144A (ja) | 半導体集積回路 | |
| JPH03124663U (ja) | ||
| JPS6120368A (ja) | プレ−ナ型半導体装置 | |
| JPH03270078A (ja) | 静電保護素子 | |
| JPH0638493B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6079736A (ja) | 半導体集積回路 | |
| JPH042171A (ja) | 半導体集積回路 |