JPS5932025A - Bidirectional bus extending system - Google Patents

Abstract

PURPOSE:To have flexible correspondence to an extension of an address space due to an increase of peripheral devices, by providing settable upper and lower addresses by a program given from a CPU. CONSTITUTION:A CPU15 is connected to peripheral devices such as an input device I/O and a bidirectional bus extending device 10 via a common bus 16. The device 10 consists of an upper limit address register 21, a lower limit address register 22, an upper limit address comparator 23, a lower limit address comparator 24, and an OR gate 25. The registers 21 and 22 can be set freely from the CPU15 by a program via a common bus. When the addresses contained between the addresses set at both registers 21 and 22 are designated through an address bus, an extended common bus 17 is electrically connected to the CPU15 to control a peripheral device corresponding to a designated address. Then the data is transmitted and received.

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はマイクロプロセッサシステム等における双方向
バス拡張方式に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a bidirectional bus expansion system in microprocessor systems and the like.

（２）技術の背景 一般にマイクロプロセッサシステム等においては、中央
処理装置（ＣＰＵ）が共通バスにより周辺装置、すなわ
ち入出力装置（Ｉｌｏ）およびメモリ装置等と接続され
ており、ＯＰＵと周辺装置の間のデータの送受信、およ
びＣＰＵから周辺装置の制御を行うことができる。該共
通バスにはアドレスバス、制御バスおよびデータバスの
３種類のバスが含まれる。前述のシステムにおいて１周
辺装置の増設を行う場合、共通バスの延長をして周辺装
置の接続を行う。共通バスは双方向バスであって、その
延長はバス増幅器を介してなされる。(2) Background of the technology In general, in microprocessor systems, the central processing unit (CPU) is connected to peripheral devices, such as input/output devices (Ilo) and memory devices, through a common bus. data can be sent and received, and peripheral devices can be controlled from the CPU. The common bus includes three types of buses: an address bus, a control bus, and a data bus. When adding one peripheral device to the above system, the common bus is extended and the peripheral device is connected. The common bus is a bidirectional bus, the extension of which is via a bus amplifier.

バス増幅器は複数個の双方向増幅器（トランシーノリか
ら成り、該トランシーバはスリーステートドライバ２個
で構成され、高インピーダンス状態またはイネーブル状
態のいずれかに制御信号によって切換えられる。拡張さ
れる周辺装置のアドレス空間すなわち延長側のアドレス
空間のアドレスが発生していない場合は、トランシーバ
は高インピーダンス状態にしておく必要があり、該アド
レス空間の有効アドレスが発生された時はイネーブル状
態にする必要がある。従って双方向バスの拡張に際して
は、トランシーバの制御が重要な課題となっている。The bus amplifier consists of a plurality of bidirectional amplifiers (transceivers) consisting of two three-state drivers that are switched to either a high impedance state or an enabled state by a control signal.Address of peripheral devices to be expanded The transceiver must be in a high impedance state when an address for the extended address space is not generated, and must be enabled when a valid address for that address space is generated. Transceiver control has become an important issue when expanding bidirectional buses.

（３）従来技術と問題点 従来、前述の共通バスの延長に用いられるバス増幅器す
なわちトランシーバの制御においては。(3) Prior Art and Problems Conventionally, bus amplifiers or transceivers used for extending the above-mentioned common bus have been controlled.

第１図に示されるような回路が用いられている。A circuit as shown in FIG. 1 is used.

第１図において、０ＰＵ１５は共通バス１６およびトラ
ンシーバ１１を介して拡張された共通バス１７と接続さ
れる。アドレス設定スイッチ１３は手動により設定され
、アドレス空間量に対してスイッチ数が決定される。ア
ドレス比較器１２は、アドレス設定スイッチ１３に設定
された拡張される周辺装置１４のアドレスと、共通バス
１６に含まれるアドレスバスを経由して接続すべき周辺
装置を指定するアドレスと、を比較し１両者が一致した
場合に低レベルの出力信号面を出力端子に発生し、トラ
ンシーバ１１をイネーブル状態とする。In FIG. 1, the 0PU 15 is connected to an expanded common bus 17 via a common bus 16 and a transceiver 11. The address setting switches 13 are manually set, and the number of switches is determined for the amount of address space. The address comparator 12 compares the address of the expanded peripheral device 14 set in the address setting switch 13 with an address specifying a peripheral device to be connected via an address bus included in the common bus 16. 1. When both match, a low level output signal plane is generated at the output terminal, and the transceiver 11 is enabled.

上述のようにして０ＰＵ１５と周辺装置１４が相互に送
受信可能な状態となり双方向バスの拡張が行われる。ト
ランシーバ１１は第３図のような複数個の増幅器３１お
よびアンドゲート３２および３３より構成される。入出
力線ＤＢＯないしＤＢ３は共通バス１６に接続され、入
力線ＤＩＯないしＤＩ３および出力線Ｒ００ないし几０
３は拡張された共通バスに接続される。信号Ｒハはトラ
ンシーバの伝送方向を指定する。As described above, the 0PU 15 and the peripheral device 14 become capable of transmitting and receiving data to each other, and the bidirectional bus is expanded. Transceiver 11 is comprised of a plurality of amplifiers 31 and AND gates 32 and 33 as shown in FIG. The input/output lines DBO to DB3 are connected to the common bus 16, and the input lines DIO to DI3 and the output lines R00 to R00 are connected to the common bus 16.
3 is connected to the expanded common bus. Signal R specifies the direction of transmission of the transceiver.

しかしながら前述の双方向バスの拡張を行う回路におい
ては、拡張すべき周辺装置のアドレス空間を装置の増設
時に手動でアドレス設定スイッチによって設定せねばな
らず、拡張側のアドレス空間を柔軟に管理するという点
について問題がちった。However, in the circuit that expands the bidirectional bus mentioned above, the address space of the peripheral device to be expanded must be manually set using an address setting switch when adding a device, and it is difficult to manage the address space of the expansion side flexibly. I had a problem with this point.

（４）発明の目的 本発明の目的は、前述の従来方式の回路における問題点
にかんがみ、上限アドレスレジスタおよび下限アドレス
レジスタを設け、該レジスタをＣＰＵからプログラムに
より設定するという着想に基づき、該レジスタをプログ
ラムによって管理し、アドレス空間の拡張に対し柔軟に
対応できるようにすることにある。(4) Object of the Invention The object of the present invention is to provide an upper limit address register and a lower limit address register, and to set the registers by a program from the CPU, in view of the problems in the conventional circuit described above. The purpose is to manage the address space by a program and to be able to respond flexibly to expansion of the address space.

（５）発明の構成 本発明においては、マイクロプロセッサと周辺装置をバ
ス増幅器を介して接続する双方向バス拡張方式において
、拡張される該周辺装置のアドレス空間の上限値を設定
する上限アドレスレジスタ、該アドレス空間の下限値を
設定する下限アドレスレジスタ、マイクロプロセッサか
らの該周辺装置を指定するアドレス信号と該上限アドレ
スレジスタに設定されたアドレスとを比較する上限アド
レス比較器、およびマイクロプロセッサからの該周辺装
置を指定するアドレス信号と該下限アドレスレジスタに
設定されたアドレスとを比較する下限アドレス比較器を
具備し、マイクロプロセッサからの指令により該上限ア
ドレスレジスタおよび該下限アドレスレジスタを設定し
、マイクロプロセッサから指定する該周辺装置のアドレ
スが該上限アドレスレジスタに設定された上限値と該下
限アドレスレジスタに設定された下限値の間にある時、
拡張ポイントになる該バス増幅器をイネーブル状態とし
データを送受信することを特徴とする双方向バス拡張方
式が提供される。(5) Structure of the Invention In the present invention, in a bidirectional bus expansion method in which a microprocessor and a peripheral device are connected via a bus amplifier, an upper limit address register that sets the upper limit value of the address space of the peripheral device to be expanded; a lower limit address register that sets the lower limit value of the address space; an upper limit address comparator that compares an address signal from the microprocessor specifying the peripheral device with the address set in the upper limit address register; It is equipped with a lower limit address comparator that compares an address signal specifying a peripheral device with an address set in the lower limit address register, and sets the upper limit address register and the lower limit address register according to a command from the microprocessor. When the address of the peripheral device specified from is between the upper limit value set in the upper limit address register and the lower limit value set in the lower limit address register,
A bidirectional bus expansion method is provided in which the bus amplifier serving as an expansion point is enabled to transmit and receive data.

（６）発明の実施例 本発明の一実施例としての双方向バス拡張方式を行う装
置のブロック回路図が第２図に示５される。図において
、第１図で示された要素と同一の要素には同一の参照数
字が付加されている。(6) Embodiment of the Invention A block circuit diagram of a device implementing a bidirectional bus expansion method as an embodiment of the present invention is shown in FIG. In the figures, elements that are the same as those shown in FIG. 1 are given the same reference numerals.

０ＰＵ１５は共通バス１６を介して周辺装置例えば入出
力装置Ｉ１０と接続され、共通バス１６は双方向バス拡
張装置１０のバス増幅器、すなわちトランシーバ１１に
接続される。装置１０はトランシーバ１１のほか、上限
アドレスレジスタ２１゜下限アドレスレジスタ２２．上
限アドレス比較器２３．下限アドレス比較器２４．およ
びオアゲート２５を具備する。上限アドレスレジスタ２
１の入力端子および１限アドレスレジスタ２２０入力端
子は共通バス１６におけるデータバスに接続されており
、上限アドレスレジスタ２１の出力は上限アドレス比較
器２３へ、下限アドレスレジスタ２２の出力は下限アド
レス比較器２４へ供給される。上限アドレス比較器２３
および下限アドレス比較器２４は、このほか共通バス１
６におけるアドレスバスから入力が供給される。上限ア
ドレス比較器２３の出力および下限アドレス比較器２４
の出力はそれぞれオアゲート２５の第１の入力および第
２の入力へ加えられている。オアゲート２５の出力は面
信号として低レベルの場合トランシーバ１１をイネーブ
ル状態とし、高レベルの場合トランシーバ１１を高イン
ピーダンス状態とする。几／Ｗ信号はトランシーバの方
向を指示する信号である。The 0PU 15 is connected to peripheral devices, such as input/output devices I10, via a common bus 16, which is connected to a bus amplifier, or transceiver 11, of the bidirectional bus expansion device 10. In addition to the transceiver 11, the device 10 includes an upper limit address register 21°, a lower limit address register 22. Upper limit address comparator 23. Lower limit address comparator 24. and an or gate 25. Upper limit address register 2
1 and the input terminal of the 1 limit address register 220 are connected to the data bus in the common bus 16, the output of the upper limit address register 21 is sent to the upper limit address comparator 23, and the output of the lower limit address register 22 is sent to the lower limit address comparator. 24. Upper limit address comparator 23
In addition to the common bus 1, the lower limit address comparator 24
Inputs are provided from the address bus at 6. Output of upper limit address comparator 23 and lower limit address comparator 24
The outputs of are applied to the first and second inputs of OR gate 25, respectively. The output of the OR gate 25 is a plane signal that enables the transceiver 11 when it is at a low level, and puts the transceiver 11 into a high impedance state when it is at a high level. The /W signal is a signal that indicates the direction of the transceiver.

前述の装置を用いれば、０ＰＵ１５からデータバスを介
して上限アドレスレジスタ２１および下限アドレスレジ
スタ２２をプログラムにより自由に設定することができ
、上限アドレスレジスタ２１と下限アドレスレジスタ２
２に設定されたアドレスの間に含まれるアドレスがアド
レスバスを通じて指定された場合に、拡張された共通バ
ス１７を０ＰＵ１５に電気的に接続して＆該指定された
アドレスに相当する周辺装置を制御し、またはデータの
送受を行うことができる。If the above-mentioned device is used, the upper limit address register 21 and the lower limit address register 22 can be freely set by a program from the 0PU 15 via the data bus, and the upper limit address register 21 and the lower limit address register 2 can be set freely by the program.
When an address included between the addresses set in 2 is specified through the address bus, the extended common bus 17 is electrically connected to 0PU 15 & the peripheral device corresponding to the specified address is controlled. or send and receive data.

（７）発明の効果 本発明によれば、拡張されるアドレス空間の上限アドレ
スおよび下限アドレスをＣＰＵからプログラムによって
設定可能とし５周辺装置の増設等におけるアドレス空間
の拡張に対し柔軟に対応することができる。(7) Effects of the Invention According to the present invention, the upper limit address and lower limit address of the address space to be expanded can be set by a program from the CPU, and it is possible to flexibly respond to expansion of the address space due to the addition of peripheral devices, etc. can.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来形の双方向バス拡張を行う回路のブロック
回路図、第２図は本発明の一実施例としての双方向バス
拡張方式を行う装置のブロック回路図、第３図は一般に
用いられているトランシーバの回路図である。 １０・・・双方向バス拡張装置、 １１・・・トランシーバ。 １２・・・アドレス比較器。 １３・・・ストレス設定スイッチ。 １４・・・拡張された周辺装置。 １５・・・ＯＰＵ。 １６・・・共通バス、 １７・・・拡張された共通バス。 ２１・・・上限アドレスレジスタ。 ２２・・・下限アドレスレジスタ。 ２３・・・上限アドレス比較器、 ２４・・・下限アドレス比較器。 ２５・・・オアゲート。 ３１・・・増幅器。 ３２．３３・・・アンドゲート。 １４９FIG. 1 is a block circuit diagram of a circuit that performs conventional bidirectional bus expansion, FIG. 2 is a block circuit diagram of a device that performs a bidirectional bus expansion method as an embodiment of the present invention, and FIG. FIG. 10... Bidirectional bus expansion device, 11... Transceiver. 12...Address comparator. 13... Stress setting switch. 14...Extended peripheral device. 15...OPU. 16...Common bus, 17...Extended common bus. 21... Upper limit address register. 22...Lower limit address register. 23... Upper limit address comparator, 24... Lower limit address comparator. 25...or gate. 31...Amplifier. 32.33...and gate. 149

Claims (1)

【特許請求の範囲】[Claims] マイクロプロセッサと周辺装置をバス増幅器を介して接
続する双方向バス拡張方式において、拡張される該周辺
装置のアドレス空間の上限値を設定する上限アドレスレ
ジスタ、該アドレス空間の下限値を設定する下限アドレ
スレジスタ、マイクロプロセッサからの該周辺装置を指
定するアドレス信号と該上限アドレスレジスタに設定さ
れたアドレスとを比較する上限アドレス比較器、および
マイクロプロセッサからの該周辺装置を指定するアドレ
ス信号と該下限アドレスレジスタに設定されたアドレス
とを比較する下限アドレス比較器を具備し、マイクロプ
ロセッサからの指令により該上１１１ｔアドレスレジス
タおよび該下限アドレスレジスフを設定し、マイクロプ
ロセッサから指定する該周辺装置のアドレスが該上限ア
ドレスレジスタに設定された上限値と該下限アドレスレ
ジスタに設定された下限値の間にある時、拡張ポイント
にガる該バス増幅器をイネーブル状態としデータを送受
信することを特徴とする双方向バス拡張方式。In a bidirectional bus expansion method that connects a microprocessor and a peripheral device via a bus amplifier, an upper limit address register sets the upper limit value of the address space of the expanded peripheral device, and a lower limit address sets the lower limit value of the address space. a register, an upper limit address comparator that compares an address signal specifying the peripheral device from the microprocessor with an address set in the upper limit address register, and an address signal specifying the peripheral device from the microprocessor and the lower limit address. Equipped with a lower limit address comparator that compares the address set in the register, the upper 111t address register and the lower limit address register are set according to a command from the microprocessor, and the address of the peripheral device specified by the microprocessor is set. When the upper limit value set in the upper limit address register is between the lower limit value set in the lower limit address register, the bus amplifier connected to the extension point is enabled and data is transmitted and received. Bus expansion method.