Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени двух устройст . обработки данных, например, вычислительных магаин,. Известны устройства дл сопр жени ЦВМ с внешним устройством, содержащие узел усилителей, узел управлени - приемом-передачей5 генерато импульсов f обратим1)ГЙ преобразователь кода, приемо-передаюш й узел, дешидтратор и группу элементов задержки Щ Недостатками этих устройств вл етс низка достоверность обмена информацией, Наиболее близким к предлагаемому по сущности технического решени вл 1е .тс устройство дл сопр жени дву вычис гштельных машин, содержащее два интерфейсных блока, каждый из которых содержит информационный регистр , информащюннью входы которого вл mt с соответствующим информационным входом устройства, триггер -готовнос .ти, первый вход которого соединен (Пхервым выходом узла управлени , а второй вход вл етс соответствующем входом готовности устройства, коммутатор готовности и коммутатор контрол , входы и выходы узлов управ . лени вл ютс соответствующими управл ю1щмй входами и выходами устрой ства, выходы коммутатора контрол и вькодного коммутатора первого интерфейсного блока и выходы выходного коммутатора и коммутатора контрол второго интерфейсного блока образуют соответственно первый и второй информационные выходы.устройства , входы выходного коммутатора, тре тьи входы триггеров готовности, первого и второго интерфейсных блоков соединены соответственно с соответствуюи ми выходами узлов управлени второго и Первого интерфейсных блоков, причем узел управлени каждо го интерфейсного блока содержит два дешифратора, триггер, регистр адреса и группу элементов НЕ Iz , Недостатки этого устройства состо т в низкой достоверности обмена и больших аппаратурных затратах, Цель изобретени - повышение достоверности обмена и снижение аппа ратурных затрат. Поставленна цель достигаетс тем что в устройство, дл сопр жени ,содержащее два интерфейсных блока, каж дый из которых содержит регистр данных , fyльтиплeкcop и узе.л управлетги , соединенный первь м вторым выходами соответственно с управл ющими входами мультиплексора и регистра данных, третьи выходы узлов управлени первого и второго интерфейсных блоков вл ютс соответственно первым и вторым управл юпими выходами устройства , первые входы - соответственно первым и вторым управл ющими входами устройства, а четвертые выходы соединены соответственно с вторыми входами узлов управлени второго и первого интерфейсных блоков, в каждый интерфейсный блок введена схема сравнени , причем в каждом интерфейсном блоке выход мультиплексора соединен с информационным входом регистра данных , выходом подключенного к первому входу схемы сравнени , второй вход и выход которой подключены соответственно к второму входу мультиплексора и третьему входу узла управлени , первые информационные входы мультиплексоров первого и второго интерфейсных блоков вл ютс соответственно первым и вторым информационными входами устройства, а вторые входы соединены соответственно с пв|г-: вым и вторым информационными выходами . устройства и выходами регистров второго и первого интерфейсных блоков, Кроме того, узел управлени каждого интерфейсного блока содержит пам ть, регистр адреса,.выходной регистр , генератор тактов и элемент ИЛИ, причем первый, второй, третий : и четвертый выходы выходного регистра вл ютс соответственно третьим, вторым, четвертым и первым выходами узла, группа входов подключена к. группе выходов, пам ти, адресный вход которой соединен с выходом д гистра адреса, а управл ющийвход - с выхо- дом генератора тактов, входом подключеш1ого к выходу элемента ШШ, пер- ВЫЙ, второй и третий входь которого соединены соответственно с первым, вторым и третьим входами узла и первым , вторым И третьим входами регистра адреса, четвертым входом соеданенного с выходом пам -т. На чертеже представлена гшок-схе-; ма устройства. Блок-схема устройства дл сопр жени включает первый интерфейсный блок 1, состо щий из мультиапексора 2,регистра 3 данных, узла 4 управлени и схемы 5 cpaeneMiH, второй ннтерфейсньш блок 6, состо щий из регистра 7 данных, мультиплексора 8, схемы 9 сравнени и узла 10 управлени , первое и второе устройства II и 12 обработки данных, шины 13 и 14 второго и первого информационных выходов устройства и шины 15 и 16 св зи интерфейсных блокоЕ Узел 4 управлени содержит регистр 17 адреса, пам ть 18, выходной регистр I9, элемент ИЛИ 20 и генератор 21 тактов. Узел 10 управлени содержит регистр 22 адреса, пам ть 23, выходной регистр 24, элемент НЛН 25 и генератор 26 тактов. Устройство работает следующим образом . Передача информации между устройствами II и 12 осуществл етс по ини циативе передающего устройства. о X При передаче от устройства 1 информационное слово поступает на первый вход мультиплексора 2, а управл ющий сигнал - на первый вход рег стра 17. Управл ющий сигнал чербз элемент ИЛИ запускает генератор 21 и в выЕходном регистре 19 записывает7 .74 с перва мкpoкoмaндa, по которой информационное слово записываетс через мультиплексор 2 в регистр 3 и далее поступает на схемы 5 и 9 сравнени , второй вход мультиплексора 8 и вход устройства 12. Одновременно сигналом по шине 16 запускаетс узел 10, выставл ющий в выходном регистре 24 первую 1 1крокоманду микропрограммы приема, по которой в регистр 7 заноситс прин тое по шинам 13 слово. Схемы 5 и 9 сравнени осуществл ют сравнение прин того и передаточного слов и модифицируют состо ние регистров 17 и 22, разреша или запреща дальнейшую передачу и прием путем выдачи соответствующих микрокоманд из пам ти 18 (23) и сигналов разрешени (запрещений) приема в устройство 12 и передачи в устройство 11.. Процесс передачи из устройства 12 в устройство 1 осуществл етс аналогично. Таким образом, устройство при меньших аппаратурных затратах обеспечивает сравнение на приемной и передающей сторонах передаваемых информациошгых слов, что позвол ет повысить достоверность обмена информацией.The invention relates to computing and can be used to interface two devices. data processing, for example, computational shop ,. There are known devices for interfacing a digital computer with an external device, which contain an amplifier node, a control node — a receive-transmit 5 pulse generator f reversible 1) a GY code converter, a transmit-receive node, a remote control device, and a group of delay elements остат The disadvantages of these devices are low reliability of information exchange The closest to the proposed technical solution was the 1e. Ts device for interfacing two computing machines, containing two interface units, each of which contains an information register tp, whose information inputs are mt with the corresponding information input of the device, the trigger is ready, the first input of which is connected (the first output of the control node and the second input is the corresponding input of the device, the readiness switch and the control switch, the inputs and outputs of the control nodes The laziness is the corresponding control inputs and outputs of the device, the outputs of the control switch and the code switch of the first interface unit, and the outputs of the output switch and the control switch first and second information outputs form devices of the output interface switch, the third inputs of the ready triggers, the first and second interface blocks are connected respectively with the corresponding outputs of the control nodes of the second and first interface blocks, and the control node of each interface block contains two decoders, a trigger, an address register and a group of elements NOT Iz, The disadvantages of this device are low reliability of the exchange and large hardware costs ah, object of the invention - to increase reliability and decrease in exchange-temperature Appa costs. The goal is achieved by the fact that the device, for interfacing, contains two interface blocks, each of which contains a data register, a singleplate and a node of controllers, connected to the first second outputs respectively to the control inputs of the multiplexer and the data register, the third outputs of the nodes The controls of the first and second interface units are respectively the first and second control outputs of the device, the first inputs are the first and second control inputs of the device, respectively, and the fourth outputs are connected respectively, with the second inputs of the control nodes of the second and first interface units, a comparison circuit is inserted into each interface unit, and in each interface unit the multiplexer output is connected to the information input of the data register, the output connected to the first input of the comparison circuit, the second input and output of which are connected respectively to the second input of the multiplexer and the third input of the control node, the first information inputs of the multiplexers of the first and second interface units are respectively ne vym and second data inputs of the device, and second inputs connected respectively to nB | r: vym and second information outputs. the device and the outputs of the registers of the second and first interface units. In addition, the control unit of each interface unit contains a memory, an address register, an output register, a clock generator and an OR element, with the first, second, third: and fourth outputs of the output register being respectively the third, second, fourth, and first outputs of the node, a group of inputs is connected to an output group, a memory whose address input is connected to the address of the address register, and the control input is connected to the output of the clock generator, the input connected to the output dy element Hilti, per- vy, second and third inputs connected respectively to the first, second and third input node and the first, second and third inputs of the address register, a fourth input soedanennogo output memory -m. The drawing shows gshok-sche-; ma device. The block diagram of the interface device includes the first interface unit 1, consisting of multi-pixel 2, data register 3, control unit 4 and cpaeneMiH circuit 5, the second interface unit 6, consisting of data register 7, multiplexer 8, comparison circuit 9 control node 10, first and second data processing devices II and 12, buses 13 and 14 of the second and first information outputs of the device and bus 15 and 16 of the communication of the interface blocks; Control node 4 contains the address register 17, memory 18, output register I9, element OR 20 and generator 21 clock cycles. The control unit 10 comprises an address register 22, a memory 23, an output register 24, an element of the DLT 25, and a clock generator 26. The device works as follows. The transfer of information between devices II and 12 is initiated by the transmitting device. o X When transmitting from device 1, the information word is fed to the first input of multiplexer 2, and the control signal to the first input of register 17. The control signal cherbz element OR starts generator 21 and in output register 19 writes 7 .74 from the first microcommand which information word is written through multiplexer 2 into register 3 and then goes to comparison circuits 5 and 9, the second input of multiplexer 8 and device 12 input. At the same time, node 10 starts up with a signal on bus 16, setting the first 1 in 1 output register kroprogrammy receiving at which the register 7 zanosits received via buses 13 word. Schemes 5 and 9 compare the received and transfer words and modify the state of registers 17 and 22, permitting or prohibiting further transmission and reception by issuing appropriate microcommands from memory 18 (23) and receiving permission (prohibition) signals to device 12 and transfer to device 11 .. The transfer process from device 12 to device 1 is similar. Thus, the device, at lower hardware costs, provides a comparison at the receiving and transmitting sides of the transmitted information words, which makes it possible to increase the reliability of information exchange.
ГR
iJr:iJr:
I г-«I l.-..I g- "I l.- ..
ГR