JPS5929980B2 - 符号化復号化方式 - Google Patents

Description

【発明の詳細な説明】 この発明は畳み込み符号にインタリーフをかけた符号化
復号化方式に関する。

畳み込み符号のパラメータを次のように記述する。

畳み込み符号のサブブロック長をｎディジットとする。
１サブブロック内の情報ディジットをにディジットとす
る。

又、畳み込み符号の拘束長をｎＮディジットとする。符
号比率ＲはＲ＝に／ｎで与えられる。符号の最小距離を
ｄとする・５ 時刻ｉの符号器の出力をｍｉ（１）、ｍ
ｌ（２）、・・・、ｍｉ（に）、Ｐｉ（１）、Ｐｉ（２
）、・・・、Ｐｉ（ｎ−に）と表わす。ここでｍｉ（１
）、ｍｉ（２）、・・・、ｍｉ（に）は情報ディジット
、Ｐｉ（１）、Ｐｉ（２）、・・・、Ｐｉ（ｎ−に）は
チェックディジットである。１サブロック１０前の時刻
をｉ−１とよぶ。

時刻ｉ−１の符号器の出力はｍｉ−１（１）、ｍｉ−１
（２）、、、、、ｍｌ−４（に）、Ｐｉ−１（１）、Ｐ
、−１（２）、・・・、Ｐｉ−１（ｎ−に）と表わされ
る。第１図は従来のものの符号器の実施例の説明図、１
５第２図は従来のものの復号器の実施例の説明図でλ段
のブロックインターリーフを畳み込み符号に施した場合
の説明図である。

第１図中１１はλ段シフトレジスタ、１２は２を法とす
る加算器、１３は畳み込み符号の部分生成子のエレメン
トで２０に（ｎ−に）個の各部分生成子はｇ（ｉ、Ｊ）
一（Ｎｏ、（１、Ｊ）、ｇｌ（ｉ、ｊ）、・・・、ｇＮ
−１（ｉ、ｊ））で与えられる。

（ｉ■１、２、・・・ に、ｊ■１、２、・・・ｎ−に
）第２図中にｉ＋Ｎ−１（１）、ｒｉ＋Ｎ−１（２）、
、ｒｉ＋Ｎ−１（に）は受信情報ディジット、２５ｒｉ
＋Ｎ−１（に＋１）３ｒｉ＋ Ｎ−１（に゛２）、・・
・、ｒｉｆＮ−１（ｎ）は受信チェックディジットを表
わす。インタリーフを施した符号化復号化方式は、基本
となる畳み込み符号ＣＢの符号化復号化方式の他の接続
は変更せずに各レジスタを単にλ段の３０シフトレジス
タに置きかえたものである。この方式でインタリーフさ
れた符号Ｃｌｏは次のような訂正能力をもつことが知ら
れている。基本となる畳み込み符号ＣＢがを個以下の誤
りのどの組合せでも訂正する能力をもつランダム誤り訂
正符号であ３５る場合も考える。μ＝〔を／ｎ〕とする
。（以下、〔〕はガウス記号を示す。）もし符号Ｃｌｏ
において拘束長（ｎ）Ｎ’ディジットの中に長さλｎデ
イジツト以下のμ個のバースト誤りがあつたとしても部
分一符号系列ではｔ個より多くの位置に影響を及ほさな
い。ここで、Ｎ′＝（Ｎ−１）λ＋１である。従つて各
部分一符号系列を個々に復号することにより、長さλｎ
デイジツト以下のμ個以下のバースト誤りのどんな組合
せも訂正することができる。ここで部分一符号系列とい
うのはＳｈｕＬｉｎ著「ＡｎＩｎｔｒＯｄｕｃｔｉＯｎ
ｔＯＥｒｒＯｒ−ＣＯｒｒｅｃｔ−ＩｎｇＣＯｄｅｓ］
，Ｐｒｅｎｔｉｃｅ−ＨａＩｌＪｎｃ．ＥｎｇｌｅｗＯ
Ｏ（ＪＣｌｉｆｆｓ，ＮｅｗＪｅｒｅｓｙｆ）Ｐ．２９
５〜Ｐ．２９８に述べられているとおり、インターリー
フをかけた後の系列におけるインターリーフをかける前
の符号語を構成していた各デイジツトをいう。

この部分一符号系列をさらにλ段ブロックインタリーフ
を施す場合で説明する。

次のｋ（ｎ−ｋ）個の部分生成子で定義される拘束長Ｎ
Ｎデイジツトの（Ｎ，ｋ）畳み込み符号ＣＢを考える。

Ｊ自９？９Ｐ具五１ 符号ＣＢがλ段インタリーフされて（Ｎ，ｋ）符号ＣＩ
Ｏが構成されるとする。

符号ＣＩＯの部分生成子令″（ト），ｊ）は会（１，ｊ
）の２つの連続する要素の間にλ−１個の零を挿入する
ことにより得られる。すなわち 符号ＣｌＯの拘束長は サブプロツクすなわちＮＮ′デイジツトとなる。

ＣＩＯのｋ個の生成子系列は次のようになる。八２はｋ
行゜ｎ列のｉ嘗ｅ１劃ある゛。

￥〒、ＣｌＯの生成行列は（１）式と（２）式を調べて
みるとＯ≦ｑ≦λ−１に対して部分一符号系列◆（ｑ）
は部分一情報系列を元の符号ＣＢに従い符号化すること
により得られる符号系列となることがわかる。

以上で部分一符号系列の説明を終わる。この従来の方法
はバースト誤りには有効であつたが、せつかくλ段のブ
ロックインタリーフを用いても、各サブプロツク内の誤
りを完全には分散できず、バースト誤りに対して、十分
訂正しきれない不都合があつた。

本発明はかかる点に鑑みてなされたもので、各サブプロ
ツク内の各デイジツト間隔が所定デイジツト数以上離れ
るよう、上記各デイジツトのそれぞれに、それぞれ異な
る所定の遅延を与えるようにすることにより、バースト
誤りを完全に訂正することができる符号化復号化方式を
提供することを目的としている。

次に本発明の一実晦例を図について説明する。

第３図、第４図に本発明の一実帷例による符号器、復号
器の回路例を示す。第３図、第４図中４：そＩ６″ゎ゛
♂±［ｈ山、゛７Ｖ．”，３”ｉニ：ｊ″Ｎｎ〔Ｋ・λ
〕段、・・・、〔里」・λ〕のシフトレジスＮｎ夕で構
成された遅延回路である。

次に本実維例の作用をのべる。

第３図中（Ｄ１），（Ｄ２），・・・，（Ｄｎ−、）の
遅延回路により１サブプロツク内のｎデイジツトは互い
に最低〔１・λ〕デイジツト離れることはｎ明らかであ
る。

第４図中（ＤＯ−１），（Ｄｎ−２），・・・，（Ｄ１
）の遅延回路により、送信側で互いに最低〔−・λ〕ｎ
デイジツト離れたデイジツトは通信路を経て受信され受
信側で再びもとの１サブプロツクを構成して後、復号さ
れる。

図中Ｒｉ＋Ｎ−１（１），Ｒｉ＋、−１（２），・・・
Ｒｉ＋、−１（ｋ）は受信情報デイジツト、Ｒｉ＋、−
１（ｎ−１），Ｒｉ＋、−１（ｎ）は受信チエツクデイ
ジツトである。（４−１）は復号論理回路、（４−２）
は内部符号器である。このことを以下具体的なパラメー
タでさらに詳細に説明する。

Ｒ＝１／２，Ｎ＝１２，ｎ＝２，ｋ＝１，ｄ−６なるパ
ラメータの（ＮＮ＝２４，ｋＮ＝１２，ｄ＝６）の畳み
込み符号の符号器の回路例を第５図に、復号器の回路例
を第６図に示す。

第５図中５１は１段シフトレジスター、５２は１デイジ
ツトの切り換えスイツチ、５３は符号器の入力端である
。５３から入つた情報デイジツトは５２のスイツチによ
りチエツクデイジツトと交互に通信路に出力される。

第６図中６１は多数決ゲートである。第６図中Ｒｉ（１
）は受信情報デイジツト、Ｒｉ（２）は受信チエツクデ
イジツトを表わす。誤りの訂正論理は誤リデイジツトに
直交するパリテイ検査和の合計ｄ−１の値が〔一丁一〕
より大の時゛ビを出力することに基づいている。

６２の排他的論理和ゲートは誤つたデイジツトを多数決
ゲート６１の出力により、反転して誤りの訂正を行なう
。

６３は通信路からの入力端で６５は１デイジツトの切り
換えスイツチ、６４は復号器の最終出力である。

第７図は第５図に示した符号器の出力系列の説明図であ
る。

図中Ｍｉ−１，ｍｉ−２・・・及びＰ１は厳密にはＭｉ
−１（１），Ｍｉ−２（１），・・・Ｐｉ（１）である
が略記した。この点、第１０図、第１１図、第１４図、
第１５図においても同様である。現時点の時刻をｉとす
る。時刻１の情報デイジツトに対するチエツクデイジツ
トＰｉ（１）は時刻１−１，ｉ−４，１−９，ｉ−１１
の過去の時刻の情報デイジツトと現時点の情報デイジツ
トの２を法とする総和として与えられる。第８図は従来
の方法により、λ段インターりーブを帷した符号化回路
例を示す。

図中１１はλ段シフトレジスタである。第９図にそれに
対応する復号化回路例を示す。第９図中ｒ１（１）は受
信情報デイジツト、Ｒ．（２）は受信チエツクデイジツ
トをゝ １示す。

第５図、第６図の１段シフトレジスタはすべてλ段シフ
トレジスタ１１におきかわつている。第１０図は第８図
に示した符号器の出力系列である。図中、現時刻１のチ
エツクデイジツト出力Ｐｉ（１）は現時刻１の情報デイ
ジツトＭｉ（１）と過去の情報デイジツトＭｉ−λ（１
），Ｍｉ−４λ（１），Ｍｉ−９λ（１），Ｍｉ−１１
λ（１），の５個のデイジツトの２を法とする総和で与
えられている。この方法においてはチエツクデイジツト
を作成する情報デイジツトがそれぞれサブプロツク長の
λ段離れているため長さ２×λデイジツト以下のバース
ト誤りを各部分一符号系列での最悪ケースでも情報デイ
ジツトに起つた１デイジツト誤りとチエツクデイジツト
に起つた１デイジツト誤りの計２デイジツトまでの誤り
に分散させることができる。従つて前述のパラメータは
ｔ＝２，ｎ−２よりμ＝１となり長さ２Ｘλデイジツト
以下の単一バースト誤りを訂正できる。しかし長さλデ
イジツト以下のバースト誤りが２個所にある時は、訂正
できない。その理由は第１１図かられかるように長さλ
デイジツト以下のバースト誤りが２個所にあれば部分一
符号系列で３デイジツト誤りとなり訂正能力を越えてし
まうことが明らかである。この方法は単一のバースト誤
りに有効ではあつたがせつかくλ段のインターリーフを
用いても、各サブプロツク内の誤りを完全に分散するこ
とはできないため多重のバースト誤りに対して十分訂正
しきれない不都合があつた。

これは短いバーストであつても、最悪の場合、情報デイ
ジツトに起つたｋデイジツト誤りと、チエツクデイジツ
トに起つたｎ−ｋデイジツト誤りの計ｎデイジツト誤り
になる不都合がさけられなかつたためである。第１２図
、第１３図に本実施例の一実抱例を示す。第１３図中ｒ
１（１）は受信情報デイジツト、Ｒ．（２）は受信チエ
ツクデイジツトを表わす。図中ｌ
λ１２２，１３１は本発明による〔ｌ〕段シフ
トレジスタである。

第１４図に第１３図の符号器の出力シーケンスを示す。
現時刻のチエツクデイジツトＰ．（１）は現時点の情報
デイジツトとλデイジツト離れている。第１５図は長さ
λデイジツト以下のバースト誤りが起つた時の説明図で
ある。図より明らかなごとく、現時点の情報デイジツト
Ｍｉ（１）とチエツクデイジツトＰ１（１）は互いに少
なくともλデイジツト離れているので長さλデイジツト
以下のバースト誤りはそれぞれの部分一符号系列では１
デイジツト誤りとなる。従つて２重のバースト誤りに対
して効力を発揮する。もちろん２重のバースト誤りがく
つついて単一バースト誤りとみなされる場合についても
同じ効力を発揮する。長さλデイジツト以下のバースト
誤りであればもう一箇所同じようなバースト誤りがあつ
ても各部分一符号系列における２デイジツト誤りである
ので訂正可能である。第１６図、第１７図はそれぞれ本
発明をＲ３／４，ｎ＝４，ｋ−３，Ｎ＝３の（１２，９
，３）畳み込み符号に適用した符号化復号化方式の回路
例である。

λ 第１６図中、（Ｓ１）は〔Ｔ〕段シフトレジス夕、（Ｓ
２）は〔Ｔλ〕段シフトレジスタ、（Ｓ３）は〔了λ〕
段シフトレジスタ、８１はλ段シフトレジスタである。

第１７図中、Ｒ，（１），Ｒ，（２），Ｒ，（３）は受
信情報デイジツト、Ｒ．（４）は受信チエツクデイジツ
トである。

符号器からの出力シーケンスは第１８図に示されている
。この（１２，９，３）畳み込み符号は距離ｄ−３であ
る。従つてｔ−１故μｍ〔了〕Ｏとなつてしまい従来の
方法のままではバースト誤り訂正能力は明確に（ま保証
されない。所が、本実細例によれば第１８図より明らか
なように現時点の情報デイジツトＭｉ（１），ｍ１（２
），Ｍｉ（３）とチエツクデイジツトＰ．（１）に関連
したデイジツトは各々最低〔−・λ〕デイジツト離れて
いる。従つて長さλデイジツト以下の単一のバースト誤
りを訂正することができる。第１９図、第２０図はＲ−
一 ｎ−３ｋ−２ゝ ３！
９９Ｎ−３なる（９，６，３）畳み込み符号に適用
した符号化復号化方式の回路例を示す。

第１９図中、（Ｓ４）は〔了λ〕段シフトレジス夕、（
Ｓ５）は〔ｓλ〕段シフトレジスタである。

第２１図は第１９図に示す符号器の出力シーケンスを示
す図である。この（９，６，３）畳み込み符号も距離ｄ
−３である。ゆえにｔ−１であるからμｍ〔了〕＝０と
なる。従つて、従来の方法ではバースト誤り訂正能力は
明確に保証されない。ところが本実悔例によれば第２１
図から明らかなように現時点の情報デイジツトＭｉ（１
），Ｍｉ（２）とチエツクデイジツトＰ．（１）に関連
したデイジツトはそれぞれ最低〔了・λ〕デイジツト離
れている。従つて長さλデイジツト以下の単一バースト
誤りが訂正できる。゛以上より明らかなごとく、基本符
号である畳み込み符号Ｃ３がｔ個のランダム誤りを訂正
する時新しく構成された符号ＣＩＮにおいて、拘束長Ｎ
ＩＳＪ／デイジツト（Ｎ！！−（Ｎ−１）λ＋〔几」・
λ〕）の中ｎに長さλｎデイジツト以下のμ個（μ一〔
±〕とｎする）以下のバースト誤りがあつたとしても、
それぞれの部分一符号系列はｔ個より多くの位置に影響
をうけないので訂正できることはＳｈｕＬｉｎ著「Ａｎ
ＩｎｔｒＯｄｕｃｔｉＯｎｔＯＥｒｒＯｒ−ＣＯｒｒｅ
ｃｔｉｎｇＣＯｄｅｓＪＰｒｅｎｔｌｃｅ−Ｈａｌｌ，
Ｉｎｃ，ＥｎｇｌｅｗＯＯｄｅｌｉｆｆ，ＮｅｗＪｅｒ
ｓｅｙのＰ・２９５〜Ｐ・２９８にのべられている能力
と同じである。

このような上記実帷例により、さらに長さλデイジツト
以下のｔ個以下のバースト誤りが訂正できることは明ら
かである。

従つて本実絶例により１個以上ｔ個以下のバースト誤り
があつた時でも各バーストをλデイジツトごとに区切つ
た時、その区切られた部分の個数（端数は切り上げ）が
ｔ個以下であれば訂正することができる。以上のように
本発明によつてλ段のブロックインターリーフを施すｔ
重誤り訂正の畳み込み符号において、各サブプロツク内
の各デイジツト間隔が所定デイジツト数以上離れるよう
に、上記各デイジツトのそれぞれに、それぞれ異なる所
定の遅延を与えるようにしたので、従来知られている能
力に加えて拘束長ＮＮ〃デイジツト内に起つた各誤リバ
ーストをλデイジツトごとに区切つた時、その区切つた
かたまりの個数がｔ個以下であれば、完全に訂正するこ
とができる。

【図面の簡単な説明】 第１図は従来の方法でたたみ込み符号にブロックインタ
リーフをかけた符号器の回路を示す構成図、第２図は従
来の方法でたたみ込み符号にブロックインタリーフをか
けた復号器の回路を示す構成図、第３図は本発明により
たたみ込み符号にブロックインターリーフをかけた符号
器の回路を示す構成図、第４図は本発明によりたたみ込
み符号にブロックインターリーフをかけた復号器の回路
を示す構成図、第５図は（ＮＮ＝２４，ＫＮ＝１２，ｄ
＝６），Ｒ＝１／２のたたみこみ符号の符号器を示す構
成図、第６図は第５図に示した符号器に対する復号器を
示す構成図、第７図は第５図に示した符号器の出力シー
ケンスの説明図、第８図は従来の方法により第５図に示
したたたみこみ符号にλ段のブロックインターリーフを
かけた回路を示す構成図、第９図は第８図に対する復号
器の回路を示す構成図、第１０図は第８図の符号器の出
力シーケンスを示す図、第１１図は第１０図に示す出力
シーケンスにバースト誤りが起つた場合の説明図、第１
２図は本発明により第５図に示した畳み込み符号にλ段
ブロックインターリーフを施した回路を示す構成図、第
１８図は本発明による第１２図に示した符号器に対応す
る復号器の回路を示す構成図、第１４図は第１３図の符
号器の出力シーケンスを示す図、第１５図は第１４図の
出力シーケンスにバースト誤りが起つた場合の説明図、
第１６図は本発明を符号比率Ｒ＝３／４のたたみ込み符
号に適用した回路を示す構成図、第１７図は第１６図の
符号器に対する復号器の回路を示す構成図、第１８図は
第１６図の符号器の出力シーケンスを示す図、第１９図
は本発明を符号比率Ｒ＝２／３のたたみ込み符号に適用
した回路を示す構成図、第２０図は第１９図の符号器に
対する復号器の回路を示す構成図、第２１図は第１９図
の符号器の出力シーケンスを示す図である。 図中、Ｄｌ，Ｄ２，・・・Ｄｎ−１は〔π・λ〕段シフ
トレジスタ、〔−・λ〕段シフトレジスタ、（４−ｎ１
）は復号論理回路、（４−２）は内部符号器、６１は多
数決ゲート、８１はλ段シフトレジスタである。

Claims (1)

1. 【特許請求の範囲】 １ サブブロック長ｎディジット、１サブブロック内の
   情報ディジット数にディジット、全拘束長ｎ×Ｎディジ
   ットの畳み込み符号に、λ段のブロックインターリーブ
   を施した符号化復号化方式において、各サブブロック内
   の各情報ディジット、チェックディジットのそれぞれの
   各ディジット間隔が最低〔λ／ｎ〕（〔〕はガウス記号
   である）ディジット以上になるよう該各サブブロック内
   の所定の各ディジットのそれぞれを〔λ／ｎ〕、〔２・
   λ／ｎ〕、・・・・・・、〔（ｎ−１）・λ／ｎ〕ディ
   ジット遅延する遅延回路を設けたことを特徴とする符号
   化復号化方式。