JPS5927863B2 - 渦電流探傷装置 - Google Patents

Description

【発明の詳細な説明】 本発明は材料における欠陥を検出する渦電流探傷装置に
関する。

従来、この種の装置は試験材とコイルとの相対位置を変
化させ、自己誘導又は相互誘導を応用して試験材に渦電
流を発生せしめ、試験材の欠陥部で渦電流が変化すると
二次的にコイルのインピーダンスが変化することから、
このインピーダンスの変化をベクトル的に解析すること
で傷の判別を行つている。

一般にコイルインピーダンスの変化はブリッジ又は同等
の回路を用いて電圧又は電流の変化として検出し、増幅
し、演算処理している。この際にコイルインピーダンス
は温度等によつて常に変化するため、ブリッジの平衡は
時間と共にくずれてゆく。一方欠陥によるインピーダン
スの変化は時間的に急激であるので、ブリッジに自動平
衡をかけて平衡速度に時定数をもたせておき、欠陥によ
るインピーダンスの変化のみに応答する平衡ブリッジと
なるように構成している。このような構成の交流ブリッ
ジには調整アームが２つある。

すなわちブリッジ出力電圧の振幅を調整するアームとブ
リッジ出力電圧の位相を調整するアームとの２つあつて
、バランスを達成するためにはこの２個の独立な操作を
必要とする。第１図は従来方式の一例の構成を示す回路
図である。同図において、初期状態時にブリッジ１のバ
ランスをとつておく必要がある。この初期状態では、ブ
リツジの出力電圧Ｄは振幅及び位相が不定であるから、
位相検波器３におけるＡ，ｂ間の位相差が９０、となる
ようにＯ〜１８０，位相器６を調整すると、位相検波器
３の出力は位相調整アームのコイルＬ１のインダクタン
スを調整して、ブリツジＡとＢとの位相を等しくする。
しかし、この際に前記インダクタンスを調整することに
よつてＡとＢとの間の振幅も変化を生じる問題点がある
。また位相検波器５におけるＡ，ｃ間の位相は先のＡ，
ｂ間を９０５とすることによつて同位相に保たれ、位相
検波器５の出力はブリツジ１の振幅調整アームの抵抗Ｒ
１を調整することによて、Ａ，Ｂ間の電圧振幅を等しく
する。しかしこのとき若干の位相変化を伴う問題点を生
じる。すなわち、従来方式では１対の位相検波器を用い
てブリツジ出力電圧の振幅差と位相差の検出を行うが、
位相検波器は２つの信号の振幅差及び位相差に対応する
出力信号を取り出すために、両者を完全に分離して処理
することがむずかしい欠点があつた。またブリツジの出
力電圧を大きい値で取り出すことができれば、信号対雑
音比を向上させることによつて、雑音対策の諸手段を省
いて装置の小型化ができることになる。本発明は上記問
題点の解決のためになされたもので、探傷に基づくコイ
ルのインピーダンス変化分を能率よく取り出すブリツジ
回路を備え、該ブリツジ回路出力電圧の振幅変化と位相
変化とのバランスを簡単な回路で実現した渦電流探傷装
置の提供を目的とし、２つのアームの夫々に振幅と位相
とが等しくかつ定電流化された交流発振器と同一値を有
する抵抗体との直列回路を接続し、残りの２つのアーム
の夫々に物理定数の同一なコイルを接続するか、若しく
は１つのアームにコイルを他の１つのアームには抵抗体
を接続し、かつこの２つのコイルの接続点を接地Ｅして
なるプリツジ Ｊ回路１０１と、前記接地端子Ｅに対す
るブリツジ回路１０１の２つの出力電圧の振輻を同一と
すると共に出力電圧に該調整動作を積分回路により遅延
させてなる振幅一定化回路１０２と、該振幅一定化回路
を介したブリツジ回路１０１の接地端子 ＴＥに対する
２つの出力電圧の位相を同一とすると共に出力電圧に該
調整動作を積分回路により遅延させてなる位相一定化回
路１０３を備え、ブリツジ回路１０１において不用意に
生じた出力電圧の）振幅のアンバランスは振幅一定化回
路１０２における出力端子間の電圧の振幅差に対応した
電圧の調整によつて行い、ブリツジ回路１０１における
不用意に生じた位相のアンバランスは位相一致回路１０
３に用いた位相検波器の出力信号の調整によつて行うよ
うにしたものである。

以下本発明に係る一実施例を図面を参照して説明する。

第２図は本実施例の構成を示すプロツク図であつて、ブ
リツジ回路１０１は２つのアームの夫々に振幅と位相と
が等しい交流発振器０ＳＣ１，０ＳＣ２と同一値の抵抗
Ｒｌ，Ｒ２との直列回路とし、残りの２つのアームに夫
々物理定数の同一なコイルＬｌ，Ｌ２とし、２つのコイ
ルＬ１とＬ２との接続点を接地Ｅしてなる。またＶｌ，
Ｖ２は抵抗Ｒｌ，Ｒ２の電圧降下を検出する電圧検出器
であつて、オペアンプＡｌ，Ａ２はこの検出電圧と基準
電圧源２０との差電圧を取り出して交流発振器０ＳＣ１
，０ＳＣ２を定電流化する装置である。振幅一定化回路
１０２はブリツジ回路１０１の接地端子Ｅに対する２つ
の出力電圧Ａ，Ｂの振幅を同一とする回路であつて、ブ
リツジ回路１０１の一方の出力Ａに接続された自動利得
制御増幅器１１と、該自動利得制御増幅器１１の出力Ｃ
とブリツジ回路１０１の他方の出力Ｂとに夫々接続され
た２つの整流回路１２，１３と、これら２つの整流回路
１２，１３の出力差を取り出してこの差電圧によつて自
動利得制御増幅器１１の出力電圧を、この自動利得制御
増幅器内部に設けた積分回路を介して制御する引算器１
４とからなる。積分回路は、自動利得制御増幅器１１と
整流回路１２との間、又は整流回路１２と引算器１４と
の間、更には、引算器１４と自動利得制御増幅器１１と
の間に挿入されるものである。位相一定化回路１０３は
自動利得制御増幅器１１の出力Ｃに接続された位相回路
１５と、該位相回路１５の出力Ｄとブリツジ回路１０１
の他方の出力Ｂを入力とし、その出力電圧によつて位相
回路１５の位相を該位相回路に内蔵した積分回路を介し
て制御する位相検波器１７と、前記位相回路１５の出力
Ｄとブリツジ回路１０１の他方の出力Ｂとの差電圧を取
り出す引算器１８とからなる。積分回路は、位相回路１
５と位相検波器１７との間、又は位相検波器１７と位相
回路１５との間に挿入されるものである。第３図はブリ
ツジ回路１０１において故意に生じた振幅のアンバラン
スの調整を説明するための振幅一定化回路１０２の具体
的回路の一例を示す図である。

同図において、自動利得制御増幅器１１はオペアンプか
らなり、引算器１４としては差動増幅器２１と該差動増
幅器の出力を印加され前記オペアンプ１１を駆動する電
界効果トランジスタＦＥＴｌとからなる。なお、２２は
差動増幅器２１のオフセツト調整用端子間に接続された
可変抵抗である。積分回路２５は、図示例において、整
流回路１２と差動増幅器２１との間に挿入されている。
また、第４図はブリツジ回路１０１において故意に生じ
た位相のアンバランスの調整を説明するための位相一定
化回路１０３における位相回路１５の具体的回路の一例
を示す図である。

同図において、オペアンプ２３の一方の入力は位相検波
器１７の出力電圧が印加され、他方の入力は直流電源に
両端を接続した可変抵抗器２４の可変端子から供給され
る。

オペアンプ２３の出力は電界効果トランジスタＦＥＴ２
を介して位相回路１５を駆動する。なお上記オペアンプ
２３とＥＦＴ２とは位相回路１５に内蔵されているもの
とする。積分回路２６は、図示例において、位相検波器
１７とオペアンプ２３との間に挿入されている。上記構
成からなる本実施例の動作を次に説明する。

第２図において、交流発振器０ＳＣ１と０ＳＣ２とは同
相、同振幅であり、かつ定電流化されており、抵抗Ｒｌ
，Ｒ２は相等しく、コイルＬ，，Ｌ２は物理定数の等し
い１対のコイルであるから、ブリツジ回路１０１の出力
端子Ａ，Ｂの電圧は同相、同振幅である。Ｌ１又はＬ２
のインピーダンスが変化すると、端子Ａ，Ｂ間電圧の位
相と振幅とに差を生じる。振幅についてみると、端子Ｂ
，Ｃ間の電圧を整流器１３，１２で整流した後、引算器
１４で差電圧を取り出しているので、この差電圧は端子
Ｂ，Ｃの振幅差に対応した大きさの正又は負の直流電圧
となる。この電圧は自動利得制御幅器１１を制御して、
端子Ｂ，Ｃの電圧振幅を等しくするように作用する。位
相についてみると、位相検波器１７はその一方の入力に
はＢ端子の電圧、他方の入力にはＤ端子の電圧を印加す
る。すでに端子Ｂ，Ｄの電圧の振幅は等しいので、位相
検波器１７はこれら２つの信号の位相差に比例した直流
電圧を出力する。

従つて、この出力電圧は位相回路１５を制御してＢ，Ｄ
各端子の電圧を常に同相なるように作用する。しかして
、同振幅、同位相の２信号を引算器１８の入力とするの
で、この引算器の出力１９は零となる。また引算器１４
と位相検波器１７の出力は、ローパスフイルタとしても
機能する適当な積分回路を介して自動利得制御増幅器１
１と位相回路１５を制御するので、ノイズなどによる時
間的にゆるやかなインピーダンス変化では出力１９は零
となり、出力１９は探傷による急激なノンピーダンス変
化分の信号を出力するようになる。つまり、探傷以外に
よるブリツジ回路１０１から出力される各信号間の振幅
及び位相の変動は、温度等に起因して生ずるものである
から、変化の態様が緩やかである。従つて、夫々振幅の
異なる自動利得制御増幅器１１の出力とブリツジ回路１
０１の他方の出力とを引算器１４にて処理する際に自動
利得制御器１１の出力を整流回路１２にて整流した後、
該整流回路１２の出力を、積分回路により、ブリツジ回
路１０１の他方の出力に対しζ、積分回路の時定数によ
り定まる時間だけ遅延させで、引算器１４に入力させて
も、遅延時間内での自動利得制御増幅器１１の出力が大
幅に変化するといつたことがなく、ブリツジ回路１０１
の両出力の振幅が、略常時同一に調整される。一方、探
傷時にはブリツジ回路１０１の平衡が崩れて、該ブリツ
ジ回路１０１からは、振幅乃至位相が急激に変化をする
探傷信号が出力されて、振幅一定化回路１０２に入力さ
れる。振幅一定化回路１０２は、前記ブリツジ回路１０
１の一方の出力が積分回路２５により遅延される。この
ため、引算器１４により制御される自動利得制御増幅器
１１から出力される信号と、ブリツジ回路１０１の他方
の出力信号との間の振幅は、調整動作が働かずに、相違
した状態のまま位相一定化回路１０３に入力される。位
相一定化回路１０３は、前記振幅一定化回路１０２と同
様に積分回路２６が介在されているが、探傷時以外の温
度等による各信号間の位相の変動は、緩やかであるため
、位相回路１５からの出力の位相が大幅に変化するとい
つたことがなく、このため各信号間の位相が略常時同一
に調整される。探傷時においては、各信号間の位相が急
激に変動するため、積分回路の介在により調整動作が遅
延されることから、該遅延時間内での位相の同一化のた
めの調整動作が働かない。従つて、探傷時において、各
信号間の急激に変動する振幅及び位相に対応した探傷信
号力功１算器１８から出力される。なお、渦電流検出前
の初期状態において、例えば発振器０ＳＣ１，０ＳＣ２
、コイルＬｌ，Ｌ２、抵抗Ｒｌ，Ｒ２が変化してブリツ
ジ回路１０１のバランスがとれていない場合において、
ブリツジ回路１０１の出力電圧の振幅変化については、
第３図に示される如く、引算器１４として使用する差動
増幅器２１におけるオフセツト調節用端子間の可変抵抗
器２２を調整すると、電界効果トランジスタＦＥＴｌは
電圧変化によつて内部抵抗が変化する素子であることか
ら、ＦＥＴｌを流れる電流が変化し、この電流変化によ
つて自動利得制御増幅器１１の利得が変つて、ブリツジ
回路１０１の出力振幅が一定となる。またブリツジ回路
１０１の出力電圧の位相変化については、第４図に示さ
れる如く、オペアンプ２３の他方の入力を可変抵抗器２
４を調整することによつて、オペアンプ２３の出力電圧
が変り、電界効果トランジスタＦＥＴ２の電流が変る。
従つて位相回路１５の位相が変つて該位相回路の入、出
電圧の位相を一定とすることができる。以上説明から本
実施例では、ブリツジ回路１０１の出力電圧の振幅差の
検出に、従来方式のように位相検波器を２個も使用する
ことなく、振幅差検出には位相は無関係となつた。

また位相検出器１７はすでに振幅の等しい信号を取りあ
つかうために、信号成分の振幅と位相とは全く独立して
処理することができるので、回路設計がきわめて簡単と
なる。また本実施例のブリツジ回路１０１は第２図に示
されるように、交流発振器０ＳＣ１と０ＳＣ２とは出力
電圧の振幅と位相とが等しく設定されているので、交流
発振器０ＳＣ１，０ＳＣ２の出力電流は抵抗Ｒｌ，Ｒ２
を通りコイルＬｌ，Ｌ２を介して：÷Ｊ゜：゛Ｌｔ？奢
−：；Ｉ．―：”Ｒｌ，Ｒ２の両端に電圧検出器Ｖｌ，
Ｖ２を設けていることから、検出電圧を一定電圧となる
ように０ＳＣ１，０ＳＣ２の出力電圧を可変として定電
流化する。

これに対して第１図に示された従来方式のブリツジ１に
おいては、交流者振器は１個であつて、かつ探傷による
コイルＬ１とＬ２とのインピーダンス変化は必ずしも同
時刻に発生するとは限らないので、探傷によるＬｌ，Ｌ
２の変化はＬ２，Ｌｌに対して電流を変化させることに
なる。従つて、従来方式ではたとえ定電流励振してもＺ
ｌ，Ｚ２に流れる電流を定電流にすることはできない。
第５図は本実施例のブリツジ回路１０１および定電圧化
ならびに定電流化した従来方式のブリツジ１における探
傷コイルのインピーダンスＺ１の変化率（％で表示）に
対するブリツジの出力電圧比を示す図である。この図か
ら明らかなように従来方式では定電流動励振のときは定
電圧励振の場合よりも出力特性が直線状となるように改
善されるものの、本実施例に比べるとブリツジの出力電
圧が小さい。換言すれば、本実施例のブリツジ回路は探
傷によるインピーダンスの変化に対する感度がよい素子
といい得る。なお、本実施例においては、ブリツジ回路
１０１における発振器０ＳＣ１，０ＳＣ２を定電流化す
るために、オプアンプＡｌ，Ａ２、電圧検出器Ｖｌ，Ｖ
２、基準電圧源２０を用いたが、これらの回路素子の代
りに、発振器０ＳＣ１，０ＳＣ２の内部抵抗がブリツジ
構成素子の抵抗Ｒｌ，Ｒ２、コイルＬｌ，Ｌ２のインピ
ーダンスに比べて甚だ大きい発振器を用いて定電流源と
してもよい。

また、初期状態におけるブリツジ回路１０１のバランス
をとる手段として、第３図に示すように電圧の変化に対
して内部抵抗を変化させる素子としてＦＥＴｌを用いた
が、本発明はこれに限定されるものでない。また第４図
に示されたＦＥＴ２についても同様である。また本実施
例では探傷用コイルとして自已誘導コイルについて説明
したが、相互誘導コイルを用いてよいこと勿論である。
さらに、また本実施例ではブリツジ回路１０１における
探傷用コイルは２つのアームに夫々物理定数の等しいコ
イルを設けたが、１つのアームには探傷用コイルを用い
、他のアームには抵抗を用いてもよい。以上要するに、
本発明はブリツジ回路の出力電圧を振幅一定化回路を介
して位相一定化回路に接続し、ブリツジ回路の探傷によ
るインピーダンスの変化を求める構成としたことから、
ブリツジ出力電圧の振幅差検出においては位相差は無関
係となり、また位相差検出器はすでに振幅の等しい信号
を取扱うことになつて、信号成分の振幅、位相は全ぐ独
立して処理することができる。

従つて回路設計がきわめて簡単となる効果を生じる。さ
らに、本発明はブリツジ回路を改良した結果、探傷によ
るインピーダンスの変化に対するブリツジ回路の出力感
度が向上し、信号対ノイズ比の向上を図ることができ、
雑音防止手段を省いて装置を小型化し得る実用上重要な
効果を奏する。

【図面の簡単な説明】

第１図は従来方式の渦電流探傷装置の構成を示すプロツ
ク図、第２図は本発明の一実施例の構成を示すプロツク
図、第３図は本発明に係る一実施例のブリツジ回路にお
いて故意に生じた出力電圧振幅のアンバランス調整手段
の説明用回路図、第４図は本発明に係る一実施例のブリ
ツジ回路において故意に生じた電圧位相のアンバランス
調整手段の説明用回路図、第５図は本発明および従来方
式における探傷用コイルのインピーダンス変化とブリツ
ジ回路出力電圧との関係を示す特性図である。 １１・・・・・哨動利得制御増幅器、１２，１３・・・
・・・整流器、１４・・・・・・引算器、１５・・・・
・・位相回路、１７・・・・・・位相検波器、１８・・
・・・・引算器、１９・・・・・・出力、２０・・・・
・・基準電圧源、２１・・・・・・差動増幅器、２２・
・・・・・可変抵抗器、２３・・・・・・オペアンプ、
２４・・・・・・可変抵抗器、１０１・・・・・・ブリ
ツジ回路、１０２・・・・・・振幅一定化回路、１０３
・・・・・・位相一定化回路、Ａｌ，Ａ２・・・・・・
電圧検出器、０ＳＣ１，０ＳＣ２・・・・・・発振器、
Ｌｌ，Ｌ２・・・・・・探傷用コイル。

Claims (1)

1. 【特許請求の範囲】 １ 探傷用コイルが組込まれた平衡用ブリッジ回路１０
   １と、該ブリッジ回路１０１の２つの出力信号の振幅を
   同一に調整する振幅一定化回路１０２と、該振幅一定化
   回路１０２を介して入力されるブリッジ回路１０１の２
   つの出力信号の位相を同一に調整する位相一定化回路１
   ０３とを有し、上記振幅一定化回路１０２と位相一定化
   回路１０３との各回路中に、探傷時の瞬時に変化をする
   探傷信号を取出し可能に夫々の調整動作を遅延させるべ
   く積分回路を介在させ、かつブリッジ回路１０１におい
   て探傷以外に生じた出力信号の振幅のアンバランスは振
   幅一定化回路１０２における出力端子間の信号の振幅差
   に対応した電圧の調整によつて行い、ブリッジ回路１０
   １における探傷以外に生じた位相のアンバランスは位相
   一定化回路１０３の位相回路により、振幅一定化回路１
   ０２より出力される一方の信号に対して他方の信号の位
   相を一致させるべく、位相調整を行うように構成したこ
   とを特徴とする渦電流探傷装置。 ２ 探傷用コイルを設けた平衡用ブリッジ回路１０１は
   、２つのアームの夫々に振幅と位相とが等しくかつ定電
   流化された交流発振器と同一値を有する抵抗体との直列
   回路とし、残りの２つのアームには夫々物理定数の同一
   な探傷用コイルとしたことを特徴とする特許請求の範囲
   第１項記載の渦電流探傷装置。 ３ 探傷用コイルを設けた平衡用ブリッジ回路１０１は
   、２つのアームの夫々に振幅と位相とが等しくかつ定電
   流化された交流発振器と同一値の抵抗体との直列回路と
   し、残りのアームの１つには探傷用コイルに、他の１つ
   のアームには抵抗体にしてなることを特徴とする特許請
   求の範囲第１項記載の渦電流探傷装置。