JPS592414B2 - Integral protection circuit - Google Patents

Description

【発明の詳細な説明】 本発明は、同期外れ等の検出パルス信号を積分して、所
定時間内に予め定められた個数以上の検出パルス信号が
得られたときに動作する積分形保護回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integral type protection circuit that operates when a predetermined number or more of detection pulse signals are obtained within a predetermined time by integrating detection pulse signals such as out-of-synchronization. It is something.

ディジタル伝送系に於いては、受信側で伝送信号と同期
をとる必要があり、例えばフレーム同期をとることによ
り伝送されたデータを再生している。In a digital transmission system, it is necessary to synchronize with the transmitted signal on the receiving side, and, for example, frame synchronization is performed to reproduce the transmitted data.

このフレーム同期は、１フレーム毎に挿入されたフレー
ーム同期信号をフレーム周期に従つて発生する信号と比
較して同期引込状態であるか否か検出す゜ることにより
行なわれ、同期外れ状態では継続的に同期外れ検出信号
が得られる。又同期引込状態であつても、何らかの原因
により１個か２個の同期外れ検出信号が得られることが
あり、これによつて再同期引込動作を行なわせることは
一般には必要がないものとなる。又同期外れ状態であつ
ても、信号パターンによつては時々同期引込状態を示す
場合がある。このように同期外れ検出信号は種々のパタ
ーンで得られるので、その検出信号を積分回路により積
分して、所定のレベル以上の場合には完全な同期外れで
あると判定することが採用されている。This frame synchronization is performed by comparing the frame synchronization signal inserted for each frame with the signal generated according to the frame period to detect whether or not the synchronization is in the synchronization state. An out-of-sync detection signal is obtained. Furthermore, even in the synchronization pull-in state, one or two out-of-sync detection signals may be obtained for some reason, and it is generally not necessary to perform a resynchronization pull-in operation. . Furthermore, even if the device is out of synchronization, it may sometimes show a synchronization pull-in state depending on the signal pattern. Since out-of-synchronization detection signals are obtained in various patterns in this way, the detection signal is integrated by an integrating circuit, and if the signal exceeds a predetermined level, it is determined that the out-of-synchronization is complete. .

例えば第１図に示すように、コンデンサＣと抵抗Ｒとに
より積分回路を構成し、前述の検出信号によりスイッチ
Ｓが動作して電流源ＩによりコンデンサＣが充電される
。ＣＬＰはクランプ回路、ＳＴＣはシユミツト回路、Ｑ
はトランジスタである。検出信号が第２図ａ又はをに示
すものとして積分回路に刃口えられたときについて説明
すると、第２図ａに示すパルスに、周期Ｔの検出信号が
、同図ｃに示すように時刻ｔｌに刃口えられたとすると
、積分回路の電位Ｖｉは第２図ｄに示すように変化する
。For example, as shown in FIG. 1, a capacitor C and a resistor R constitute an integrating circuit, a switch S is operated by the aforementioned detection signal, and a current source I charges the capacitor C. CLP is a clamp circuit, STC is a Schmitt circuit, Q
is a transistor. To explain the case when the detection signal is applied to the integrating circuit as shown in Figure 2a or 2, the detection signal with period T is added to the pulse shown in Figure 2a, and the time is changed as shown in Figure 2c. Assuming that tl is reached, the potential Vi of the integrating circuit changes as shown in FIG. 2d.

即ち積分回路のコンデンサＣは電流源Ｉの矢印で示す方
向の電流によつて充電されるので、電位Ｖｉは低下する
（負方向に変化する）。又トランジスタＱのエミッタ電
位は、ベース電位が変化しなければ、一定の電圧＋Ｖが
コレクタに加えられているので変化しない。積分回路の
電位Ｖｉが次第に低下して、シユミツト回路ＳＴＣのト
リガ電位Ｖｉに達すると、シユミツト回路ＳＴＣの出力
は負方向に反転する。That is, since the capacitor C of the integrating circuit is charged by the current of the current source I in the direction indicated by the arrow, the potential Vi decreases (changes in the negative direction). Further, the emitter potential of the transistor Q does not change unless the base potential changes because a constant voltage +V is applied to the collector. When the potential Vi of the integrating circuit gradually decreases and reaches the trigger potential Vi of the Schmitt circuit STC, the output of the Schmitt circuit STC is inverted in the negative direction.

この出力の一部はトランジスタＱのベースに帰還され、
それによつてベース電位が下り、この為エミッタ電位が
下る。電位ＶｉはトランジスタＱのエミッタ電位を基準
にして定まるから、エミッタ電位の低下によりその分だ
け電位Ｖｉも低下する。従つてＴｆの時間後に積分回路
の電位ｉは急激に低下することになる。しかし、クラン
プ回路ＣＬＰが接続されていることにより、Ｖｅの電位
にクランプされる。又時刻Ｔ２に検出信号が加えられな
くなつたとすると、積分回路のコンデンサＣの電流源１
からの充電が行なわれないので、電位ｉは仮想定常電位
Ｖδに向い積分時定数に従つた上昇となる。A portion of this output is fed back to the base of transistor Q,
This causes the base potential to drop, and therefore the emitter potential to drop. Since the potential Vi is determined based on the emitter potential of the transistor Q, as the emitter potential decreases, the potential Vi also decreases by that amount. Therefore, the potential i of the integrating circuit will drop rapidly after a time Tf. However, since the clamp circuit CLP is connected, it is clamped to the potential of Ve. Also, if the detection signal is no longer applied at time T2, the current source 1 of the capacitor C of the integrating circuit
Since no charging is performed from 1 to 3, the potential i tends to the virtual steady potential Vδ and increases according to the integral time constant.

そしてシユミツト回路ＳＴＣのトリガ電位ＶＨに達する
と、シユミツト回路ＳＴＣの出力は正方向に反転し、そ
の出力の一部がトランジスタＱのベースに加えられてい
るから、エミツタ．電位はベース電位の上昇に伴なつて
上昇し、それにより積分回路の電位Ｖｉは急激に上昇す
る。即ち時刻Ｔ２からＴｂの時間後に元の状態に戻るこ
とになる。前述の時間Ｔｆは前方保護時間、又時間Ｔｂ
は後方保護時間と称されるものである。積分回路に加え
られるパルス電流のパルス幅をτ、周期をＴ、振幅を１
０、積分回路の初期電位Ｔｆを０，ｎ−一とすると、前
方保護時間Ｔｆ及Ｔび後方保護時間Ｔｂとの関係は、次
式に示すものとなる。When the trigger potential VH of the Schmitt circuit STC is reached, the output of the Schmitt circuit STC is inverted in the positive direction, and since a part of the output is applied to the base of the transistor Q, the emitter. The potential increases as the base potential increases, and as a result, the potential Vi of the integrating circuit rapidly increases. That is, the state returns to the original state after a period of time Tb from time T2. The above-mentioned time Tf is the forward protection time, and the time Tb
is called the rear protection time. The pulse width of the pulse current applied to the integrating circuit is τ, the period is T, and the amplitude is 1.
0, and the initial potential Tf of the integrating circuit is 0.n-1, the relationship between the forward protection time Tf and T and the backward protection time Tb is as shown in the following equation.

（１） Ｔｂ ＶＨ−８−（Ｖ６−Ｖｅ）｛１−Ｅｘｐ（一一）｝・・
・ （２）ＥＣＲ積分回路の時定数ＣＲが次式の条件を
満足していないときについて考察する。(1) Tb VH-8-(V6-Ve) {1-Exp (11)}...
- (2) Consider the case where the time constant CR of the ECR integration circuit does not satisfy the condition of the following equation.

１１−Ｅｘｐ（一ン］寡１１ノ」．．．．．．（３）こ
の（３）式の分母は、第２図ａに示す検出信号が加えら
れたとき、前方保護時間Ｔｆまでの電位降下を示し、分
子は第２図ｂに示す検出信号が加えられて無限時間経過
したときの電位を示す。11-Exp (1in) 11nom (3) The denominator of equation (3) is the potential up to the forward protection time Tf when the detection signal shown in Figure 2a is applied. The molecule shows the potential when the detection signal shown in FIG. 2b is applied and an infinite time elapses.

この（３）式を満足する積分時定数をＣ。ＲＯとすれば
、ＣＲ＜ＣＯＲＯの関係の積分時定数ＣＲのときには、
第２図ｂに示す検出信号が加えられたときにシュミツト
回路ＳＴＣの出力を反転させることができない。即ち第
２図ｅの信号が第２図ｂの検出信号を示すものとすると
、積分回路の電位ｌは第２図ｆに示すように、シユミツ
ト回路ＳＴＣのトリガ電位Ｌに達することができないも
のとなる。第３図は積分時定数による積分回路の電位Ｖ
ｉの変化特性を示すもので、第２図ａ及びｂに示す検出
信号のときの電流を１及び１２とすると、曲線（１），
（２）は電流１１で時定数がＣＲ（くＣ。ＲＯ）及びＣ
″Ｒ″（≧ＣＯＲＯ）の場合、曲線（３），（４）は電
流１２で時定数がＣＲ（くＣ。ＲＯ）及びＣ″Ｒ″（≧
ＣＯＲＯ）の場合を示すものである。同図に示すように
、電流１２の場合は時定数がＣＲ及びＣ″Ｒ″の何れで
あつても、シユミツト回路ＳＴＣのスレツシヨルドレベ
ルＶＬに達する前に飽和曲線状態となる。しかし、時定
数をＣ′Ｒ″とした場合は、スレツシヨルドレベルをＬ
にすることにより、電流１２の場合でもシユミツト回路
ＳＴＣを動作させることができる。Let C be the integral time constant that satisfies this equation (3). If RO, then when the integral time constant CR has the relationship CR<CORO,
When the detection signal shown in FIG. 2b is applied, the output of the Schmitt circuit STC cannot be inverted. That is, if the signal in FIG. 2e indicates the detection signal in FIG. 2b, the potential l of the integrating circuit cannot reach the trigger potential L of the Schmitt circuit STC, as shown in FIG. 2f. Become. Figure 3 shows the potential V of the integration circuit due to the integration time constant.
It shows the change characteristics of i, and if the currents at the time of the detection signals shown in Fig. 2 a and b are 1 and 12, the curve (1),
(2) has a current of 11 and a time constant of CR (kuC.RO) and C
In the case of ``R'' (≧CORO), curves (3) and (4) have a current of 12 and a time constant of CR (≧C.RO) and C″R″ (≧
CORO). As shown in the figure, in the case of a current of 12, regardless of whether the time constant is CR or C"R", the saturation curve state is reached before reaching the threshold level VL of the Schmitt circuit STC. However, if the time constant is C'R'', the threshold level is set to L.
By doing so, the Schmitt circuit STC can be operated even when the current is 12.

これは時定数をＣ″Ｒ′とし、電流源の振幅を大きくす
れば、Ｖ′１．のレベルにシュミツト回路ＳＴＣのスレ
ツシヨルドレベルを設定したことに相当するものとなる
。第４図は電流源の振幅を大きくした場合の積分回路の
電位ｉの変化特性を示すもので、曲線（１）〜（４）は
第３図の曲線（１）〜（４）の条件に対応しているもの
である。This corresponds to setting the threshold level of the Schmitt circuit STC to the level of V'1., if the time constant is C''R' and the amplitude of the current source is increased. This shows the change characteristics of the potential i of the integrating circuit when the amplitude of the current source is increased, and curves (1) to (4) correspond to the conditions of curves (1) to (4) in Figure 3. It is something.

このように前方保護時間Ｔｆを一定にして電流２でもシ
ユミツト回路ＳＴＣを動作させる為には、ＣＲ＞ＣＯＲ
Ｏの条件の積分時定数ＣＲに設定し、電流源振幅を大き
くすれば良いことになる。しかし、積分時定数を変化さ
せると、後方保護時間Ｔｂが変化することになり、この
後方保護時間Ｔｂを一定にする為には、クランプ電位Ｖ
ｅｌシユミツト回路ＳＴＣのスレツシヨルドレベル蹟等
も調整しなければならないものとなる。In order to keep the forward protection time Tf constant and operate the Schmitt circuit STC even at a current of 2, CR>COR.
It is sufficient to set the integral time constant CR to the condition of O and increase the current source amplitude. However, if the integral time constant is changed, the backward protection time Tb will change, and in order to keep this backward protection time Tb constant, the clamp potential V
The threshold level of the EL limit circuit STC must also be adjusted.

本発明は、積分回路の積分時定数と放電時定数とを相違
するようにして、所定のパルス信号で保護回路が動作し
得るようにすることを目的とするものである。An object of the present invention is to make the integration time constant and the discharge time constant of the integration circuit different so that the protection circuit can operate with a predetermined pulse signal.

以下実施例について詳細に説明する。第５図は本発明の
実施例の説明図であり、第１図と同一符号は同一部分を
示し、Ｄはダ・ｆオート、１ＮＴ１，１ＮＴ２は第１及
び第２の積分回路、Ｒｌ，Ｃｌは抵抗及びコンデンサで
ある。第１の積分回路１ＮＴ１は第１図の積分回路と同
様であり、この第１の積分回路１ＮＴ１に並列に第２の
積分回路１ＮＴ２がダイオードＤを介して接続されてお
り、次の条件を満足するように選定するものである。（
１） （Ｃ１＋Ｃ）「］≧ＣＯＲＯ・・・・・・（４）
（２） ＣｌＲｌ〉ＣＯＲＯ・・・・・・ （５）（
３）積分回路１ＮＴ１の両端の初期電位差はダイオード
Ｄを充分にオン状態とし得る値であること。Examples will be described in detail below. FIG. 5 is an explanatory diagram of an embodiment of the present invention, in which the same reference numerals as in FIG. are resistors and capacitors. The first integrator circuit 1NT1 is similar to the integrator circuit in FIG. 1, and a second integrator circuit 1NT2 is connected in parallel to the first integrator circuit 1NT1 via a diode D, satisfying the following conditions. The selection shall be made so that the (
1) (C1+C) “]≧CORO・・・(4)
(2) ClRl〉CORO・・・・・・ (5)(
3) The initial potential difference between both ends of the integrating circuit 1NT1 must be a value that can sufficiently turn on the diode D.

電流源１に電流が流れ込んでコンデンサＣの充電が行な
われるとき、ダイオードＤは順方向バイアスとなるので
オン状態となり、第１及び第２の積分回路１ＮＴ１，１
ＮＴ２は並列回路として動作する。When current flows into the current source 1 to charge the capacitor C, the diode D becomes forward biased and turns on, and the first and second integrating circuits 1NT1, 1
NT2 operates as a parallel circuit.

従つて（３）式の条件を満足する時定数ＣＯＲＯよりも
並列回路の第１及び第２の積分回路１ＮＴ１，１ＮＴ２
の時定数は（４）式で示すように大きくなる。従つて電
流１２の場合でもシユミツト回路ＳＴＣを動作させる為
のスレツシヨルドレベルＶＬに達する積分回路の電位変
化が生じる。又コンデンサＣ，Ｃｌの放電時は、第１の
積分回路１ＮＴ１の方が早く放電するので、ダイオード
Ｄは逆バイアス状態となり、シユミツト回路ＳＴＣには
第１の積分回路１ＮＴ１の電位が加えられることになる
から、後方保護時間Ｔｂは第１の積分回路１ＮＴ１の時
定数により定まり、この後方保護時間Ｔｂは第１図に示
す従来例と同様のものとなる。前述の如く充電時のみ並
列回路の時定数で動作し、放電時は第１の積分回路の時
定数で動作するものであるから、或る基準パルス列で前
方及び後方保護時間が定義されるとき、この基準パルス
列よりも疎なパルス列に対しても動作させるようにする
とき、後方保護時間Ｔｂについては何らの調整も必要が
なく、一定に保つことができる。Therefore, the first and second integrator circuits 1NT1, 1NT2 of the parallel circuit are
The time constant of becomes large as shown in equation (4). Therefore, even in the case of a current of 12, a change in the potential of the integrating circuit occurs that reaches the threshold level VL for operating the Schmitt circuit STC. Also, when the capacitors C and Cl are discharged, the first integrating circuit 1NT1 discharges faster, so the diode D becomes reverse biased, and the potential of the first integrating circuit 1NT1 is applied to the Schmitt circuit STC. Therefore, the backward protection time Tb is determined by the time constant of the first integrating circuit 1NT1, and this backward protection time Tb is similar to the conventional example shown in FIG. As mentioned above, it operates with the time constant of the parallel circuit only during charging, and operates with the time constant of the first integrating circuit during discharging, so when the forward and backward protection times are defined by a certain reference pulse train, When operating with a pulse train sparser than this reference pulse train, the backward protection time Tb does not require any adjustment and can be kept constant.

前述の実施例は電流源１に流れ込む電流で第１及ひ第２
の積分回路１ＮＴ１，１ＮＴ２のコンデンサＣ，Ｃｌを
充電する場合についてのもので、その電位が所定レベル
以上に低下した場合に、シユミツト回路ＳＴＣが反転動
作してその出力で保護動作、例えばフレーム同期の再引
込動作を行なわせるものであるが、電流源からの電流に
よつて第１及び第２の積分回路１ＮＴ１，１ＮＴ２のコ
ンデンサＣ，Ｃｌを充電し、その電位が所定レベル以上
に上昇した場合にシユミツト回路ＳＴＣを反転動作させ
ることもできる。以上説明したように、本発明は、第１
及び第２の積分回路１ＮＴ１，１ＮＴ２をダイオードＤ
を介して並列に接続したので、充電時定数と放電時定数
とを相違させ、例えば第２図ａに示す基準のパルス列に
より所定の前方保護時間Ｔｆ及び後方保護時間Ｔｂが得
られるようにした場合、第２図ｂに示す比較的疎のパル
ス列に対しても、シユミツト回路ＳＴＣの反転動作が生
じるように、積分回路の電位が変化し得るものとするこ
とができ、その場合後方保護時間Ｔｂについては基準の
パルス列の場合と同一にすることができる。In the above embodiment, the current flowing into the current source 1 is
This is for the case of charging the capacitors C and Cl of the integrating circuits 1NT1 and 1NT2.When the potential drops to a predetermined level or higher, the Schmitt circuit STC operates inverted and its output is used to perform a protective operation, such as frame synchronization. The re-drawing operation is performed when the capacitors C and Cl of the first and second integrating circuits 1NT1 and 1NT2 are charged by the current from the current source and their potential rises above a predetermined level. It is also possible to operate the Schmitt circuit STC in an inverted manner. As explained above, the present invention provides the first
and the second integrating circuits 1NT1 and 1NT2 are connected to diodes D.
Since they are connected in parallel through the , the charging time constant and the discharging time constant are made different so that, for example, a predetermined forward protection time Tf and backward protection time Tb can be obtained by the reference pulse train shown in Fig. 2a. , even for the relatively sparse pulse train shown in FIG. can be made the same as for the reference pulse train.

従つて同期回路等の保護に適用して実用上の効果は大き
いものである。Therefore, it has a great practical effect when applied to the protection of synchronous circuits, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の積分形保護回路、第２図は動作説明図、
第３図及び第４図は積分回路の電位変化特性曲線図、第
５図は本発明の実施例の説明図である。 １ＮＴ１，１ＮＴ２は第１及び第２の積分回路、Ｃｌ，
Ｃはコンデンサ、Ｒｌ，Ｒは抵抗、Ｄはダイオード、Ｓ
ＴＣはシユミツト回路、ＣＬＰはクランプ回路、１は電
流源、Ｑはトランジス久Ｓはスイツチである。Figure 1 is a conventional integral type protection circuit, Figure 2 is an explanation diagram of its operation,
3 and 4 are potential change characteristic curve diagrams of the integrating circuit, and FIG. 5 is an explanatory diagram of an embodiment of the present invention. 1NT1 and 1NT2 are first and second integrating circuits, Cl,
C is a capacitor, Rl, R are resistors, D is a diode, S
TC is a Schmitt circuit, CLP is a clamp circuit, 1 is a current source, Q is a transistor, and S is a switch.

Claims (1)

【特許請求の範囲】[Claims] １ パルス信号を積分する積分回路の電位が所定レベル
以上のときに保護動作を行なう積分形保護回路に於いて
、第１の積分回路と第２の積分回路とをダイオードを介
して並列に接続し、充電時定数と放電時定数とを相違さ
せたことを特徴とする積分形保護回路。1. In an integrating type protection circuit that performs a protective operation when the potential of an integrating circuit that integrates a pulse signal is above a predetermined level, a first integrating circuit and a second integrating circuit are connected in parallel via a diode. , an integral type protection circuit characterized in that a charging time constant and a discharging time constant are different.