JPS592395A - 厚膜回路形成方法 - Google Patents

厚膜回路形成方法

Info

Publication number
JPS592395A
JPS592395A JP11137182A JP11137182A JPS592395A JP S592395 A JPS592395 A JP S592395A JP 11137182 A JP11137182 A JP 11137182A JP 11137182 A JP11137182 A JP 11137182A JP S592395 A JPS592395 A JP S592395A
Authority
JP
Japan
Prior art keywords
thick film
film
thickness
thick
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11137182A
Other languages
English (en)
Inventor
相馬廣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11137182A priority Critical patent/JPS592395A/ja
Publication of JPS592395A publication Critical patent/JPS592395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の形成方法に関する。
従来技術 厚膜混成IC等の厚膜回路は、導体、抵抗体。
絶縁体等のペーストを、スクリーン印刷法により。
アルミナセラミック等の絶縁基板上にそれぞれ積層させ
ることによって形成してきた。このようにして形成され
る厚膜回路は、印刷状態により印刷膜厚が変化しやすく
、抵抗値や容量が変化することがある。そのため、一定
の膜厚になるように制御する必要がある。例えば、抵抗
体に関しては。
膜厚量が基準値より大きい場合には、所定抵抗値より小
さくなるため、各種トリミング技術を用い所定回路定数
になるようにすることかできる。しかし、膜厚が基準値
より小さすぎる場合には、所定抵抗値より大きくなるた
め、トリミングすることは不可能で、不良となる。この
ため、膜厚が基準値より予め大きくなるように印刷する
が%または基準膜厚に対する実際i厚のばらつきを考慮
に入れた面積比を設定してパターンを設計している。
また印刷膜厚は印刷時の各種条件、スキージイスピード
、印刷圧力、スクリーンと基板との間隔(スクリーンナ
イスタンス)、ペースト粘度等に依存するため、スクリ
ーンセツティング時に試し刷りを行い、その膜厚を触針
式、光学式等膜厚計を用いて測定し、各々の条件を調整
設定後、製品を印刷している。
ここで、従来の膜厚形成を図面により説明すれば、第1
図(イ)の如く、非常に平坦な理想的な基板1であれば
、ペーストの粘度変化が無い限りその上に形成された厚
膜2は、常に一定に制御された膜厚で理想的に形成され
る。
従来技術の間粗点 しかし、実際には、アルミナセラミック基板等は1反り
やうねり及び板厚公差を具備している。
このため、実際製品の印刷状態は、第1図(ロ)の如く
、うねり等を持っている基板3上に印刷形成された厚膜
が4の如く薄かったl、5の如く厚くなっているのが普
通である。この状態で焼成すると。
抵抗体の場合、厚膜5は設計定数より小さくなるため、
トリミング可能でおるが、厚膜4は設計定数より大きく
なるため、トリミングができず、不良となる。これを防
ぐため、膜厚を基準膜厚に対し、かなり厚めに印刷する
か、不良品となるのを覚悟で印刷する。ところが、厚め
に印刷した場合は、ペースト使用量が多くなるだけでな
く、トリミング時間も多くなってコスト高になり、後者
の場合は、歩留りの低下になり、やはりコスト高になる
という欠点を有する。
発明の目的 本発明の目的は、前述した基板に起因する同一基板内の
膜厚のばらつき、同一生産ロット内の膜厚のはらつきを
無くシ、厚膜回路を能率よく形成し、生産の歩留りを向
上させ、更にコスト低減をはかるようにした厚膜回路の
形成方法を提供することにある。
発明の要点 本発明はそのため、フィルム上に導体、抵抗体等のペー
ストにより所定の面積、厚さを持つ厚膜を印刷形成して
おく。そして、アルミナセラミック等の絶縁基板上の所
定位置にペースト厚膜が形成されたフィルム面金当接さ
せて厚膜を転写する。
転写された後に絶縁基板を焼成することによって厚膜回
路が形成されるようにしている。
発明の実施例 第2図(イ)に示すように、ポリエステル等のフィルム
6に予め設定された面積の導体、抵抗体、絶縁体等のペ
ースト厚膜7をスクリーン印刷等により形成しておく。
そして、このフィルム6の裏側より、第2図(ロ)の如
く、ローラ等転写治具8にて。
基板3上導体11間等の所定位置にペースト厚膜10を
当接させ転写するようにしている。この場合フィルム6
は厚さ公差が±5チと小さく、しかも薄いため、印刷機
のテーブル状態に対する追従性を十分備えている。その
ため、テーブルの平面度を押さえることにより、均一な
厚さの厚膜9が得られる。その後、基板3は従来の方法
と同様に焼成され、厚膜回路が形成される。
転写の方法は、第2図(ロ)のように順次選択して行な
う方法と、基板3の上に複数個同時に転写する方法も考
えられるが、いずれの場合でも良い。
例えば、板厚が0635±0.95m、反りの公差が2
5關長さ当p最大0. l tgmに規格されている9
6%アルミナセラミック基板3上に適用した場合に5一 ついて考察する。厚さ50μmのポリエステルフィルム
6上にスクリーン印刷法により予め形成しておいたペー
スト抵抗体を転写した厚膜回路と従来のアルミナセラミ
ック基板上に直接印刷形成した厚膜回路を各々100台
製造し、抵抗値の」iらつ逢を測定したところ、従来法
による厚膜回路のほらつきは30%であったのに対し1
本発明による厚膜回路では、5%と非常に小さな範囲で
ばらつきを押さえることができた。
発明の詳細 な説明した如く1本発明によれば、厚膜印刷回路形成工
程において、従来不可能であったアルミナセラミック等
絶縁基板そのものが具備している厚さ公差、うねり等に
起因する膜厚のばらつきを無くすることができる。した
がって1歩留りの向上を実現し、材料、工数の無駄が省
かれ、コスト低減、性能向上を実現する上で非常に有効
である。また、標準化されたパターン形状を予めフィル
ム上に形成しておけば、厚膜回路形成工程が簡略化し、
量産性が有効となる。
 6−
【図面の簡単な説明】
第1図(イ)は従来の印刷法による理想的な厚膜形成状
態を示す断面図、第2図(ロ)は従来の実際の厚膜形成
状態を示す断面図、第2図(イ)は本発明のフィルム上
に形成された厚膜状態を示す断面図、第2図(ロ)は本
発明のフィルム上に形成された厚膜を絶縁基板上に転写
している状態の断面図である。 なお図面に使用した符号は次のとおりである。 1・・・・・・理想的な絶縁基板、2・・・・・・理想
的な厚膜、3・・・・・・実際の絶縁基板、4・・・・
・・薄い厚膜、5・・・・・・厚い厚膜、6・・・・・
・フィルム、7・・・・・・フィルム上のペースト厚膜
、8・・・・・・転写治具、9・・・・・・転写された
ペースト厚膜、10・・・・・・転写中のペースト厚膜
。 11・・・・・・導体等下部厚膜。 7− 第 / 図

Claims (1)

    【特許請求の範囲】
  1. フィルム上に導体、抵抗体、絶縁体等のペーストにより
    所定の面積、厚さを持つ厚膜を印刷形成し、アルミナセ
    ラミック等の絶縁基板上の所定位置に前記フィルムの厚
    膜が形成された面を当接させて前記厚膜を転写し、転写
    後前記絶縁基板全焼成することにより厚膜回路を形成す
    ること全特徴とする厚膜回路形成方法。
JP11137182A 1982-06-28 1982-06-28 厚膜回路形成方法 Pending JPS592395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11137182A JPS592395A (ja) 1982-06-28 1982-06-28 厚膜回路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11137182A JPS592395A (ja) 1982-06-28 1982-06-28 厚膜回路形成方法

Publications (1)

Publication Number Publication Date
JPS592395A true JPS592395A (ja) 1984-01-07

Family

ID=14559494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11137182A Pending JPS592395A (ja) 1982-06-28 1982-06-28 厚膜回路形成方法

Country Status (1)

Country Link
JP (1) JPS592395A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999798A (ja) * 1982-11-29 1984-06-08 日本写真印刷株式会社 導電体膜及び誘電体膜を有するセラミツクス基板の製造方法
JPS61215025A (ja) * 1985-03-20 1986-09-24 Dainippon Printing Co Ltd 電磁波遮蔽成形品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999798A (ja) * 1982-11-29 1984-06-08 日本写真印刷株式会社 導電体膜及び誘電体膜を有するセラミツクス基板の製造方法
JPS61215025A (ja) * 1985-03-20 1986-09-24 Dainippon Printing Co Ltd 電磁波遮蔽成形品の製造方法

Similar Documents

Publication Publication Date Title
US4508753A (en) Method of producing fine line conductive/resistive patterns on an insulating coating
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
JPS5846079B2 (ja) 多層配線板の製造方法
JP2001267725A (ja) セラミック厚膜印刷回路基板の製造方法
JPS592395A (ja) 厚膜回路形成方法
US5624708A (en) High-density circuit and method of its manufacture
JP2969672B2 (ja) 積層セラミック電子部品の製造方法
JPS61265898A (ja) セラミツク配線板の製造法
JPS627196A (ja) 多層厚膜誘電体ペ−スト印刷方法
JPH0834341B2 (ja) 厚膜抵抗体付回路基板の製造方法
JPS59194494A (ja) セラミツク多層配線基板の製造法
JP2917837B2 (ja) セラミックス基板の製造方法
JP2969673B2 (ja) 積層セラミック電子部品の製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPS6134992A (ja) 厚膜回路形成法
JPH0828579B2 (ja) セラミツク多層基板の製造方法
JPS63192294A (ja) 精密電気配線の作成方法
JPS6142990A (ja) 厚膜印刷基板
JPS6049588B2 (ja) セラミック多層プリント板の製造方法
JPH0410903A (ja) セラミック基板の製造方法
JPS62130591A (ja) 厚膜回路の形成方法
JPH02254791A (ja) 多層セラミック基板の製造方法
JPS59179307A (ja) グリ−ンシ−ト原板の製造方法
JPS59134896A (ja) 多層配線基板の製造方法
JPS61154197A (ja) 厚膜多層基板