JPS5923516A - 重ね合せ位置基準図形の設置方法 - Google Patents
重ね合せ位置基準図形の設置方法Info
- Publication number
- JPS5923516A JPS5923516A JP13193282A JP13193282A JPS5923516A JP S5923516 A JPS5923516 A JP S5923516A JP 13193282 A JP13193282 A JP 13193282A JP 13193282 A JP13193282 A JP 13193282A JP S5923516 A JPS5923516 A JP S5923516A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- oxide films
- figures
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010894 electron beam technology Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子線直接描画法もしくは縮小投影露光法等の
図形転写法を用いて転写図形の重ね゛合せを行う場合に
用いる、重ね合せ基準図形の設置方法に関し、特に上記
基準図形を容易に且つ高精度に検出できるような基準図
形の設置方法に関する。
図形転写法を用いて転写図形の重ね゛合せを行う場合に
用いる、重ね合せ基準図形の設置方法に関し、特に上記
基準図形を容易に且つ高精度に検出できるような基準図
形の設置方法に関する。
従来の重ね合せ基準図形は、一般に半導体装置の製造工
程内で形成されることが多く、第１図に示されるように
半導体素子もしくは半導体素子を含む回路をｔｌり成す
る基板となる平面と同一平面上に設置されることが多か
った。しかし半導体装置の製造工程では基板１０表面に
種々の導電性層や絶縁性層を被着することが多く、基準
図形６．７゜８が高い段差にとりかこまれた凹地に残さ
れることが多かった。一方図形転写のために塗布する感
光性もしくは感電子線等のレジスト９は回転塗布される
ため、塗布後のレジスト表面は比較的平坦となり基準図
形６，７．８などの四部」二のＩＩ！４厚が非常に厚く
なりやすい。この状態で基１■図形６゜７．８の位置を
検出するとその検出信号は非常に弱く高精度な位置検出
が）ｉ１６ Ｌいという欠点があった。
程内で形成されることが多く、第１図に示されるように
半導体素子もしくは半導体素子を含む回路をｔｌり成す
る基板となる平面と同一平面上に設置されることが多か
った。しかし半導体装置の製造工程では基板１０表面に
種々の導電性層や絶縁性層を被着することが多く、基準
図形６．７゜８が高い段差にとりかこまれた凹地に残さ
れることが多かった。一方図形転写のために塗布する感
光性もしくは感電子線等のレジスト９は回転塗布される
ため、塗布後のレジスト表面は比較的平坦となり基準図
形６，７．８などの四部」二のＩＩ！４厚が非常に厚く
なりやすい。この状態で基１■図形６゜７．８の位置を
検出するとその検出信号は非常に弱く高精度な位置検出
が）ｉ１６ Ｌいという欠点があった。
従って本発明の目的は」二記欠点を克服し、半２！ト体
装置の製造工程内で常に高い該基準図形の検出精度を実
男することにある。
装置の製造工程内で常に高い該基準図形の検出精度を実
男することにある。
上記目的を達成するため、本発明は、重ね合せ基準図形
を、半導体素子の能動層表面より高い位置に形成するこ
とによって、」二記重ね合せ基準図形上のレジスト膜厚
を薄くシ、それによつ−Ｃ上記重ね合せ基準図形よりの
信号検出を容易に一ノーるものである。
を、半導体素子の能動層表面より高い位置に形成するこ
とによって、」二記重ね合せ基準図形上のレジスト膜厚
を薄くシ、それによつ−Ｃ上記重ね合せ基準図形よりの
信号検出を容易に一ノーるものである。
以下本発明を実施例によυ詳しく説明する。第２図は半
導体基板上に形成する種りの台地の例を示す。第１の実
施例として厚いフィールド＋１４ｆ２化膜」二に基１（
ｔ＋同図形設けた［）すを第２１；１（ａ）に示す。本
例でし」、通常のＲ，１０Ｓ素子の製造工程に先だって
フィールドｌ’＋Ｐ化膜１ｏを１μＩ１１該基準マーク
を形成せんとする部分に設置し、該フィールド酸化膜ｌ
。
導体基板上に形成する種りの台地の例を示す。第１の実
施例として厚いフィールド＋１４ｆ２化膜」二に基１（
ｔ＋同図形設けた［）すを第２１；１（ａ）に示す。本
例でし」、通常のＲ，１０Ｓ素子の製造工程に先だって
フィールドｌ’＋Ｐ化膜１ｏを１μＩ１１該基準マーク
を形成せんとする部分に設置し、該フィールド酸化膜ｌ
。
上に０．５ ｌｒ ｍ膜厚のＰＯＩ）’ｓｉを加工しで
形成した凸形７−り６もしくは該フ・「−ルド酸化膜１
ｏにＱ、 ５μｍ ｄＪｊさの穴を分った凹形マーク７
もしくは該フィールド酸化膜ｌｏ上に被着した０、２μ
ｍ膜タングスデン膜を加工して形成した重金属マーク８
を設（４した。続１ハて上１己マーク（５，７，８を重
ね合ぜ基準図形として拙々の図形を重ね合せてＭＯ８素
子を形成した。第２図にＩ）ではその内の典型的な一工
程を示す。ここでは半導体基板１」二に形成したＭ Ｏ
Ｓ ＩＡ子上に層間絶縁膜としＵ Ｐ Ｓ Ｇ膜５を０
．６μｍ被着し、この上にコンタクトホール形成のだめ
のパターン転写を行うためポジ形電子線レジストＰＭＭ
Ａ９を１μＩｎ塗布した。この場合通常の素子領域上で
は約１μＩｌｌの厚さのＪ）ム・ｌ Ｍ Ａ膜９が形成
されているが該基準図形上ではこの膜厚は０．２μｍ８
度となる。続いて電子線を」二記基準図形６，７．８上
に照射し、その０°Ｌ置を基準図形６，７．８上からの
反射電子をとらえることによりその位置を検出する。次
にコンタクトポール形成用パターンを上記基準図形６，
７゜８の位置を基準として配置する。この場合反射電子
の呈は従来法に比べ１０〜２５倍となり、飛躍的に検出
信号のＳ／Ｎが向上し、重ね合せ精度が向上した。
形成した凸形７−り６もしくは該フ・「−ルド酸化膜１
ｏにＱ、 ５μｍ ｄＪｊさの穴を分った凹形マーク７
もしくは該フィールド酸化膜ｌｏ上に被着した０、２μ
ｍ膜タングスデン膜を加工して形成した重金属マーク８
を設（４した。続１ハて上１己マーク（５，７，８を重
ね合ぜ基準図形として拙々の図形を重ね合せてＭＯ８素
子を形成した。第２図にＩ）ではその内の典型的な一工
程を示す。ここでは半導体基板１」二に形成したＭ Ｏ
Ｓ ＩＡ子上に層間絶縁膜としＵ Ｐ Ｓ Ｇ膜５を０
．６μｍ被着し、この上にコンタクトホール形成のだめ
のパターン転写を行うためポジ形電子線レジストＰＭＭ
Ａ９を１μＩｎ塗布した。この場合通常の素子領域上で
は約１μＩｌｌの厚さのＪ）ム・ｌ Ｍ Ａ膜９が形成
されているが該基準図形上ではこの膜厚は０．２μｍ８
度となる。続いて電子線を」二記基準図形６，７．８上
に照射し、その０°Ｌ置を基準図形６，７．８上からの
反射電子をとらえることによりその位置を検出する。次
にコンタクトポール形成用パターンを上記基準図形６，
７゜８の位置を基準として配置する。この場合反射電子
の呈は従来法に比べ１０〜２５倍となり、飛躍的に検出
信号のＳ／Ｎが向上し、重ね合せ精度が向上した。
第２の実施例として高いＳｉ台地上に基準図形を設けた
例を第２図（ｂ）に示す。本例では通常のＭＯ８素子の
製造工程に先立って基準図形を形成する領域を残して、
素子もしくは素子を含む回路を形成せんとする領域を約
１μｍ１１エツチングし、本ｉ程により形成された台地
１２上に実施例１に示されたと同等な基準図形６，７．
８を形成した。
例を第２図（ｂ）に示す。本例では通常のＭＯ８素子の
製造工程に先立って基準図形を形成する領域を残して、
素子もしくは素子を含む回路を形成せんとする領域を約
１μｍ１１エツチングし、本ｉ程により形成された台地
１２上に実施例１に示されたと同等な基準図形６，７．
８を形成した。
第２図（ｂ）では実施例１と同一工程の例を示している
。本図でも実施例１で述べたと同様の効果により、重ね
合せ精度が向上した。
。本図でも実施例１で述べたと同様の効果により、重ね
合せ精度が向上した。
第３の実施例として第２の実施例で示したと同様のＳｉ
台地を別の方法で形成してその上に基準図形を設けた例
を示す。すなわち通常のＭＯ８素子製造工程に先立つ−
ｃｓｉ基板上に０．１μｍ１１のＳ ｔｏ ２膜を形成
し続いて多結晶Ｓｉ膜をｌμＩｌｌ被着した後１．実施
例２と同様の工程を行う。第２図（Ｃ）では実施例１，
２と同一工程の例を示している。
台地を別の方法で形成してその上に基準図形を設けた例
を示す。すなわち通常のＭＯ８素子製造工程に先立つ−
ｃｓｉ基板上に０．１μｍ１１のＳ ｔｏ ２膜を形成
し続いて多結晶Ｓｉ膜をｌμＩｌｌ被着した後１．実施
例２と同様の工程を行う。第２図（Ｃ）では実施例１，
２と同一工程の例を示している。
本図でも実施例１．２で述べたと同様の効果で、重ね倉
せ精度が向上した。
せ精度が向上した。
上記説明から明らかなように、本発明によれば重ね合せ
位置基準図形が半導体基板の能動層表面より高い位置に
あるため、半導体基板上に回転塗布するレジスト膜厚が
基準図形上で非常に７１９くなるため、検出感度が非常
に高くなる。通常半導体基板上の加工では、半導体基板
上の段差の１．５倍から３倍のｊ膜厚のレジストを塗布
することが多いが、本発明による台地の高さをこのレジ
スト膜厚ど同じにした場合、台地上のレジスト膜厚は通
常部分のレジスト膜ノ９の１１５〜１／１ｏ、＠度にお
さえることが可能で、Ｓ／Ｎ比は従来法に比べ３倍以上
どなつで、極めて正確な検出が可能となる。
位置基準図形が半導体基板の能動層表面より高い位置に
あるため、半導体基板上に回転塗布するレジスト膜厚が
基準図形上で非常に７１９くなるため、検出感度が非常
に高くなる。通常半導体基板上の加工では、半導体基板
上の段差の１．５倍から３倍のｊ膜厚のレジストを塗布
することが多いが、本発明による台地の高さをこのレジ
スト膜厚ど同じにした場合、台地上のレジスト膜厚は通
常部分のレジスト膜ノ９の１１５〜１／１ｏ、＠度にお
さえることが可能で、Ｓ／Ｎ比は従来法に比べ３倍以上
どなつで、極めて正確な検出が可能となる。
Claims (1)
- 半導体素子の能動層表面よりも高い位置に重ね合せ位置
基準図形を形成することを特徴とする重ね合せ位置基準
図形の設置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13193282A JPS5923516A (ja) | 1982-07-30 | 1982-07-30 | 重ね合せ位置基準図形の設置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13193282A JPS5923516A (ja) | 1982-07-30 | 1982-07-30 | 重ね合せ位置基準図形の設置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923516A true JPS5923516A (ja) | 1984-02-07 |
Family
ID=15069578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13193282A Pending JPS5923516A (ja) | 1982-07-30 | 1982-07-30 | 重ね合せ位置基準図形の設置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923516A (ja) |
-
1982
- 1982-07-30 JP JP13193282A patent/JPS5923516A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0341843A2 (en) | A process of forming a conductor pattern | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| JP2890538B2 (ja) | 半導体装置 | |
| JPS5923516A (ja) | 重ね合せ位置基準図形の設置方法 | |
| JPH0513372B2 (ja) | ||
| US7524595B2 (en) | Process for forming anti-reflection coating and method for improving accuracy of overlay measurement and alignment | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JP2628555B2 (ja) | 半導体装置の製造方法 | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| JPH04180231A (ja) | 微細バンプ電極を有する半導体装置の製造方法 | |
| JPS6210011B2 (ja) | ||
| JPH0290511A (ja) | 半導体装置 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| KR100356474B1 (ko) | 반도체 소자의 중첩 버니어 형성 방법 | |
| TW594448B (en) | Overlay mark and method for making the same | |
| JPH01272133A (ja) | 半導体装置 | |
| JPS62177922A (ja) | 半導体装置の製造方法 | |
| JP2758595B2 (ja) | 三層レジスト構造 | |
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| KR100291412B1 (ko) | 포토레지스트도포방법 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPS62128138A (ja) | 半導体装置 | |
| JPS5820138B2 (ja) | 半導体装置の製造方法 | |
| JPS6110974B2 (ja) | ||
| JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 |