JPS592328A - 絶縁形インタ−フエ−ス集積回路 - Google Patents

絶縁形インタ−フエ−ス集積回路

Info

Publication number
JPS592328A
JPS592328A JP57110013A JP11001382A JPS592328A JP S592328 A JPS592328 A JP S592328A JP 57110013 A JP57110013 A JP 57110013A JP 11001382 A JP11001382 A JP 11001382A JP S592328 A JPS592328 A JP S592328A
Authority
JP
Japan
Prior art keywords
integrated circuit
insulated
control system
capacitor
insulation type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57110013A
Other languages
English (en)
Inventor
Masahiro Ueno
雅弘 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57110013A priority Critical patent/JPS592328A/ja
Publication of JPS592328A publication Critical patent/JPS592328A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、互いに電気的絶縁を必要とする１ｅ号間を接
続する絶縁形インターフェース集積回路に係り、特に所
要部品数を最小限にした高密度実装に適した絶縁形イン
ターフェース集積回路に関する。
制御システムと被制御システムとの間を電気的に絶縁し
た上で信号を送受する必要性は多く、特にプロセス制御
においてこの傾向は顕著である。
この目的に対し、従来例えばアナログ入力インク−フェ
ースにおいてはフライイングギャバシタ等によりアナロ
グ信号を絶縁して入力した後、Ａｌ１）変換等を行なっ
ていた。−また絶縁アンプ等も使用されるが、トランス
、フォトカブラ等でアナログ信号を絶縁するため、部品
点数が多くかつ高精度が要求されるため高価にならざる
を得す、かつ実装密度も低い。
本発明の第１の目的は、安価でかつ高実装密度が得られ
る絶縁形インターノエース集ｆ★回路を得ることである
。
本発明の第２の目的は、１チツプ化した絶縁形インター
フェース集積回路を得ることである。
本発明の第１の特徴は、制御システム側と絶縁形電源供
給手段、絶縁形ディジタル信号伝送手段により接続し、
集積回路を被制御システム電位で動作させるようにした
ことである。
本発明の第２の特徴は、前記絶縁形ディジタル信号伝送
手段を直列コンデンサにより構成したことである。
以下、本発明の第１の実施例を第１図により説明する。
第１図において、１はＡ／Ｄ、Ｄ／Ａ変換等の信号処理
を行なう集積回路、２は電源供給用トランス、３は整流
回路、４．５は制御システム２００との間でディジタル
信号を送受する絶縁用コンデンサである。１００は被制
御システムとの接続端子である。
以上の構成にｋいて、集積回路（以下ＩＣと称す）１は
制御システム側からトランス２、整流回路３から成る絶
縁形電源供給手段によね電源の供給を受けて動作する。
該絶縁形電源供給手段を介してＩＣに必要とするクロッ
ク信号を供給することも可能である。制御システム側と
の制御信号の送受は、全てコンデンサ４．５を介して行
なわれ該制御信号は、該コンデンサ４．５により絶縁さ
れる。コンデンサ４．５を介して送受される信号はディ
ジタル信号である。
本実施例によれば、ＩＣＩは制御システム側と、絶縁電
源供給手段及び絶縁形ディジタル信号処理手段により接
続されており、被制御システムと同電位で動作すること
が可能で、複雑なアナログ信号の絶縁が不要である。ま
た電源及び信号系が独立した絶縁形を有しているため、
制御方式、回路構成が簡単になり、安ｆｄｌｉでかつ高
密度実装を実現することがｉ丁内＠になる。
第２図は本発明の第２の実施例でＩＣの断面図を示す。
第２図において２０はＩＣのパッケージ、２１はＩＣチ
ップ、２３はボンディングワイヤ、２２はリード、２４
はポンディングパッド、２５゜２６は酸化膜、リンガラ
スによる絶縁Ｉｎ、２７はポンディングパッド２４と対
向する１導′醒形を有する拡散層で、ポンディングパッ
ド２４と拡散層２７との間でコンデンサを形成する。２
８は拡散ｊ−２７を同−導′醒形を有する他の拡散層で
コンデンサ成極の端子を形成する。２９はアルミ配線で
ある。
以上の構成によれば、ＩＣチップ−Ｌに絶縁用コンデン
サを内蔵させ、極めて安価に絶縁形ディジタル信号伝送
手段を構成することができ、かつこのための外付部品を
必要とぜず更に高密度実装を可能にする。
第３図は本発明の第３の実施例を示す図で、ＩＣをパッ
ケージングし、パッケージ内のリードを直視できる断面
図を示す。第３図において３０はＩＣチップ、２０はパ
ッケージ本体、３１はＩＣチップ３０に接続されたリー
ド、３２はリード３１に極めて接近して配置されたリー
ドで、リード３１．３２間でコンデンサを形成する。
以上の構成によれば、コンデンサをパッケージ内で構成
しており、高耐圧コンデンサを容易に構成できる。これ
は第２の実施例が有する効果をそこなわずに実施できる
。
第４図は本発明の第４の実施例を示す図で、同図（イ）
は断面図、回は側面図、（ハ）は平面図を示す。
第４図において３０はＩＣチップ、４０はボンディング
ワイヤ、４１はボンディングワイヤ４０に接続されたリ
ード、４２はリード４２に面対向配置したリードで、リ
ード４１．４２間でコンデンサを形成する。
本実施例によれば、コンデンサ成極を構成するリード４
１．４２の対向面積を大きくとることが可能となり、第
３の実施例の効果をそこなうことなく信号のカップリン
グを強化することが可能で、高信頼度の絶縁形ディジタ
ル信号伝送手段を得ることが可能になる。
以上述べた様に本発明によれば、集積回路は制御システ
ム画と、絶縁電源供給手段及び絶縁形ディジタル信号処
理手段により接続されており、被制御システムと同電位
で動作することが可能で、複雑なアナログ信号の絶縁が
不要である。また電源及び信号系が独立ＩＪ絶縁形を有
しているため、制御方式回路構成が簡単になり、安価で
かつ高密度実装を実現することが可能になる。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図は本発明の第３の実
施列を示す図、第４図は本発明の第４の実施例を示す図
である。 １・・・集積回路、２・・・電源供給用トランス、３・
・・整６１　口 第２の 茅４ （イ） ０ （ハ） ２ ６口） 々 １

Claims (1)

  1. 【特許請求の範囲】 １、制御システム及び被制御システムとを接続する絶縁
    型インターフェース集積回路において、該制御システム
    側の電源と絶縁された絶縁形電源供給手段と該制御シス
    テム側と絶縁された絶縁形ディジタル信号伝送手段とを
    有し、これらを介して上記制御システムと接続すること
    を特徴とする絶縁形インターフェース集積回路。 ２、特許請求の範囲第１項において、上記絶縁形ディジ
    タル信号伝送手段を直列コンデンサにより形成すること
    を特徴とする絶縁形インターフェース集積回路。 ３、特許請求の範囲第２項において、該集積回路のボン
    デイングパッドヲ前記コンデンサの１電極とすることを
    特徴とする絶縁形インターフェース集積回路。 ４、特許請求の範囲第２項において、該集積回路のパッ
    ケージのリードを前日己コンデンサの１゛−極としたこ
    とを特徴とする絶縁形インターフェース集積回路。 ５、特許請求の範囲第４頃において、該コンデンサの電
    極を同一面上に隣接配置したリードにより形成すること
    を特徴とする絶縁形インターフェース集積回路。 ６、特許請求の範囲第４項において、該コンデンサの電
    極を面対向配置したリードにより形成することを特徴と
    する絶縁形インターフェース東＋★回路。
JP57110013A 1982-06-28 1982-06-28 絶縁形インタ−フエ−ス集積回路 Pending JPS592328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57110013A JPS592328A (ja) 1982-06-28 1982-06-28 絶縁形インタ−フエ−ス集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110013A JPS592328A (ja) 1982-06-28 1982-06-28 絶縁形インタ−フエ−ス集積回路

Publications (1)

Publication Number Publication Date
JPS592328A true JPS592328A (ja) 1984-01-07

Family

ID=14524900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110013A Pending JPS592328A (ja) 1982-06-28 1982-06-28 絶縁形インタ−フエ−ス集積回路

Country Status (1)

Country Link
JP (1) JPS592328A (ja)

Similar Documents

Publication Publication Date Title
US7091588B2 (en) Semiconductor device including primary and secondary side circuits on first and second substrates with capacitive insulation
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US4417266A (en) Power and ground plane structure for chip carrier
US5237204A (en) Electric potential distribution device and an electronic component case incorporating such a device
CN107409469B (zh) 单层压体电流隔离体组件
US10665579B2 (en) Chip package assembly with power management integrated circuit and integrated circuit die
US6407432B1 (en) Semiconductor device
JP6903721B2 (ja) 単一リードフレーム積層ダイガルバニック絶縁体
US6008533A (en) Controlling impedances of an integrated circuit
JP2005203775A (ja) マルチチップパッケージ
JPH11154726A (ja) 交換手段を備える半導体装置
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
JP2019009353A (ja) アイソレータ
US5243496A (en) Molded case integrated circuit with a dynamic impedance reducing device
JPS592328A (ja) 絶縁形インタ−フエ−ス集積回路
JP2003514395A (ja) 高電力用マルチチップモジュール
JPS6230500B2 (ja)
JPS5854646A (ja) 混成集積回路装置
KR101427302B1 (ko) ３차원 무선 칩 패키지
JPS6086852A (ja) 半導体装置
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH05129460A (ja) 電子回路実装基板
CN115172356A (zh) 三维扇出型AiP芯片***封装结构及工艺
JP2502994Y2 (ja) 半導体集積回路装置
JPH03256351A (ja) 半導体装置