JPS59220077A - 異常検出回路を備えたインバ−タ - Google Patents
異常検出回路を備えたインバ−タInfo
- Publication number
- JPS59220077A JPS59220077A JP58092249A JP9224983A JPS59220077A JP S59220077 A JPS59220077 A JP S59220077A JP 58092249 A JP58092249 A JP 58092249A JP 9224983 A JP9224983 A JP 9224983A JP S59220077 A JPS59220077 A JP S59220077A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- signal
- circuit
- output
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利甲分野〕
本発明はインバータ出力の主に欠相を検出してゆくこと
ができる異常検出回路を備えたインバータに関するもの
である。
ができる異常検出回路を備えたインバータに関するもの
である。
従来から、インバータの各相の出力電流の有無を検出し
て、インバータ自身の故障、あるいは、インバータから
負荷に至る電路の断線、さらには負荷装置の故障を察知
することが行なわれている。
て、インバータ自身の故障、あるいは、インバータから
負荷に至る電路の断線、さらには負荷装置の故障を察知
することが行なわれている。
しかし、このようなインバータの出力の各相に検出器を
設けるものは構成が複雑となるばかりでなく、検出器自
身も高（ｉｌｆｉになってしまう傾向（（ある。
設けるものは構成が複雑となるばかりでなく、検出器自
身も高（ｉｌｆｉになってしまう傾向（（ある。
また、最近では実開昭５７−１７５５８６ （実願昭
５６−５８６１５）で提案されているように、インバー
タの逆変換装置に供給される電流を検出することで欠相
検出を行なうものもある。しかし、このような装置゛で
は、インバータの出力電圧および出力周波数が大きく変
化する場合、欠相状態を正確に検出することが難しくな
ってゆく傾向にある。
５６−５８６１５）で提案されているように、インバー
タの逆変換装置に供給される電流を検出することで欠相
検出を行なうものもある。しかし、このような装置゛で
は、インバータの出力電圧および出力周波数が大きく変
化する場合、欠相状態を正確に検出することが難しくな
ってゆく傾向にある。
そこで本発明は、欠相、あるいは出力遮断などの異常運
転状態を正確に検出してゆくことができる異常検出回路
を備えだインバータを提供するものである。
転状態を正確に検出してゆくことができる異常検出回路
を備えだインバータを提供するものである。
すなわち本発明のインバータ装置はインバータ装置の逆
変換装置に供給される電流波形を検出する電流検出回路
と、この電流検出回路の検出信号を２値付号に成形する
波形成形回路と、この波形成形回路より出力される２値
付号の変化周期があらかじめ定めだ変化周期を越えたと
き異常信号を出力する異常検出回路とを設けたものであ
る。
変換装置に供給される電流波形を検出する電流検出回路
と、この電流検出回路の検出信号を２値付号に成形する
波形成形回路と、この波形成形回路より出力される２値
付号の変化周期があらかじめ定めだ変化周期を越えたと
き異常信号を出力する異常検出回路とを設けたものであ
る。
以下、本発明の一つの実施例を第１図、および第２Ｖｔ
Ｋより説、明する。図において１は３相交流電源、２は
順変換装置、１６は逆変換装置、３は順変換装置２と逆
変換装置１６を絡ぶ電路中に挿入した宵１流検出器（抵
抗器）、Ｃはバラストコンデンサである。５はインバー
タ装置の出力周波数を設定するための周波数設定回路、
６は周波数設定回路５に設定した電圧値に応じた周波数
のパルス列を出力するｖ／ｆコンバータ、７はｖ／ｆコ
ンバータ６のパルス列と周波数設定回路５の設定値トを
受けてＶ ／ ｆコンバータのパルス列を設定された周
期で３相に分配してゆくための３相波形成形回路、１０
は６相波形成形回路７よりの３相指令信号を受けて、逆
変換装置」６を構成する各トランジスタＱ、〜Ｑ６を導
通制御するための各トランジスタＱ１〜Ｑ６のベース信
号の組み合わせを出力するベース駆動回路である。なお
、Ｄ。
Ｋより説、明する。図において１は３相交流電源、２は
順変換装置、１６は逆変換装置、３は順変換装置２と逆
変換装置１６を絡ぶ電路中に挿入した宵１流検出器（抵
抗器）、Ｃはバラストコンデンサである。５はインバー
タ装置の出力周波数を設定するための周波数設定回路、
６は周波数設定回路５に設定した電圧値に応じた周波数
のパルス列を出力するｖ／ｆコンバータ、７はｖ／ｆコ
ンバータ６のパルス列と周波数設定回路５の設定値トを
受けてＶ ／ ｆコンバータのパルス列を設定された周
期で３相に分配してゆくための３相波形成形回路、１０
は６相波形成形回路７よりの３相指令信号を受けて、逆
変換装置」６を構成する各トランジスタＱ、〜Ｑ６を導
通制御するための各トランジスタＱ１〜Ｑ６のベース信
号の組み合わせを出力するベース駆動回路である。なお
、Ｄ。
〜Ｄ、はトランジスタＱ１〜Ｑ、にそれぞれ並列に接続
したフライホイールダイオードである。このようなイン
バータは従来よりすでに知られており、周波数設定回路
５に設定した設定値に応じたＰ Ｗ Ｍ （Ｐｕ１ｓｅ
Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ ）制御が行なわ
れることにより、例えばこれに連結した誘導電動機ＩＭ
に３相電力が供給される。
したフライホイールダイオードである。このようなイン
バータは従来よりすでに知られており、周波数設定回路
５に設定した設定値に応じたＰ Ｗ Ｍ （Ｐｕ１ｓｅ
Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ ）制御が行なわ
れることにより、例えばこれに連結した誘導電動機ＩＭ
に３相電力が供給される。
さて、このようなインバータの運転が正常に行なわれて
いる場合には電流検出器３により第２図（ａ）に示すよ
うな波形が観察される。この波形はインバータの出力周
波数の６倍であり、負荷インピーダンスの存在から負の
成分を持つものである。
いる場合には電流検出器３により第２図（ａ）に示すよ
うな波形が観察される。この波形はインバータの出力周
波数の６倍であり、負荷インピーダンスの存在から負の
成分を持つものである。
また、この波形はインバータが異常（−相欠相）状態と
なった場合は第２図（ａ＋のように変化し、その変化周
期が長くなる。そこで、実施例ではこの波形周期の変化
を監視することにより、正常・異常の判別を行なう。丁
なわぢ、４は電流検出器３よりの検出信号中の主成分を
取り出すためのフィルタ回路、５はフィルタ回路４の出
力信号をさらに２値付号の方形波に整形する波形整形回
路である。このフィルタ回路４、波形整形回路５のそれ
ぞれの出力波形を第２図、（ｂ）、 （ｃ）、 （ｅ）
、 （ｆ）に示す（但し、（θ１． （ｆ）は欠相時の
波形）。 ９は波形整形回路８とｖ／ｆコンバータ６の
信号を入力し、異常信号を出力する異常検出回路、１１
は異常信号を受けて、異常表示用のランプ、あるいはブ
ザーを駆動するためのアラーム出力回路である。
なった場合は第２図（ａ＋のように変化し、その変化周
期が長くなる。そこで、実施例ではこの波形周期の変化
を監視することにより、正常・異常の判別を行なう。丁
なわぢ、４は電流検出器３よりの検出信号中の主成分を
取り出すためのフィルタ回路、５はフィルタ回路４の出
力信号をさらに２値付号の方形波に整形する波形整形回
路である。このフィルタ回路４、波形整形回路５のそれ
ぞれの出力波形を第２図、（ｂ）、 （ｃ）、 （ｅ）
、 （ｆ）に示す（但し、（θ１． （ｆ）は欠相時の
波形）。 ９は波形整形回路８とｖ／ｆコンバータ６の
信号を入力し、異常信号を出力する異常検出回路、１１
は異常信号を受けて、異常表示用のランプ、あるいはブ
ザーを駆動するためのアラーム出力回路である。
次に第３図、第４図により異常検出回路９の詳しい構成
、および動作について説明する。１２はＵＰカウンタ（
加算カウンタ）であり、波形整形回路８の出力をリセッ
ト端子Ｒに受け、この信号のＨレベルでリセット状ｍ、
Ｌレベルでクロック端子Ｃより入力されるＶ ／ ｔコ
ンバータ６のパルス列をカウントするものである。１３
はＵＰカウンタ１２のカウント数があらかじめ定めた値
に達した時一致信号を発する一致回路、１４は一致信号
を受けて連続する異常信号を発するホールド回路、１５
はこのホールド回路１４の異常信号をリセットするリセ
ット回路である。
、および動作について説明する。１２はＵＰカウンタ（
加算カウンタ）であり、波形整形回路８の出力をリセッ
ト端子Ｒに受け、この信号のＨレベルでリセット状ｍ、
Ｌレベルでクロック端子Ｃより入力されるＶ ／ ｔコ
ンバータ６のパルス列をカウントするものである。１３
はＵＰカウンタ１２のカウント数があらかじめ定めた値
に達した時一致信号を発する一致回路、１４は一致信号
を受けて連続する異常信号を発するホールド回路、１５
はこのホールド回路１４の異常信号をリセットするリセ
ット回路である。
すなわち、第４図に周波数７０時の波形整形回路８の正
常・異常時の出力信号（Ａ）、 （ＣＩ、■／ｆコンバ
ータ６の出力信号（Ｂ）、同波数Ｆ２時（１’ ｌ＜Ｆ
ｔ）の波形整形回路８の正常・異常時の出力信号（Ｄ）
、 （ｆ）、Ｖ ／ ｔコンバータ乙の出力信号（Ｅ）
をそれぞれ示すように、波形整形回路８によって得られ
る方形波形出力信号の周期と、ｖ ／ ｆコンバータ６
より出力されるパルス列の周期は、インバータの出力周
波数と一定の関係にある。このようなことから、インバ
ータの異常、例えば欠相状態を判別するのに、波形整形
回路８より引力される方形波のＬレベルの期間Ｔ、、Ｔ
、をＶ ／ ｔコンバータ６の出力周波数を基に測定す
れば良いことになる。
常・異常時の出力信号（Ａ）、 （ＣＩ、■／ｆコンバ
ータ６の出力信号（Ｂ）、同波数Ｆ２時（１’ ｌ＜Ｆ
ｔ）の波形整形回路８の正常・異常時の出力信号（Ｄ）
、 （ｆ）、Ｖ ／ ｔコンバータ乙の出力信号（Ｅ）
をそれぞれ示すように、波形整形回路８によって得られ
る方形波形出力信号の周期と、ｖ ／ ｆコンバータ６
より出力されるパルス列の周期は、インバータの出力周
波数と一定の関係にある。このようなことから、インバ
ータの異常、例えば欠相状態を判別するのに、波形整形
回路８より引力される方形波のＬレベルの期間Ｔ、、Ｔ
、をＶ ／ ｔコンバータ６の出力周波数を基に測定す
れば良いことになる。
ここで□・Ｎ−Ｔ
ｏｎｔ
Ｎ＝ｆｏｕｔ＠Ｔ
なお、 Ｔ 、 （ＴぐＴ、、 Ｔ＝エムニ１１Ｎ＝
カウント数 ｆＯｕｔ：■／ｆコンバータ出力周波数Ｔ：欠相波形判
別時間 実施例においては、ＵＰカウンタ１２のリセット端子Ｒ
がＬレベルに保たれている間にクロック端子Ｃより入力
される■／ｆコンバータ６のパルス列が４個以上になっ
た場合、一致回路１６が動作し一致信号が出力されるよ
うに構成している。すなわち、実施例で、正常な運転を
続ける場合、波形整形回路８の出力信号がＬレベルを保
つ期間に出力される■／ｆコンバータ６のパルス列数は
２〜６個であるため、この２〜３個を越えてカウントが
進んだ場合、一致信号が出力されるよう一致回路１５の
設定を行なえば良いものである。
カウント数 ｆＯｕｔ：■／ｆコンバータ出力周波数Ｔ：欠相波形判
別時間 実施例においては、ＵＰカウンタ１２のリセット端子Ｒ
がＬレベルに保たれている間にクロック端子Ｃより入力
される■／ｆコンバータ６のパルス列が４個以上になっ
た場合、一致回路１６が動作し一致信号が出力されるよ
うに構成している。すなわち、実施例で、正常な運転を
続ける場合、波形整形回路８の出力信号がＬレベルを保
つ期間に出力される■／ｆコンバータ６のパルス列数は
２〜６個であるため、この２〜３個を越えてカウントが
進んだ場合、一致信号が出力されるよう一致回路１５の
設定を行なえば良いものである。
このような構成を取ると、インパークの出力周波数、出
力電圧が変化した場合も、確実にインバータの異常（欠
相）状態を検出することができる。
力電圧が変化した場合も、確実にインバータの異常（欠
相）状態を検出することができる。
通常、電流検出器３ （変流トランスＯＴを組み込むこ
とも可能〕はインバータの過負荷状態を検出づ−るため
に内蔵きれていることが多いものであるから、実施例釦
おいては、わずかの回路部品な追加することＫより、本
発明を安価に実現することができるものである。
とも可能〕はインバータの過負荷状態を検出づ−るため
に内蔵きれていることが多いものであるから、実施例釦
おいては、わずかの回路部品な追加することＫより、本
発明を安価に実現することができるものである。
前記実施例においては、■／ｆコンバータ６のパルス周
期を利用して、波形整形回路８の出力信号のＬレベルの
期間Ｔ１の判別を行なったが、これは、正常な運転時の
同Ｌレベルの期間Ｔ、とインバータの出力周波数との関
係をあらかじめ記憶しておくデータテーブルを設け、こ
のデータテーブルを利用することにより波形整形回路８
の出力信号のＬレベルの期間Ｔ１が記憶値を越えたとき
異常状態であると判別するよう装置を構成することもで
きる。
期を利用して、波形整形回路８の出力信号のＬレベルの
期間Ｔ１の判別を行なったが、これは、正常な運転時の
同Ｌレベルの期間Ｔ、とインバータの出力周波数との関
係をあらかじめ記憶しておくデータテーブルを設け、こ
のデータテーブルを利用することにより波形整形回路８
の出力信号のＬレベルの期間Ｔ１が記憶値を越えたとき
異常状態であると判別するよう装置を構成することもで
きる。
また、実施例では波形整形回路８のＬレベル信号を利用
したが、これはＨレベル信号を利用し同様な検出を行な
うことも可能であり、また、Ｌレベル信号とＨレベル信
号の期間の比を検討し、この比の割合があらかじめ定め
た範囲をはずれだとき異常運転であると判断することも
できる。
したが、これはＨレベル信号を利用し同様な検出を行な
うことも可能であり、また、Ｌレベル信号とＨレベル信
号の期間の比を検討し、この比の割合があらかじめ定め
た範囲をはずれだとき異常運転であると判断することも
できる。
さらに、実施例では対ノイズ性を向上させるだめ、一致
回路１３より複数回続けて一致信号が出力されたとき始
めて異常信号を出力するよう、ホールド回路１４を構成
することができる。また、インバータの始動時、あるい
は急加・減速時は、電流検出器３の検出する検出波形が
不安定になることも考えられるので、このような時は異
常検出回路９の動作を休止させるよう適当なタイマー回
路、あるいはＡＮＤ回路を組み合わせることも可能であ
る。
回路１３より複数回続けて一致信号が出力されたとき始
めて異常信号を出力するよう、ホールド回路１４を構成
することができる。また、インバータの始動時、あるい
は急加・減速時は、電流検出器３の検出する検出波形が
不安定になることも考えられるので、このような時は異
常検出回路９の動作を休止させるよう適当なタイマー回
路、あるいはＡＮＤ回路を組み合わせることも可能であ
る。
なお、実施例装置では等幅ＰＷＭ制御のインバータにつ
いて説明を行なったが、本発明は不等幅ＰＷＭ制御、あ
るいはＰ Ａ Ｍ （Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ
Ｍｏｄｕｌａｔｉｏｎ ）制御のインバータについても
同様な手法で実施してゆくことができるものである。
いて説明を行なったが、本発明は不等幅ＰＷＭ制御、あ
るいはＰ Ａ Ｍ （Ｐｕｌｓｅ Ａｍｐｌｉｔｕｄｅ
Ｍｏｄｕｌａｔｉｏｎ ）制御のインバータについても
同様な手法で実施してゆくことができるものである。
以上の説明から明らかなように本発明は、逆変換装置を
備えるインバータ装置において、逆変換装置に供給され
る電流波形を検出する電流検出回路と、この電流検出回
路の検出信号を２値付号に整形する波形整形回路と、こ
の波形整形回路より出力される２値付号の変化周期があ
らかじめ定めた変化周期の範囲を越えたとき異常信号を
出力する異常検出回路とを備えるものであり、本発明に
よると、インバータの異常運転状態を正確に検出してゆ
くことができるものである。
備えるインバータ装置において、逆変換装置に供給され
る電流波形を検出する電流検出回路と、この電流検出回
路の検出信号を２値付号に整形する波形整形回路と、こ
の波形整形回路より出力される２値付号の変化周期があ
らかじめ定めた変化周期の範囲を越えたとき異常信号を
出力する異常検出回路とを備えるものであり、本発明に
よると、インバータの異常運転状態を正確に検出してゆ
くことができるものである。
第１図は本発明の一つの実施例の構成を説明づ−るため
のブロック図、第２図は第１図のブロック図の各所の波
形を贈明するための線図、第３図は第１図の要部を詳し
く説明するためのブロック図、第４図は実施例の動作を
説明するための線図である０ ６・・・電流検出回路、４．８・・・波形整形回路、９
・・・異常検出回路、１６・・・逆変換装置代理人
弁理士 高 橋 明 夫第 １ 薗 第２図
のブロック図、第２図は第１図のブロック図の各所の波
形を贈明するための線図、第３図は第１図の要部を詳し
く説明するためのブロック図、第４図は実施例の動作を
説明するための線図である０ ６・・・電流検出回路、４．８・・・波形整形回路、９
・・・異常検出回路、１６・・・逆変換装置代理人
弁理士 高 橋 明 夫第 １ 薗 第２図
Claims (1)
- 逆変換装置を備えるインバータ装置において、逆変換装
置に供給される電流波形を検出する電流検出回路と、こ
の電流検出回路の検出信号を２値信号に整形する波形整
形回路と、この波形整形回路より出力される２値信号の
変化周期があらかじめ定めた変化周期を越えたとき異常
信号を出力１″る異常検出回路とを設けた異常検出回路
を備えたインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092249A JPS59220077A (ja) | 1983-05-27 | 1983-05-27 | 異常検出回路を備えたインバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092249A JPS59220077A (ja) | 1983-05-27 | 1983-05-27 | 異常検出回路を備えたインバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59220077A true JPS59220077A (ja) | 1984-12-11 |
Family
ID=14049147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58092249A Pending JPS59220077A (ja) | 1983-05-27 | 1983-05-27 | 異常検出回路を備えたインバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220077A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194577A (ja) * | 1987-01-23 | 1988-08-11 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854870A (ja) * | 1981-09-25 | 1983-03-31 | Hitachi Ltd | 故障検出回路 |
-
1983
- 1983-05-27 JP JP58092249A patent/JPS59220077A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854870A (ja) * | 1981-09-25 | 1983-03-31 | Hitachi Ltd | 故障検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63194577A (ja) * | 1987-01-23 | 1988-08-11 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62104493A (ja) | 交流電動機の駆動装置 | |
| US3445742A (en) | Control circuits for inverters producing an alternating output constituted by a pulse train | |
| JPS59220077A (ja) | 異常検出回路を備えたインバ−タ | |
| US5126647A (en) | Pulse by pulse current limit and phase current monitor for a pulse width modulated inverter | |
| JPH073440B2 (ja) | 信号検出装置 | |
| KR950002039B1 (ko) | 인버터 구동회로의 자기 진단방법 | |
| US4041365A (en) | Circuit for detecting a malfunction in an inverter | |
| RU2033621C1 (ru) | Устройство автоматического контроля правильности чередования и обрыва фаз и уровня напряжения в трехфазных сетях | |
| JPH0984388A (ja) | 交流モータの制御装置 | |
| JPS605786A (ja) | 電動機駆動用インバ−タ | |
| US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
| JPS6395813A (ja) | インバ−タの欠相検出回路 | |
| JP2002142465A (ja) | 半導体電力変換器 | |
| JPS6334427Y2 (ja) | ||
| JP3060400B2 (ja) | インバータ監視装置 | |
| JPS633548B2 (ja) | ||
| JPH01218299A (ja) | スピーカ保護回路駆動信号発生装置 | |
| JPS5926800Y2 (ja) | 電動機駆動制御装置 | |
| JPH04117173A (ja) | 電源装置 | |
| JPH0199482A (ja) | 電動機の回生制動制御装置 | |
| SU949766A2 (ru) | Устройство дл регулировани скорости вращени и момента асинхронного электродвигател | |
| JPS60147655A (ja) | 絶縁型信号検出回路 | |
| JPS62225179A (ja) | インバ−タ回路の電圧検出装置 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS59193366A (ja) | 交流電源の瞬断検知装置 |