JPS59219795A - Data generator for information broadcasting equipment - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は例えばバス等の乗物において停留所に向って
行先名を案内放送する如き案内放送装置用データ作成器
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data generator for a guidance broadcasting device that broadcasts a destination name to a bus stop in a vehicle such as a bus.

〈発明の背景〉 本出願人は先に「特願昭５８−５２２００号」によシ案
内放送装置を提案した。この先に提案した案内放送装置
は次の停留所名を車内案内放送する磁気テープの頭部に
行先案内用の語句と、その語句をどのような順序に従っ
て放送し、その語句の組合せを経由地を通過する毎に組
替えるだめの文章構成データを記録しておき、始業時に
その再生信号を半導体メモリに取込んで、半導体メモリ
に取込んだ音声データと文章構成データを読出して行先
案内放送を行なう構造のものである。<Background of the Invention> The present applicant previously proposed a guide broadcasting device in "Japanese Patent Application No. 58-52200". The previously proposed guidance broadcasting system broadcasts the name of the next stop on the magnetic tape at the head of the magnetic tape, broadcasts the words and phrases in what order, and broadcasts the combination of these words when passing through the stop. A structure in which sentence structure data that needs to be rearranged each time is recorded, the playback signal is taken into a semiconductor memory at the start of work, and the voice data and sentence structure data taken into the semiconductor memory are read out to broadcast destination guidance. belongs to.

〈先願の欠点〉 この先に提案した放送装置によれば車内案内放送用磁気
テープの頭部に行先案内用データを記録しなければなら
ない。このため磁気テープが行先案内用データを収録す
る分だけ長くなる欠点がある。更に各バスに音声信号を
Ａ−Ｄ変換して音声用半導体メモリに取込む装置を設け
なくてはならないためコストが高くなる欠点もある。<Disadvantages of the prior application> According to the previously proposed broadcasting device, destination guidance data must be recorded on the head of the magnetic tape for in-vehicle guidance broadcasting. This has the disadvantage that the magnetic tape becomes longer to accommodate the destination guidance data. Furthermore, each bus must be provided with a device for A-D converting the audio signal and importing it into the audio semiconductor memory, resulting in an increased cost.

〈発明の目的〉 この発明の第１の目的は磁気テープに行先案内用データ
を収録しなくても各バスに設けた行先案内放送装置に行
先案内用データを（主人することができる案内放送装置
用データ作成器を提供しようとするものである。<Object of the Invention> The first object of the present invention is to provide a guidance broadcasting device that can transmit destination guidance data to a destination guidance broadcasting device installed in each bus without recording the destination guidance data on a magnetic tape. The aim is to provide a data generator for

この発明の第２の目的は各バスにＡ−Ｄ変換器のような
高価な部分を設けなくても各バスの案内放送装置に行先
案内用データを注入することができる案内放送装置用デ
ータ作成器を提供しようとするものである。A second object of the present invention is to create data for a guide broadcasting device that can inject destination guidance data into the guide broadcast device of each bus without installing an expensive part such as an A-D converter on each bus. It is an attempt to provide a vessel.

〈発明の概要〉 この発明では行先を表わす語句に対応した音声信号を人
力するとその音声信号をＡ−Ｄ変換すると共に語句を表
わす音声信号が存在する間だけ計数動作する計数器を設
け、この計数器の計数値をアドレス信号としてメモリを
アクセスする。このアクセス動作によりＡ−Ｄ変換した
音声データを音声用半導体メモリに取込むと共に、語句
の開始点と終了点を表わすアドレス信号を補助メモリに
取込む、更に語句の組合せ順序を規定するデータを生成
する設定手段を設け、この設定手段で設定したデータを
文章構成メモリに取込む。<Summary of the Invention> In this invention, when an audio signal corresponding to a word representing a destination is manually input, the audio signal is converted from analog to digital, and a counter is provided that performs counting operation only while the audio signal representing the word is present. The memory is accessed using the count value of the device as an address signal. Through this access operation, the A-D converted audio data is imported into the audio semiconductor memory, address signals representing the start and end points of words are imported into the auxiliary memory, and data defining the order of combinations of words is generated. A setting means is provided, and the data set by the setting means is taken into the sentence structure memory.

このようにして各メモリに取込んだデータを順次時系列
信号として送り出す手段を設け、データを送出すること
によりバスに搭載したメモリに各データを注入すること
ができるように構成したものである。Means is provided to sequentially send out the data taken into each memory as a time-series signal in this way, and by sending out the data, each data can be injected into the memory mounted on the bus.

〈発明の実施例〉 第１図にこの発明の一実施例を示す。図中１０１はマイ
クロホン、１０２はテープレコーダを示す。<Embodiment of the Invention> FIG. 1 shows an embodiment of the invention. In the figure, 101 is a microphone, and 102 is a tape recorder.

１０３は切替スイッチを示す。切替スイッチ１０３によ
りマイクロホンを選択するか、テープレコーダを選択す
るかを決定できる。マイクロホン１０１又はテープレコ
ーダ１０２からはしこの）くスは」「東京」　「新橋」
　１品用」　「川崎」　し新宿」　「赤坂」　「波谷」
　「六本木」　「経由」　「行です。危１炙物は持ち込
まないで下さい」等の語句を音声信号として入力する。103 indicates a changeover switch. The selector switch 103 allows it to be determined whether to select a microphone or a tape recorder. from the microphone 101 or tape recorder 102 to "Tokyo" and "Shinbashi"
1 item” “Kawasaki” “Shinjuku” “Akasaka” “Hatani”
Phrases such as "Roppongi", "via", "This is the line. Please do not bring in dangerous broiled food" are input as audio signals.

これらの各語句にはその語句を表わす番号を付す。つま
り例えば■「この・くス田。Each of these words is given a number representing the word. In other words, for example, ■ ``This Kusuden.

■「東京」、■「新橋」、■「品用Ｊ　、０ｒｌｌｌ目
」■「横浜」、■「新宿」、■「赤坂」、■「渋ン」■
「六本木」、■「経由」、＠「行です、危険物は持ち込
まないで丁さい。」のようになる。この番号はマイクロ
ホン１０１等からの入ノコｊ１１Ｉ４に従って音声メモ
リ１０５に取込まれる順番により自動的に決められるも
のとする。■ "Tokyo", ■ "Shinbashi", ■ "Shinyo J, 0rllllth" ■ "Yokohama", ■ "Shinjuku", ■ "Akasaka", ■ "Shibuun" ■
``Roppongi'', ■ ``via'', @ ``This is the line, please do not bring dangerous goods.'' It is assumed that this number is automatically determined based on the order in which the audio is taken into the audio memory 105 according to input signals j11I4 from the microphone 101 and the like.

切替スイッチ１０３により選択されて入ブＪされた音声
信号■〜＠はＡ−Ｄ変換器１０４によりＡ−Ｄ変換し、
そのＡ−Ｄ変換出力を音声メモリ１０５に記憶させる。The audio signals ■ to @ selected by the changeover switch 103 and input are A-D converted by the A-D converter 104,
The A-D conversion output is stored in the audio memory 105.

メモリ１０５は−ＡＩＬに半導体によって作られたラン
ダムアクセスメモリをイ吏うことができる。The memory 105 can be a random access memory made of semiconductors.

メモリ１０５のアドレスは第１カウンタ１０６の計数値
に従って歩進する。この第１カウンタ１０６は音声信号
が存在する間だけクロック発勺已器１０７のクロックパ
ルスにより計数器ｆ＋＝する。The address of the memory 105 increments according to the count value of the first counter 106. This first counter 106 operates as a counter f+ by the clock pulse of the clock generator 107 only while the audio signal is present.

つまシ１０８は音声信号の存在を検出する音声イ言号検
出回路を示す。この音声信号の存在を）灸出す、　　る
回路１０８は飽和増幅器１０９と、負０］増Φ品器１０
９の立上りにより■論理を取込むＤ　Ｊｆ６フリツプフ
ロツプ１１１とにより構成すること力；できる。The tab 108 represents an audio word detection circuit that detects the presence of an audio signal. A circuit 108 that detects the presence of this audio signal includes a saturation amplifier 109 and a negative Φ amplifier 10.
9 can be configured by a DJf6 flip-flop 111 that takes in logic.

音声信号が入力されることにより飽和Ｊ冑１品器１０９
の出力がＨ論理に立上る。このときＤ形フリップフロッ
プ１１１がＤ端子に供給されているＨ論理を読込む。こ
の読込みによりＤ形フリップフロップ１１１の出力端子
ＱはＨ論理を出力し、ゲート１１２を開に制御する。ゲ
ート＋１２７５；ｆ市に毒制御されることによシクロツ
ク発生器１０７のクロツクパルスがゲート１１２とノア
ゲート１１３を通じて第１カウンタ１０６のクロック端
子Ｃに与えられる。When the audio signal is input, the saturation
The output rises to H logic. At this time, the D type flip-flop 111 reads the H logic supplied to the D terminal. As a result of this reading, the output terminal Q of the D-type flip-flop 111 outputs H logic and controls the gate 112 to open. Gate +1275: The clock pulse of the cyclic clock generator 107 is applied to the clock terminal C of the first counter 106 through the gate 112 and the NOR gate 113 by being controlled by the gate f.

音声信号が無くなると飽和増幅器１０９の出力がＬ論理
に立下る。この立下９がリセットパルス生成回路１１４
に与えられることによ、９Ｄ形フリツプフロツプ１１１
のリセット端子Ｒにリセットパルスが与えられ、Ｄ形フ
リップフロップ１１１はリセットされる。よって出力端
子点がＨ論理となり、出力端子点の出力は音声信号の終
了時にＨ論理に立上る。出力端子Ｑがら出力される論理
信号を音声メモ！７１０５のリード、ライト端子ルＷに
与え音声メモ！Ｊ１’０５の読出、書込制御を行なう。When the audio signal disappears, the output of the saturation amplifier 109 falls to L logic. This fall 9 is the reset pulse generation circuit 114
9D type flip-flop 111 by being given to
A reset pulse is applied to the reset terminal R of , and the D-type flip-flop 111 is reset. Therefore, the output terminal point becomes H logic, and the output of the output terminal point rises to H logic at the end of the audio signal. Voice memo of the logic signal output from output terminal Q! Voice memo given to 7105 read/write terminal W! Controls reading and writing of J1'05.

つまシリード、ライト端子Ｒ／ＷにＬ論理が与えられる
とメモリ１０５は書込状態となシ、Ｈ論理が与えられる
とメモリ１０５は続出状態となる。この論理は池のメモ
リについても同様である。When L logic is applied to the serial read and write terminals R/W, the memory 105 is in the write state, and when H logic is applied, the memory 105 is in the write state. This logic also applies to Ike's memory.

このようにして音声信号が存在する間ゲート１１２が開
となシ第１カウンタ１０６がクロック発生器１０７のク
ロックパルスを計数し、その計数出力にょシ音声メモリ
１０５をアクセスし、Ａ−Ｄ変換器１０４がら出力され
る音声ディジタ゛ル信号を順次先頭番地から取込む。In this way, when the gate 112 is open while the audio signal is present, the first counter 106 counts the clock pulses of the clock generator 107, and uses the counted output to access the audio memory 105 and output the clock pulses from the clock generator 107. The audio digital signals outputted from 104 are taken in sequentially from the first address.

Ｄ形フリップフａツブ１１１の出方端子。及びＱには微
分回路１１５，１１６を接続し、この微分回路１１５，
１１６から第２図に示すように音声信号の立上りと立下
り毎に微分パルスを得るようにし、この微分パルスをノ
アゲート１１７を通じて補助メモリ１１８のリード、ラ
イト端子１に与える。補助メモリ１１８のリード、ライ
ト端子Ｒ／’Ｗに与えられる信号は第２図Ｂに示すよう
に音声信号の立上りと立下り毎にＬ論理となる負論理の
パルス信号となり、Ｌ論理の時点で第１カウンタ１０６
の計数出力を記憶する。これと共に一度書込が行なわれ
るとその書込パルスが第２カウンタ１１９に与えられ、
第２カクンタ１１９の状態を−っ歩進させる。よって補
助メモリ１１９には音声信号■〜０の各開始点と終了点
毎のアドレスが取込まれる。Output terminal of D-type flip-flip a-tube 111. Differential circuits 115, 116 are connected to and Q, and these differentiating circuits 115,
116, a differential pulse is obtained at each rise and fall of the audio signal as shown in FIG. The signal applied to the read/write terminal R/'W of the auxiliary memory 118 is a negative logic pulse signal that becomes L logic at each rise and fall of the audio signal, as shown in FIG. 2B, and at the time of L logic. First counter 106
The counting output is memorized. At the same time, once writing is performed, the writing pulse is given to the second counter 119,
The state of the second kakunta 119 is advanced by -. Therefore, the auxiliary memory 119 stores addresses for each start point and end point of the audio signals 1 to 0.

１２１は文章構成データ及び文章変更データを記憶する
メモリを示す。このメモリ１２１にはアドレスカウンタ
１２２ａ、１２２ｂと、語句データ及び文章変更データ
をメモリ１２１に入力する設定器１２３とが付設される
。Reference numeral 121 indicates a memory that stores sentence structure data and sentence modification data. This memory 121 is provided with address counters 122a and 122b, and a setter 123 for inputting phrase data and sentence change data into the memory 121.

第３図にメモリ１２１に記憶するデータの状態を示す。FIG. 3 shows the state of data stored in the memory 121.

第３図においてＦ１〜Ｆ’ｉｏはメモリ１２１内に設定
した記憶領域を示す。この例ではメモリ１２１を２分割
し、その一方Ｆ１〜Ｆ５に文章構成データを記憶し、他
方Ｆ６〜Ｆ１０に文章変更データを記憶するようにした
場合を示す。実際にはこの記憶領域は多くの数を必要と
し一つの記憶領域に一つの文章、例えば「このバスは、
東京、新橋、品川、川崎経由、横浜、行です、危険物は
持ち込まないで下さい。」のような語句データを記憶す
る。このためには各記憶領域は例えば並列４ビツトを１
バイトとして１６バイトの記憶容量を持つものとする。In FIG. 3, F1 to F'io indicate storage areas set in the memory 121. In this example, the memory 121 is divided into two parts, one of which stores sentence structure data in F1 to F5, and the other part of F6 to F10 stores sentence modification data. In reality, this storage area requires many numbers, and one storage area can contain one sentence, such as "This bus is
We are going to Yokohama via Tokyo, Shinbashi, Shinagawa, and Kawasaki. Please do not bring dangerous items. ” is stored. For this purpose, each storage area can store, for example, 4 bits in parallel.
It is assumed that the storage capacity is 16 bytes.

文章変更データは各記憶領域毎に一つの路線における各
経由地までの停留所数を記憶している。The text change data stores the number of stops to each waypoint on one route in each storage area.

文章構成データと文章変更データは設定器１２３の設定
によシ書込まれる。アドレスカウンタ１２２ａの計数出
力端子はメモリ１２１の下位ビットのアドレス端子に接
続し、アドレスカウンタ１２２ｂの計数出力端子はメモ
リ１２２ｂの上位ビットのアドレス端子に接続する。始
めにゲート１２ｏａが開に制御され操作スイッチ１２４
を操作する毎にメモリ１２１の前半部に設定器１２３で
設定した文章構成データを書込む。文章構成データの書
込は次の如くである。例えば■「このバスは」■「東京
」■「新橋」■「品川」■「川崎」■「経由」■「横浜
」■「行です、危険物は持ち込まないで下さい」を入力
するには設定器１２３に■を設定し、スイッチ１２４を
オン操作する。次に設定器１２３に■を設定しスイッチ
１２４をオン操作する。次に設定器１２３に■を設定し
、スイッチ１２４をオン操作する。このようにして各語
句に対応する番号を順次設定器１２３に設定し、スイッ
チ１２４をオン操作してメモリ１２１に書込む。各記憶
領域は１６バイトずつ用意し長い文章データも書込める
ようにしている。文章データを書込んで残った部分には
オールゼロ信号を記憶する。The sentence structure data and sentence change data are written according to the settings of the setting device 123. The count output terminal of the address counter 122a is connected to the lower bit address terminal of the memory 121, and the count output terminal of the address counter 122b is connected to the upper bit address terminal of the memory 122b. First, the gate 12oa is controlled to open and the operation switch 124 is opened.
The sentence structure data set by the setting device 123 is written in the first half of the memory 121 each time the . Writing of sentence structure data is as follows. For example, to enter ■ ``This bus is'' ■ ``Tokyo'' ■ ``Shinbashi'' ■ ``Shinagawa'' ■ ``Kawasaki'' ■ ``Visit'' ■ ``Yokohama'' ■ ``This is a line, please do not bring dangerous goods.'' 123 is set to ■, and the switch 124 is turned on. Next, set ■ on the setting device 123 and turn on the switch 124. Next, set ■ on the setting device 123, and turn on the switch 124. In this way, the numbers corresponding to each word are sequentially set in the setter 123, and written into the memory 121 by turning on the switch 124. Each storage area is prepared by 16 bytes so that even long text data can be written. All zero signals are stored in the remaining portion after writing the text data.

このようにして各別線毎に行先案内用文章構成データを
メモリ１２１の下位ビット側の領域Ｆ１〜Ｆ５に記憶す
る。Ｆ５まで記憶が完了するとアドレスカウンタ１２３
ａから桁上信号が発生し、ゲート１２０ａが閉じられ、
これに代ってゲー）１２０ｂが開けられる。よってその
後はメモ！Ｊ１２１の上位の記憶領域Ｆ６〜ＦＩＧに文
章変更用データを書込む。その書込は文章構成データと
同様に設定器１２３に設定した数値をメモリ１２１に一
つずつ書込む方法である。メモリ１２１に書込んだデー
タは表示器１２５に゛表示させモニタできる構造にする
ことができる。In this way, destination guide text structure data for each separate line is stored in the areas F1 to F5 on the lower bit side of the memory 121. When the storage up to F5 is completed, the address counter 123
An override signal is generated from a, the gate 120a is closed,
Instead of this, game) 120b is opened. So after that, take notes! Text change data is written to storage areas F6 to FIG above J121. The writing is done by writing the numerical values set in the setter 123 into the memory 121 one by one in the same way as the sentence structure data. The data written in the memory 121 can be displayed on the display 125 for monitoring.

以上により各メモリ１０５．１１８．１２１に対する書
込動作が終了する。次にこれら各メモリ１０５．１１８
，１２１に書込んだ各データを送出する手段について説
明する。１３０はこの送出制御手段を示す。With the above steps, the write operation for each memory 105, 118, and 121 is completed. Next, each of these memories 105.118
, 121 will be explained. Reference numeral 130 indicates this sending control means.

１２７は転送指令スイッチを示す。仁の転送指令スイッ
チ１２７を瞬時オン操作することによシフリップフロッ
プ１２８がセットされ、ゲート１２９が開に制御される
。ゲー１−１２９にはクロック発生器１０７から出力さ
れているクロックパルスが与えられておシ、このクロッ
クパルスを出力端子１３１に出力する。この出力端子１
３１には後述する音声再生器が接続される。尚音声再生
器は各バスに搭載されるものである。第１図に示したデ
ータ作成器は携帯形に作られ、各バスに搭載した音声再
生器に出力端子１３８，１３１゜１４３を接続してデー
タを注入する。データを注入すると取外される。データ
送出手段１３０においてフリップフロップ１２８がセッ
トされることにより出力端子互がＬ論理に制御される。127 indicates a transfer command switch. By momentarily turning on the transfer command switch 127, the shift flip-flop 128 is set, and the gate 129 is controlled to open. The clock pulse outputted from the clock generator 107 is applied to the gate 1-129, and the clock pulse is outputted to the output terminal 131. This output terminal 1
31 is connected to an audio reproducer to be described later. Note that the audio reproducer is mounted on each bus. The data generator shown in FIG. 1 is made portable, and output terminals 138, 131 and 143 are connected to audio reproducers mounted on each bus to inject data. It is removed when data is injected. By setting the flip-flop 128 in the data sending means 130, the output terminals are controlled to L logic.

この出力端予算にはカウンタ１３２のリセット端子Ｒが
接続されている。よってフリップフロップ１２８がセッ
トされるのと同時にカウンタ１３２が動作を始める。つ
まシカウンタ１３２の出力端子Ｑ。がＨ論理となシゲー
ト１３３を開に制御する。ゲート１３３が開に制御され
ることに・よりクロックぷバス発生器１０７から出力さ
れているクロックツくバスがノアゲート１３６を通じて
アドレスカウンタ１２３ａのクロック端子Ｃに与える。A reset terminal R of the counter 132 is connected to this output end budget. Therefore, the counter 132 starts operating at the same time as the flip-flop 128 is set. Output terminal Q of the Tsuma Shi counter 132. controls the gate 133, which is at H logic, to open. By controlling the gate 133 to open, the clock bus output from the clock bus generator 107 is applied to the clock terminal C of the address counter 123a through the NOR gate 136.

よってアドレスカウンタ１２３ａはクロックツくルスの
供給速度に従って歩進する。このとき操作≠寺≠＃≠ス
イッチ１２４はオフの状態にあるからメモリ１２１は読
出状態になっている。よってアドレスカウンタ１２３ａ
及び１２３ｂの歩進速度に従ってメモリ１２１が読出さ
れ、その続出出力がデータバス１３７を通じて出力端子
１３８に送出゛される。Therefore, the address counter 123a increments according to the supply speed of the clock pulse. At this time, the operation≠temple≠#≠ Since the switch 124 is in the off state, the memory 121 is in the read state. Therefore, the address counter 123a
The memory 121 is read out in accordance with the step speed of the signals 123b and 123b, and the successive output thereof is sent to the output terminal 138 through the data bus 137.

アドレスカウンタ１２３ｂの最上位ビットから桁上信号
が出力され゛ると、その桁上信号が微分回路１３９とオ
アゲート１４１を通じてカウンタ１３２のクロック端子
・　　　　　　　　　Ｃに与える。カウンタ１３２は出
力端子Ｑ。がＬ論理に転換し、出力端子Ｑ１がＨ論理の
状態となる。この転換により今度はゲート１３４が開と
なりクロックパルスをカウンタ１１９に与える。When a carry signal is output from the most significant bit of the address counter 123b, the carry signal is applied to the clock terminal C of the counter 132 through the differential circuit 139 and the OR gate 141. The counter 132 has an output terminal Q. is converted to L logic, and the output terminal Q1 becomes H logic. This transition in turn causes gate 134 to open and provide a clock pulse to counter 119.

このためカウンタ１１９はクロックツくルスの繰返し速
度で歩進し、補助メモリ１１８を読出す。Therefore, the counter 119 increments at the repetition rate of the clock pulse and reads out the auxiliary memory 118.

補助メモリ１１８の続出出力信号はデータバス１３７を
通じて出力端子１３８に送出される。カウンタ１１９の
最上位ビットの出力端子から桁上信号が出力されると微
分回路１４２とオア回路１４１を通じてカウンタ１３２
にパルスが与えられ、カウンタ１３２の状態を一つ歩進
させる。よってカウンタ１３２は出力端子Ｑ２をＨ論理
にし、その他の出力端子Ｑ。＋　Ｑ、は１．Ｌ論理とな
る。The successive output signals of auxiliary memory 118 are sent to output terminal 138 via data bus 137. When a carry signal is output from the output terminal of the most significant bit of the counter 119, it is sent to the counter 132 through the differentiating circuit 142 and the OR circuit 141.
A pulse is given to increment the state of the counter 132 by one. Therefore, the counter 132 sets the output terminal Q2 to H logic, and the other output terminals Q. + Q, is 1. It becomes L logic.

出力端子Ｑ２がＨ論理になることによりゲート１３５が
開となる。ゲート１３５の出力はノアゲ−４１１３を通
じてカウンタ１０６に接続されている。よってゲート１
３５を通じてカウンタ１０６にクロックパルスが与えら
れ音声データ１０５を読出す。音声データもデータバス
１３７を通じて出力端子１３８に送出される。尚出力端
子１４３はこの出力端子１４３を第４図に示す音声再生
器に接続することにより音声再生器の各メモリを書込状
態に制御するだめの端子である。つまυ共通電位点１４
４に接続され、この端子１４３を音声再生器に接続する
ことにより音声再生器の各メモリは書込状態となる。When the output terminal Q2 becomes H logic, the gate 135 is opened. The output of gate 135 is connected to counter 106 through a gate 4113. Therefore gate 1
A clock pulse is applied to the counter 106 through 35, and the audio data 105 is read out. Audio data is also sent to output terminal 138 via data bus 137. Note that the output terminal 143 is a terminal for controlling each memory of the audio reproducing device to a writing state by connecting the output terminal 143 to the audio reproducing device shown in FIG. Tube υ common potential point 14
By connecting this terminal 143 to the audio reproducing device, each memory of the audio reproducing device enters a writing state.

カウンタ１０６の最上位ビットから桁・上信号が出力さ
れると、微分回路１４５を通じてプリップフロップ１２
８のリセット端子Ｒに与えられる。When the digit/upper signal is output from the most significant bit of the counter 106, it passes through the differential circuit 145 to the flip-flop 12.
It is applied to the reset terminal R of No.8.

フリップフロップ１２８がリセットされることにより出
力端子互がＨ論理に反転しカウンタ１３２をリセット状
態にする。つまシ出力端子Ｑ。−Ｑ２の全てをＬ論理に
しゲート１３３，１３４．１３５を全て閉じる。またゲ
ート１２９も閉になるため出力端子１３１から出力され
ていたクロックパルスも中断される。このようにしてメ
モリ１２１゜１１８．１０５に記憶した各データはメモ
リ１２１゜１１８．１０５の順に読出されて出力端子１
３８に時系列信号として出力される。By resetting the flip-flop 128, the output terminals are inverted to H logic and the counter 132 is reset. Tsumashi output terminal Q. - All of Q2 are set to L logic and all gates 133, 134, and 135 are closed. Furthermore, since the gate 129 is also closed, the clock pulse that was being output from the output terminal 131 is also interrupted. Each data stored in the memory 121°118.105 in this way is read out in the order of the memory 121°118.105 and sent to the output terminal 1.
38 as a time series signal.

〈音声再生器の説明〉 第４図に音声再生器の一例を示す。第４図において入力
端子４０１はデータバスを示す。このデータバス４０１
は入力端子４０２に接続される。<Description of audio reproducer> Fig. 4 shows an example of an audio reproducer. In FIG. 4, input terminal 401 represents a data bus. This data bus 401
is connected to input terminal 402.

データバス４０１は音声メモリ４０３と補助メモリ４０
４と、文章構成メモリ４０５と、文章変更メモリ４０６
の各入力端子に接続される。Data bus 401 includes audio memory 403 and auxiliary memory 40
4, a sentence structure memory 405, and a sentence change memory 406.
connected to each input terminal of

各メモリ４０３，４０４，４０５，４０６にはアドレス
カウンタ４０．７　、４０　ｓ’？　４０９．４１１が
設けられる。これら各アドレスカウンタ４０７゜４０８
．４０９．４１１はプリセットカウンタが用いられ、ロ
ード端子りにロード指令が与えられることによシ与えら
れているアドレス信号がロードされる。各アドレスカウ
ンタ４０７　、４．０８　。Each memory 403, 404, 405, 406 has an address counter 40.7, 40s'? 409.411 is provided. Each of these address counters 407゜408
．． 409 and 411 use preset counters, and when a load command is applied to a load terminal, a given address signal is loaded. Each address counter 407, 4.08.

４０９．４１１はリセット端子Ｒを有する。このリセッ
ト端子Ｒには第１図に示したデータ作成器を接続したと
き入力端子４１３が共通電位に落ちるだめ、この立下り
信号がインバータ４１４によシ極性反転されて微分回路
４１５に人力されるため、微分回路４１５から正の微分
パルスが出力される。この微分パルスにより各カウンタ
４０７゜４０８．４０９．４１１がリセットされる。409.411 has a reset terminal R. When the data generating device shown in FIG. Therefore, a positive differential pulse is output from the differential circuit 415. Each counter 407, 408, 409, 411 is reset by this differential pulse.

入力端子４１３がＬ論理になることによりカウンタ４１
６が動作状態となる。カウンタ４１６は初期状態におい
て出力端子Ｑ。がＨ論理を出力する。When the input terminal 413 becomes L logic, the counter 41
6 becomes the operating state. The counter 416 is connected to the output terminal Q in the initial state. outputs H logic.

このＨ論理出力によりゲート４１７が開に制御され、入
力端子４２１に与えられているデータ作成器からのクロ
ックパルスをオアゲート４２２を通じてアドレスカウン
タ４０９のクロック端子Ｃに与える。尚アンドゲート４
２３は一方の入力端子にアドレスカウンタ４０９の桁上
出力端子の信号が与えられている。この桁上出力は桁上
時以外はＨ論理となっているためゲート４２３は初期状
態では開に制御されている。よってオアゲート４２２か
ら供給されるクロックパルスはアドレスカウンタ４０９
０入力端子Ｃに与えられる。このときクロックパルスを
インバータ４１０を通じてメモリ４０５のリードライト
端子Ｒ／’Ｗに供給し、クロックパルスが供給される毎
にメモリ４０５を書込状態に制御する。This H logic output controls the gate 417 to open, and applies the clock pulse from the data generator applied to the input terminal 421 to the clock terminal C of the address counter 409 through the OR gate 422. Nao and gate 4
23 has one input terminal supplied with a signal from the carry output terminal of the address counter 409. Since this carry output is at H logic except when there is a carry, the gate 423 is controlled to be open in the initial state. Therefore, the clock pulse supplied from the OR gate 422 is applied to the address counter 409.
0 input terminal C. At this time, a clock pulse is supplied to the read/write terminal R/'W of the memory 405 through the inverter 410, and the memory 405 is controlled to the write state every time the clock pulse is supplied.

アドレスカウンタ４０９は初期状態から計数を始めメモ
リ４０５のアドレスを１ずつ歩進させる。The address counter 409 starts counting from the initial state and increments the address in the memory 405 one by one.

このときデータバス４０１を通じて文章データが入力さ
れるからこの文章データがメモリ４０５に取込まれる。At this time, since text data is input through the data bus 401, this text data is taken into the memory 405.

文章データがメモリ４０５に取込まれるとアドレスカウ
ンタ４０９はフルカウント状態とな、９Ｌ論理の桁上信
号を出力する。この桁上信号によりゲート４２３が閉じ
られ、代ってゲート４２４が開に制御される。When the text data is taken into the memory 405, the address counter 409 enters a full count state and outputs a 9L logic carry signal. This carryover signal causes gate 423 to be closed and gate 424 to be opened instead.

ゲート４２３が閉じられることによりアドレスカウンタ
４０９は計数動作を中止し、代ってゲート４２４が開に
なる。この結果クロックパルスはゲート４２４を通じて
アドレスカウンタ４１１に与えられ、アドレスカウンタ
４１１を歩進させる。When gate 423 is closed, address counter 409 stops counting, and gate 424 is opened instead. As a result, the clock pulse is applied to address counter 411 through gate 424, causing address counter 411 to increment.

アドレスカウンタ４１１の歩進によりメモリ４０６がア
ドレスを歩進し、クロックパルスが供給される毎にリー
ドライト端子Ｒ／ＷをＬ論理にし書込を行なう。よって
メモリ４０６には文章データに続いて送られて来る文章
変更データがメモリ４０６に取込まれる。The memory 406 increments the address by incrementing the address counter 411, and writes the read/write terminal R/W to L logic every time a clock pulse is supplied. Therefore, the text change data sent following the text data is taken into the memory 406.

アドレスカウンタ４１１がフルカウントになると桁上信
号が出力され、この桁上信号によりカウンタ４１６が一
つ歩進する。この歩進動作により出力端子Ｑ１がＨ論理
となシゲート４１８が開かれる。ゲート４１８の出力は
オアゲート４２５を通じてアドレスカウンタ４０８に与
えられる。アドレスカウンタ４０８は初期状態からクロ
ックパルスの計数を開始し、データ作成器から送られて
来る各語句の開始点のアドレスと終了点のアドレスデー
タを取込む。When the address counter 411 reaches a full count, a carry signal is output, and this carry signal causes the counter 416 to increment by one. This stepping operation causes the output terminal Q1 to become H logic and opens the gate 418. The output of gate 418 is applied to address counter 408 through OR gate 425. The address counter 408 starts counting clock pulses from the initial state and takes in address data of the start point and end point of each word sent from the data generator.

アドレスカウンタ４０８が桁上信号を出力すると、その
桁上信号がカウンタ４１６に与えられ１出力端子Ｑ２を
Ｈ論理にする。従ってゲート４１９が開忙制御されオア
ゲート４２６を通じてアドレスカウンタ４０７にクロッ
クパルスを与える。アドレスカウンタ４０７は初期状態
から一つずつ計数動作を行ない音声゛用メモリ４０３の
アドレスを一つずつ歩進させる。この歩進動作によりデ
ータ作成器から送られて来る音声データを取込む。When the address counter 408 outputs a carry signal, the carry signal is applied to the counter 416 and the 1 output terminal Q2 is set to H logic. Therefore, gate 419 is controlled to be open and provides a clock pulse to address counter 407 through OR gate 426. The address counter 407 performs a counting operation one by one from the initial state and increments the address of the audio memory 403 one by one. This stepwise operation captures the audio data sent from the data generator.

〈再生動作の説明〉 す、上により音声用メモリ４ｏ３、補助メモリ４０４、
文章構成メモ９４０５、案内変更用メモリ４０６にデー
タが転送される。このようにして取込まれだデータによ
り行先案内を行なう動作について説明する。<Description of playback operation> From above, audio memory 4o3, auxiliary memory 404,
The data is transferred to the sentence structure memo 9405 and guide change memory 406. The operation of providing destination guidance using the data thus captured will now be described.

再生時は入力端子４０２，４１３，４２１からデータ作
成器が取外される。この結果カウンタ４１６のリセット
端子ＲにはＨ論理が与えられ、カウンタ４１６は不動作
の状態に保持される。At the time of reproduction, the data generator is removed from the input terminals 402, 413, 421. As a result, H logic is applied to the reset terminal R of the counter 416, and the counter 416 is held in an inactive state.

４２７は路線セレクタを示す。この路線セレクタによシ
路線番号を設定し、ロード指令スイッチ４２８をオン操
作することによりアドレスカウンタ４０９と４１１に路
線の先頭アドレスがアドレスカウンタ４０９と４１１に
プリセットされる。427 indicates a route selector. By setting the route number in the route selector and turning on the load command switch 428, the start address of the route is preset in the address counters 409 and 411.

このプリセットにょシ文章構成メモリ４０５は設定され
た路線の先頭のアドレスのデータを読出す。このデータ
は語句■〜０に付しな番号に対応し、ここでは語句■に
付した番号■に対応したディジタル信号が読出される。This preset sentence structure memory 405 reads out the data of the first address of the set route. This data corresponds to the numbers attached to the words ``■'' to 0, and here, the digital signal corresponding to the number ``■'' attached to the word ``■'' is read out.

この読出出力がアドレスカウンタ４０８に与えられる。This read output is given to address counter 408.

ここでバスが停留所に到着し、ドアが開くことにより乗
車ドアスイッチ４２９がオンになる。ドアスイッチ４２
９がオンになるとオアゲート４３１゜４３２を通じてフ
リップフロップ４３３にパルスが与えられＤ端子に与え
ているＨ論理を読込む。When the bus arrives at the stop and the door opens, the boarding door switch 429 is turned on. door switch 42
9 turns on, a pulse is applied to the flip-flop 433 through the OR gates 431 and 432, and the H logic applied to the D terminal is read.

よってフリップフロップ４３３の出力端子点はＬ論理と
なる。このＬ論理信号がカウンタ４３４のリセット端子
Ｒに与えられるからカウンタ４３４が動作状態とな９、
クロック発生器４３５から出力されるクロックパルスを
計数する。この計数動作によりカウンタ４３４の出力端
子Ｑ１はクロックパルスの第１番目のパルスによりＨ論
理となシアドレスカウンタ４０４０ロード指令端子りに
ロード指令を与える。よってアドレスカウンタ４０４に
は文章構成メモ９４０５から読出されている文章の先頭
の語句■に対応するデータがプリセットされる。、メモ
リ４　（１４に語句■に対応するデータがプリセットさ
れると、その語句■の先頭アドレスがメモリ４０４から
読出される。この続出出力がアドレスカウンタ４０７に
与えられ、更に一致検出回路４３６にも与えられる。Therefore, the output terminal point of the flip-flop 433 becomes L logic. Since this L logic signal is applied to the reset terminal R of the counter 434, the counter 434 is in the operating state9.
The clock pulses output from the clock generator 435 are counted. As a result of this counting operation, the output terminal Q1 of the counter 434 becomes H logic by the first clock pulse, and provides a load command to the load command terminal of the seat address counter 4040. Therefore, the address counter 404 is preset with data corresponding to the first word (■) of the sentence read from the sentence structure memo 9405. , memory 4 (14) is preset with data corresponding to the word/phrase (■), the start address of the word/phrase (■) is read out from the memory 404. This successive output is given to the address counter 407, and also to the match detection circuit 436. Given.

２個目のクロックパルスがカウンタ４３４に与えられる
と、カウンタ４３４の出力端子Ｑ２がＨ論理となる。こ
のＨ論理信号はアドレスカウンタ４０７のロード指令端
子りに与えられメモリ４０４から与えられているデータ
をプリセットする。このプリセットによシアドレスカウ
ンタ４０７は語句■の先頭番地を圧力し、音声用メモリ
４０３をアクセスする。When the second clock pulse is applied to the counter 434, the output terminal Q2 of the counter 434 becomes H logic. This H logic signal is applied to the load command terminal of the address counter 407 and presets the data applied from the memory 404. With this preset, the seat address counter 407 presses the starting address of the word ``■'' and accesses the audio memory 403.

３個目のクロックパレスがカウンタ４３４に与えられる
と出力端子Ｑ８がＨ論理となる。この出力端子Ｑ８の出
力はオアゲート４２５を通じてアドレスカウンタ４０８
はアドレスを一つ歩進し、語句■の先頭番地に続いて記
憶されている語句■の終了アドレスを読出す。この終了
アドレスはアドレスカウンタ４０７と一致検出回路４３
６に与えられる。When the third clock pulse is applied to the counter 434, the output terminal Q8 becomes H logic. The output of this output terminal Q8 is sent to the address counter 408 through the OR gate 425.
increments the address by one and reads the end address of the phrase ■ stored following the start address of the phrase ■. This end address is determined by the address counter 407 and the match detection circuit 43.
given to 6.

カウンタ４３４に４個目のパルスが与えられるとカウン
タ４３４の出力端子Ｑ４がＨ論理になる。When the fourth pulse is applied to the counter 434, the output terminal Q4 of the counter 434 becomes H logic.

このＨ論理信号はアドレスカウンタ４０９の入力端子と
、フジツブフロップ４３３のリセット端子Ｒと、フリッ
プフロップ４３７のクロック端子ＣＰとに与えられる。This H logic signal is applied to the input terminal of the address counter 409, the reset terminal R of the Fujitsu flop 433, and the clock terminal CP of the flip-flop 437.

フリップフロップ４３３が出力端子Ｑ４の出力によシリ
セットされることによシ、このフリップフロップ４３３
の出力端子ＱはＨ論理を出力し、カウンタ４３４を不動
作状態にする。Since the flip-flop 433 is reset by the output of the output terminal Q4, this flip-flop 433
The output terminal Q of outputs an H logic and makes the counter 434 inactive.

一方フリップフロップ４３７のクロック入力端子ＣＰに
Ｈ論理信号が与えられることにょシその立上りのタイミ
ングでフリップフロップ４３７はＨ論理を読込む。よっ
て出力端子。がＨ論理を出力しゲート４３８を開に制御
する。On the other hand, when an H logic signal is applied to the clock input terminal CP of the flip-flop 437, the flip-flop 437 reads the H logic at the rising timing. Therefore, it is an output terminal. outputs H logic and controls gate 438 to open.

ゲート４３８が開に制御されることによりアドレスカウ
ンタ４０７の入力端子Ｃにクロックパルスが与えられ、
アドレスカウンタ４０７をクロックパルスの速度で歩進
させる。よって音声メモリ４０３は語句■の先頭アドレ
スからクロックパルスの供給速度で読出°を開始し、語
句■に対応するディジタル信号を出力する。このディジ
タル信号はＤ−Ａ変換器４３９にょシＤ−Ａ変換され、
増幅器４４１により増幅されてスピーカ４４２がら「こ
のバスは」と放送される。By controlling the gate 438 to open, a clock pulse is applied to the input terminal C of the address counter 407,
The address counter 407 is incremented at the speed of the clock pulse. Therefore, the audio memory 403 starts reading from the first address of the word phrase (■) at the supply speed of clock pulses, and outputs a digital signal corresponding to the word phrase (■). This digital signal is subjected to D-A conversion by a D-A converter 439,
The signal is amplified by the amplifier 441 and broadcasted through the speaker 442 as ``This bus is''.

ここで−数構出回路４３６にはメモ９４０４から語句■
の終了アドレスが与えられているから、アドレスカウン
タ４０７の出力が語句■の終了アドレスと一致するとＨ
論理の一致検出信号が出力される。この−数構出信号が
フリップフロップ４３７のリセット端子Ｒに与えられる
ためフリップフロップ４３７はリセットされゲート４３
８が閉じられる。この結果アドレスカウンタ４ｏ７の歩
進動作が一時停止する。Here, the word/phrase from the memo 9404 is written to the -number output circuit 436.
Since the end address of the word "■" is given, if the output of the address counter 407 matches the end address of the word "■", H
A logic match detection signal is output. Since this minus number output signal is applied to the reset terminal R of the flip-flop 437, the flip-flop 437 is reset and the gate 43
8 is closed. As a result, the incrementing operation of the address counter 4o7 is temporarily stopped.

一方一致検出信号はアンドゲート４４３とオアゲート４
３２を通じてフリップフロップ４３３のクロック端子Ｃ
Ｐに与えられる。よってフリップフロップ４３３は再び
セット状態となり出力端子ＱはＬ論理を出力する。従っ
てカウンタ４３４はリセットされ動作状態となる。On the other hand, the coincidence detection signal is the AND gate 443 and the OR gate 4.
Clock terminal C of the flip-flop 433 through 32
given to P. Therefore, the flip-flop 433 becomes set again and the output terminal Q outputs L logic. Therefore, the counter 434 is reset and becomes operational.

ここでアドレスカウンタ４０９は先にカウンタ４３４の
出力端子Ｑ４からパルスを１側群えられ、その状態を一
つ歩進させている。このだめ文章構成メモ９４０５は語
句■に続く他の語句、例えば語句■に対応したデータを
読出している。このデータはアドレスカウンタ４０８に
与えられているからカウンタ４３４にクロックパルスが
１個人力され、出力端子Ｑ１がＨ論理になるとアドレス
カウンタ４０８には語句■に対応したデータがプリセッ
トされる。Here, the address counter 409 first receives pulses from the output terminal Q4 of the counter 434 on the 1 side, and increments the state by one. This useless sentence structure memo 9405 reads data corresponding to other words following the word phrase ■, for example, the word phrase ■. Since this data is given to the address counter 408, one clock pulse is applied to the counter 434, and when the output terminal Q1 becomes H logic, the address counter 408 is preset with data corresponding to the word phrase (2).

このプリセット動作によりメモリ４０４は語句■の先頭
アドレスがアクセスされ、その続出出力がアドレスカウ
ンタ４０７に与えられる。By this presetting operation, the memory 404 is accessed to the first address of the word phrase (■), and its successive outputs are given to the address counter 407.

このようにして順次語句■、■、■、■、■・・・・・
・・・・のように再生され、例えば「このバスは、東京
、新橋、品用、川崎経由横浜行です、危険物は持ち込ま
ないで下さい。」のように放送される。In this way, the words ■, ■, ■, ■, ■...
..., for example, ``This bus is bound for Yokohama via Tokyo, Shinbashi, Shinayo, and Kawasaki. Please do not bring dangerous goods.''

一方案内変更用メモリ４０６からは設定した路線におけ
る始発から第１経由地までの停留所数が読出されている
。この続出出力は一致検出回路４４．４に与えられてい
る。−数構出回路４４４の他方の入力端子にはカウンタ
４４５の計数値が入力されている。カウンタ４４５は車
内案内放送のテープ終了信号を計数している。よって始
発から所定数の停留所を通過すると一致検出回路４４４
は一致信号を出力し、この一致信号によシアドレスカウ
ンタ４１１を一つ歩進させる。アドレスカウンタ４１１
が一つ歩進すると、次の区間の経由地までの停留所数が
メモ９４０６から続出され、−数構出回路４４４に与え
られる。これと共にアドレスカウンタ４１１から出力さ
れるアドレス信号の一部をアドレスカウンタ４０９に与
え続出領域を変更させ、再生すべき語句の組合せを変更
する。つまり語句■を除去した組合せ■、■、■。On the other hand, the number of stops on the set route from the first train to the first stop is read out from the guide change memory 406. This successive output is given to coincidence detection circuit 44.4. - The count value of the counter 445 is input to the other input terminal of the number calculation circuit 444. A counter 445 counts tape end signals of in-vehicle guidance broadcasts. Therefore, when the first train passes a predetermined number of stops, the coincidence detection circuit 444
outputs a match signal, and increments the sear address counter 411 by one based on this match signal. address counter 411
When the number of stops in the next section is incremented by one, the number of stops to the waypoint in the next section is successively outputted from the memo 9406 and given to the minus number construction circuit 444. At the same time, a part of the address signal output from the address counter 411 is applied to the address counter 409 to change the successive area and change the combination of words to be reproduced. In other words, the combination ■, ■, ■ with the word ■ removed.

■・・・・・・・・・のように変更する。■Change as shown below.

尚４４６は零検出回路を示す。この零検出回路は各文章
データ■〜＠の組合せの後にゼロ信号を記憶しておき、
このゼロ信号を検出して単安定マルチバイブレータ４４
７をトリガし、この単安定マルチパイプレーク４４７の
出力パルスをアンドゲート４４３と４４８を通じてフリ
ップフロップ４３３とアドレスカウンター４０９のロー
ド指令端子に与えることにより、ドアが開いている間行
先案内を繰返し放送するようにしている。Note that 446 indicates a zero detection circuit. This zero detection circuit stores a zero signal after each combination of text data ■~@,
Detecting this zero signal, the monostable multivibrator 44
7 and gives the output pulse of this monostable multipipe rake 447 to the flip-flop 433 and the load command terminal of the address counter 409 through the AND gates 443 and 448, thereby repeatedly broadcasting the destination guidance while the door is open. That's what I do.

〈発明の効果〉 以上説明したようにこの発明によればデータ作成器から
各バスに設置した音声再生器にデータを転送するように
構成したから、先に提案した出願のように車内案内用の
磁気テープに行先案内用データを記録する必要がない。<Effects of the Invention> As explained above, according to the present invention, the data is transferred from the data generator to the audio reproducer installed in each bus. There is no need to record destination guidance data on magnetic tape.

よって磁気テープを短かくできそれだけ池の用途に磁気
テープを使うことができる。Therefore, the shorter the magnetic tape can be, the more it can be used for pond purposes.

まだ一旦各メモリ４０３，４０４，４０５゜４０６にデ
ータを転送し、これらメモリ４０３゜４０４．４０５．
４０６を電池等でバックアップしておくことによシ半永
久的に行先案内データを作つことができ便利である。特
に路線毎に設定できるようにしたことによりどの路線に
も使うことができ便利である。Once the data is transferred to each memory 403, 404, 405, 406, these memories 403, 404, 405, .
By backing up 406 with a battery or the like, destination guidance data can be created semi-permanently, which is convenient. It is especially convenient because it can be set for each route, so it can be used for any route.

まだこの発明によればデータの一部を変更する必要があ
るときはデータ作成器の内容を変更し、その変更したデ
ータを各バスに搭載した再生器に転送すればよいからデ
ータの変更が容易である。According to this invention, when it is necessary to change a part of the data, it is only necessary to change the contents of the data generator and transfer the changed data to the regenerator mounted on each bus, making it easy to change the data. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明するだめの波形図、第３図はこ
の発明に用いるメモリの記憶状態を説明するだめの図、
第４図はこの発明によるデータ分の実施例を示すブロッ
ク図である。 １０１：マイクロホン、１ｏ２：テープレコーダ、１０
４：Ａ−Ｄ変換器、１ｏ５：音声メモリ、１０６：アド
レスカウンタ、１ｏ８：音声信号検出回路、１１８：補
助メモ！Ｊ、１２１：文章構成及び文章変更データメモ
リ、１２３：設′・・定１．器、１３ｏ：送出制御手段
。FIG. 1 is a block diagram showing an embodiment of the invention, FIG. 2 is a waveform diagram for explaining the invention in detail, and FIG. 3 is a diagram for explaining the storage state of the memory used in the invention.
FIG. 4 is a block diagram showing an embodiment for data according to the present invention. 101: Microphone, 1o2: Tape recorder, 10
4: A-D converter, 1o5: Audio memory, 106: Address counter, 1o8: Audio signal detection circuit, 118: Auxiliary memo! J, 121: Sentence structure and sentence change data memory, 123: Setting'... Setting 1. 13o: Sending control means.

Claims (1)

【特許請求の範囲】[Claims] （１）Ａ、　　外部から与えられ放送内容を表わす複数
の語句によって構成される音声信号を検出する音声信号
検出手段と、 Ｂ、音声信号が存在する量計数動作するアドレスカウン
タと、 Ｃ０音声信号をディジタル信号に変換するＡ−り変換器
と、 Ｄ、上記アドレスカウンタの計数値によってアドレスが
歩進され上記Ａ−Ｄ変換器のディジタル信号を順次記憶
する音声メモリと、Ｅ、上記音声信号検出手段によって
検出した音声の頭部と終了部に対応する上記アドレスカ
ウンタの計数値を順次記憶する補助メモリと、Ｆ、上記
複数の語句に付した番号を語句の放送順に記憶する文章
構成メモリと、 Ｇ、この文章構成メモリに各語句に対応した番号を表わ
すディジタル信号を与える設定手段と、 Ｈ１上記文章構成メモリに記憶した文章構成データと上
記補助メモリに記憶した語句の頭部と終了部を表わすア
ドレスデータと、音声メ、そりに記憶した音声データを
順次読出して時系列信号として送出する送出制御手段と
、から成る案内放送装置用データ作成器。(1) A. Audio signal detection means for detecting an audio signal composed of a plurality of words and phrases given from the outside and representing broadcast content; B. An address counter that operates to count the amount of audio signals present; and C0 audio signal. an A-to-digital converter for converting into a digital signal; D. an audio memory whose address is incremented according to the count value of the address counter and sequentially stores the digital signal from the A-to-digital converter; and E. an audio signal detection means. an auxiliary memory that sequentially stores the counts of the address counter corresponding to the beginning and end of the voice detected by F; a sentence structure memory that stores the numbers assigned to the plurality of words and phrases in the order in which the words are broadcast; , a setting means for supplying a digital signal representing a number corresponding to each word to this sentence structure memory; A data generator for a guidance broadcasting device, comprising data, an audio memo, and a transmission control means for sequentially reading out the audio data stored in the sled and transmitting it as a time-series signal.