JPS59212061A - Out pulse dial circuit - Google Patents
Out pulse dial circuitInfo
- Publication number
- JPS59212061A JPS59212061A JP58087107A JP8710783A JPS59212061A JP S59212061 A JPS59212061 A JP S59212061A JP 58087107 A JP58087107 A JP 58087107A JP 8710783 A JP8710783 A JP 8710783A JP S59212061 A JPS59212061 A JP S59212061A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dial
- circuit
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/27—Devices whereby a plurality of signals may be stored simultaneously
- H04M1/274—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
- H04M1/2745—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
- H04M1/27495—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips implemented by means of discrete electronic components, i.e. neither programmable nor microprocessor-controlled
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はアウトパルスダイヤル回路に係シ、特に通話時
におけるダイヤル情報の書き換えを行ない得るようにし
たアウトパルスダイヤル回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an outpulse dialing circuit, and more particularly to an outpulse dialing circuit capable of rewriting dialing information during a call.
従来のアウトパルスダイヤル回路におけるダイヤル情報
の記録、読み出し制御回路の一例を第1図に示し説明す
ると°1図において、1は外部からのダイヤルデーター
2と書き込み制御信号2を入力とし、ダイヤルデーター
2が入力されると書き込み制御信号1によ多動作するメ
モリ書き込み制御回路である。そして、4はアドレス指
定用ライトポインター(以下、ライトポインターと略称
する)。An example of a control circuit for recording and reading out dial information in a conventional out-pulse dial circuit is shown in FIG. 1 and will be explained. In FIG. This is a memory write control circuit that operates according to the write control signal 1 when inputted. 4 is a write pointer for addressing (hereinafter abbreviated as write pointer).
5はこのライトポインター4にアドレスをプリセットす
るメモリ書き込み制御回路1からのライトポインタープ
リセット信号、6はメモリ書き込み制御回路1からライ
トポインター4をインクリメントする制御信号、Tはア
ドレスバス、8はダイヤル情報を記憶するメモリ回路、
10,11,12゜13はそれぞれメモリ書き込み制御
回路1からのライトイネーブル信号9によって制御され
メモリ回路8のアドレスにダイヤルデーターを書き込む
ゲート回路である。5 is a write pointer preset signal from the memory write control circuit 1 that presets an address in this write pointer 4, 6 is a control signal from the memory write control circuit 1 that increments the write pointer 4, T is an address bus, and 8 is a dial information memory circuit that stores
Reference numerals 10, 11, 12, and 13 are gate circuits that are controlled by the write enable signal 9 from the memory write control circuit 1 and write dial data to the address of the memory circuit 8, respectively.
14はアドレスバス、15はメモリ読み出し時のアドレ
ス指定用リードポインター(以下、リートポインターと
略称する)、18は外部からのダイヤル要求信号16と
ダイヤルパルス発生制御回路30からのデーターリクエ
スト信号17を入力とするゲート回路、19はこのゲー
ト回路18の出力を入力としリードポインター15に制
御信号32およびリードポインタープリセット信号33
を送出してリードポインター15を制御するメモリ読み
出し制御回路、21,22,23.24はメモリ読み出
し制御回路19からのリードイネーブル信号20によっ
て制御され、メモリ回路8からリードデータ25.2B
、’27.28をそれぞれダイヤルパルス発生制御回路
30にセットするゲート回路、31はダイヤルパルス出
力端子、29はメモリ読み出し制御回路19からダイヤ
ルパルス発生制御回路30に送出されるデーターロード
信号である。14 is an address bus, 15 is a read pointer for specifying an address when reading the memory (hereinafter referred to as read pointer), and 18 is an input for an external dial request signal 16 and a data request signal 17 from a dial pulse generation control circuit 30. A gate circuit 19 inputs the output of this gate circuit 18 and sends a control signal 32 and a read pointer preset signal 33 to the read pointer 15.
The memory read control circuits 21, 22, 23.24 that control the read pointer 15 by sending out the read data 25.2B from the memory circuit 8 are controlled by the read enable signal 20 from the memory read control circuit 19.
, '27.28, respectively, in the dial pulse generation control circuit 30, 31 is a dial pulse output terminal, and 29 is a data load signal sent from the memory read control circuit 19 to the dial pulse generation control circuit 30.
34はシステム制御部で、このシステム制御部34はメ
モリ書き込み制御回路1およびメモリ読み出し制御回路
19にそれぞれ制御信号35および制御信号36を送出
してその動作を制御するように構成されている。34 is a system control section, and this system control section 34 is configured to send a control signal 35 and a control signal 36 to the memory write control circuit 1 and the memory read control circuit 19, respectively, to control their operations.
つぎにこの第1図に示すダイヤルデーターの記録、読み
出し制御回路の動作を第2図を参照して説明する。Next, the operation of the dial data recording/reading control circuit shown in FIG. 1 will be explained with reference to FIG. 2.
この第2図は各部の動作波形を示すタイムチャートで、
(A)はダイヤルデーター(ダイヤル情報)の書き込み
の場合を示したものであシ、(B)はダイヤルデーター
(ダイヤル情報)の読み出しの場合を示したものである
。This figure 2 is a time chart showing the operating waveforms of each part.
(A) shows the case of writing dial data (dial information), and (B) shows the case of reading dial data (dial information).
まず、初期状態において、メモリ書き込み時のライトポ
インター4はメモリ書き込み制御回路1からのライトポ
インタープリセット信号5(第2図((転)の(a)参
照)によってアドレス″″001にプリセットされ、ア
ドレスバスTを通してメモリ回路8のアドレス′00′
を選択する。この態様を第2図(A)の(、)に示す。First, in the initial state, the write pointer 4 during memory writing is preset to the address ""001 by the write pointer preset signal 5 (see (a) in FIG. Address '00' of memory circuit 8 through bus T
Select. This aspect is shown in (,) of FIG. 2(A).
この第2回国の(、)はメモリ4にブランクデーターを
書き込む態様を示し、ADR8*はアドレス100′、
ADR8,はアドレス’01’で、RTはシイ)1サイ
クルの領域を示す。また。This second country (,) indicates the manner in which blank data is written to the memory 4, and ADR8* is the address 100',
ADR8 is an address '01', and RT indicates an area of one cycle. Also.
第2図(A)の(a)におけるINLはイニVヤライズ
を3−
示し、第2図((転)の(、)におけるRTは1桁目書
き込みを示す。INL in (a) of FIG. 2(A) indicates initialization, and RT in (,) of FIG. 2 ((translation)) indicates first digit writing.
そして、メモリ回路8のアドレスにはメモリ書き込み制
御回路1によって第2図(A)の(e)に示すようなブ
ランクデーターが書き込まれる。Then, blank data as shown in FIG. 2(A) (e) is written into the address of the memory circuit 8 by the memory write control circuit 1.
つぎに、外部からダイヤルデーター3が入力されると、
第2図(A)の価)に示すような波形の書き込み制御信
号2によりメモリ書き込み制御回路1が動作し、外部か
らのダイヤルデーター3が第2図(A)の(C)に示す
ライトイネーブル信号9によってゲート回路10,11
,12.13をそれぞれ通してメモリ回路8のアドレス
100′に書き込すれる。Next, when dial data 3 is input from the outside,
The memory write control circuit 1 is activated by the write control signal 2 having a waveform as shown in FIG. Gate circuits 10 and 11 by signal 9
, 12, 13, respectively, and are written to address 100' of the memory circuit 8.
そして、第1桁目の書き込みが終了すると、メモリ書き
込み制御回路1からの制御信号6(第2図(A)の(d
)参照)によりライトポインター4は+1インクリメン
トされ、メモリ回路8のアドレス101′ を選択し、
メモリ回路8のアドレス101′に第2回国の(・)に
示すようなブランクデーターが書き込まれる。When the writing of the first digit is completed, the control signal 6 from the memory write control circuit 1 ((d) in FIG. 2(A)
), the write pointer 4 is incremented by +1, and address 101' of the memory circuit 8 is selected.
Blank data as shown in (.) of the second country is written to address 101' of the memory circuit 8.
−5−^^1
4−
以下、前述と同様に、ダイヤルデーター3の第2桁目以
下がメモリ回路8に書き込まれ、最終ダイヤルデーター
の書き込み終了時には・、ライトポインター4は書き込
みダイヤル桁数+1のメモリアドレスを指しておシ、引
き続き書き込み操作が行なわれない限ルその状態を保持
している。-5-^^1 4- Thereafter, in the same way as described above, the second and subsequent digits of dial data 3 are written to the memory circuit 8, and when the writing of the final dial data is completed, the write pointer 4 will write the number of dial digits to be written + 1. It points to a memory address and retains that state unless another write operation is performed.
つぎに1通常モードのダイヤルデーターの読み出し時の
動作について第2図(B)を参照して説明する。Next, the operation when reading dial data in the 1 normal mode will be explained with reference to FIG. 2(B).
まず、初期状態において、メモリ読み出し時のアドレス
指定用リードポインター(以下、リードポインターと呼
称する)15は、メモリ読み出し制御回路19からのリ
ードポインタープリセット信号33(第2図(B)の(
、)参照)によってアドレス100′にプリセットされ
、アドレスバス14を通してメモリ回路8のアドレス1
00#を選択する。First, in the initial state, the read pointer (hereinafter referred to as read pointer) 15 for specifying an address when reading the memory is activated by the read pointer preset signal 33 (see FIG. 2(B)) from the memory read control circuit 19.
, )) is preset to address 100', and the address 1 of the memory circuit 8 is preset to address 100' through the address bus 14.
Select 00#.
つぎに、外部から第2図(B)の(、)に示すような波
形のダイヤル要求信号16がゲート回路18を通してメ
モリ読み出し制御回路19に入力されると。Next, when a dial request signal 16 having a waveform as shown in (,) in FIG. 2(B) is input from the outside to the memory read control circuit 19 through the gate circuit 18.
6−
このメモリ読み出し制御回路19よシの第2図(B)の
(d)に示すリードイネーブル信号20によシメモリ回
路8からゲート回路21,22,23.24をそれぞれ
通してメモリ回路8のアドレス′00′の内容、すなわ
ち、第1桁目のダイヤルデーターが読み出される。そし
て、このメモリ回路8から読み出されたリードデーター
25.26,27゜28はメモリ読み出し制御回路19
よ如のデーターロード信号29(第2図(B)の(・)
参照)によりダイヤルパルス発生制御回路30にセット
され、予め定められた周期でダイヤルパルス出力端子3
1に第2図(B)の(4)に示すような波形のダイヤル
パルス信号として出力する。ここで、この第2図(B)
の(f)において、t、はプレポーズ時間を示し、t、
は桁間ボーズ時間を示す。DPはダイヤルパルス1桁分
の領域を示す。6- The read enable signal 20 shown in FIG. 2(B) (d) from the memory read control circuit 19 causes the memory circuit 8 to pass through the gate circuits 21, 22, 23, and 24, respectively. The contents of address '00', ie, the dial data of the first digit, are read out. The read data 25, 26, 27° 28 read from this memory circuit 8 is sent to the memory read control circuit 19.
Yoyo data load signal 29 ((・) in Figure 2 (B)
) is set in the dial pulse generation control circuit 30, and the dial pulse output terminal 3 is set at a predetermined period.
1, it is output as a dial pulse signal with a waveform as shown in (4) of FIG. 2(B). Here, this Figure 2 (B)
In (f), t indicates the prepause time, and t,
indicates the interdigit Bose time. DP indicates an area for one digit of dial pulse.
そして、1桁目のダイヤルパルス信号の出力が完了する
と、ダイヤルパルス発生制御回路30から第2図(B)
の(g)に示すような波形のデーターリクエスト信号1
Tが出力される。また、メモリ読み出し制御回路19か
らの制御信号32である第2図(B)の(b)に示すリ
ードポインターインクリメントによシ、リードポインタ
ー15が+1インクリメントされ、メモリ回路8のアド
レス101′を選択し、前述の第1桁目と同様にメモリ
読み出し制御回路19からの第2図(B)の(d)に示
すリードイネーブル信号20によりゲート回路21〜2
4をそれぞれ通してメモリ回路8のアドレス101′の
内容、すなわち、第2桁目のダイヤルデーター25〜2
8がそれぞれ読み出され、ダイヤルパルス発生制御回路
30にセットされ、予め定められた周期でダイヤルパル
ス出力端子31にダイヤルパルス信号として出力する。When the output of the first digit dial pulse signal is completed, the dial pulse generation control circuit 30 outputs the dial pulse signal as shown in FIG. 2(B).
Data request signal 1 with a waveform as shown in (g) of
T is output. Further, according to the read pointer increment shown in FIG. 2(B), which is the control signal 32 from the memory read control circuit 19, the read pointer 15 is incremented by +1, and the address 101' of the memory circuit 8 is selected. However, similarly to the first digit described above, the gate circuits 21 to 2 are activated by the read enable signal 20 shown in FIG.
4 respectively, the contents of the address 101' of the memory circuit 8, that is, the second digit dial data 25 to 2.
8 are respectively read out, set in the dial pulse generation control circuit 30, and output as a dial pulse signal to the dial pulse output terminal 31 at a predetermined period.
以下、同様にメモリ回路8の内容を順次読み出し、この
メモリ回路8から読み出されたデーターがブランクデー
ターとなったときに読み出し動作を完了する。そして、
このモードでは、このように書き込みおよび読み出しが
行なわれるが、この書き込みおよび読み出しの両サイク
ルの関係は。Thereafter, the contents of the memory circuit 8 are sequentially read in the same manner, and the read operation is completed when the data read from the memory circuit 8 becomes blank data. and,
In this mode, writing and reading are performed in this way, but what is the relationship between the writing and reading cycles?
書き込みサイクルを読み出しサイクルが追いかける形と
なシ、書き込み中には読み出しサイクルを行なわないよ
う、システム制御s34よりメモリ書き込み制御回路1
に制御信号35を送出すると共にメモリ読み出し制御回
路19に制御信号36を送出し、これら各制御信号35
.36を通して以上の書き込みおよび読み出し動作は通
話状態。Since the read cycle follows the write cycle, the system control s34 controls the memory write control circuit 1 so that the read cycle is not performed during write.
A control signal 35 is sent to the memory read control circuit 19, and a control signal 36 is sent to the memory read control circuit 19.
.. The above write and read operations through 36 are in a call state.
非通話状態にかかわらず、同様に動作するものである。It operates in the same way regardless of the non-call state.
したがって、この状態で通話中に新たなダイヤルデータ
ーを記録したい場合には、ライトポインター4はプリセ
ットされず保持されているので。Therefore, if you want to record new dial data during a call in this state, the light pointer 4 is not preset and is held.
新たなダイヤルデーターは以前のダイヤルデーターの次
の桁に書き込まれてしまう。The new dial data will be written to the next digit of the previous dial data.
また、このようなアウトパルスダイヤル回路におけるダ
イヤルデーターの記録読出し制御回路においては、新た
なダイヤルデーターは常にメモリのOO番地から書き込
まれなければならないことから、これでは正確なダイヤ
ルデーターを記録することはできないという欠点がある
。また、同時にダイヤルデーターの書き込み時、通話状
態であ−9−へ八−
るにもかかわらず、ダイヤルパルス出力端子からダイヤ
ルパルス信号が出力され、通話者に対して耳ざわりな雑
音となったシ、交換機の誤動作をまねく原因となるとい
う欠点を有している。In addition, in the dial data recording/reading control circuit in such an outpulse dial circuit, new dial data must always be written from memory address OO, so it is impossible to record accurate dial data. The drawback is that it cannot be done. At the same time, when writing dial data, a dial pulse signal was output from the dial pulse output terminal even though the caller was in a telephone call state, causing audible noise to the caller. This has the disadvantage of causing malfunction of the switching equipment.
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は通話中であっても新たなダイヤルデーターを正確にし
てかつ他に障害を及ぼすことなく記録することができる
アウトパルスダイヤル回路を提供することにある。In view of the above points, the present invention has been made to solve such problems and eliminate such drawbacks, and its purpose is to make new dialing data accurate even during a call and to prevent other interference. The object of the present invention is to provide an out-pulse dial circuit that can record without affecting the output.
このような目的を達成するため、本発明は非通話時と通
話時を切換えるためのモード切換手段と。In order to achieve such an object, the present invention provides a mode switching means for switching between a non-call time and a call time.
このモード切換手段に供給される入力信号によシダイヤ
ル情報を記憶するメモリ回路のライトポインターをプリ
セットする手段と、上記入力信号を受けて上記メモリ回
路からのダイヤル情報読出しを禁止する手段とを備え、
通話時に上記メモリ回路の書換を行い得ゐようにしたも
のである。comprising means for presetting a write pointer of a memory circuit that stores dial information according to an input signal supplied to the mode switching means, and means for inhibiting reading of dial information from the memory circuit in response to the input signal;
The memory circuit can be rewritten during a call.
10− 以下1図面に基づき本発明の実施例を詳細に説明する。 10- Embodiments of the present invention will be described in detail below based on one drawing.
第3図は本発明によるアウトパルスダイヤル回路の一実
施例を示す回路図で、説明に必要な部分のみを示す。FIG. 3 is a circuit diagram showing an embodiment of an outpulse dial circuit according to the present invention, and only the parts necessary for explanation are shown.
この第3図において第1図と同一符号のものは和尚部分
を示し、37は記録モード信号、38はこの記録モード
信号3Tを入力とするモード切換えのだめの7リツプフ
ロツプで、このフリップフロップ38は非通話時と通話
時を切換えるためのモード切換手段を構成している。3
9は記録モード信号37とメモリ書き込み制御回路1.
からのライトポインタープリセント信号5を入力とする
ゲート回路で、このゲート回路39からの制御信号40
によってラインポインター4を制御するように構成され
ている。そして、このゲート回路39と制御信号40は
上記モード切換手段に供給される入力信号によシダイヤ
ル情報を記憶するメモリ回路8のライトポインター4を
プリセットする手段を構成している。42はフリップフ
ロップ38の′互′出力信号41とゲート回路1Bの出
力を入力とし両人力の論理積をとシ、出力をメモリ読み
出し制御回路19に送出するゲート回路で、このゲート
回路42は上記切換手段からの出力信号を受けてメモリ
回路8からのダイヤル情報読み出しを禁止する手段を構
成している。そして、通話時にメモリ回路8の書換えを
行い得るように構成されている。In FIG. 3, the same reference numerals as in FIG. 1 indicate the priest part, 37 is a recording mode signal, 38 is a 7-lip-flop for mode switching which inputs this recording mode signal 3T, and this flip-flop 38 is a non-conducting flip-flop. It constitutes a mode switching means for switching between the time of a call and the time of a call. 3
9 is a recording mode signal 37 and a memory write control circuit 1.
This is a gate circuit that receives the light pointer precent signal 5 from the gate circuit 39, and receives the control signal 40 from the gate circuit 39.
It is configured to control the line pointer 4 by. The gate circuit 39 and the control signal 40 constitute means for presetting the write pointer 4 of the memory circuit 8 which stores the serial information according to the input signal supplied to the mode switching means. Reference numeral 42 denotes a gate circuit which inputs the ``mutual'' output signal 41 of the flip-flop 38 and the output of the gate circuit 1B, performs a logical product of both signals, and sends the output to the memory read control circuit 19. It constitutes a means for inhibiting reading of dial information from the memory circuit 8 in response to an output signal from the switching means. The memory circuit 8 is configured so that it can be rewritten during a call.
つぎにこの第3図に示す実施例の動作を各部の動作波形
を示すタイムチャートである第4図を参照して説明する
。Next, the operation of the embodiment shown in FIG. 3 will be explained with reference to FIG. 4, which is a time chart showing operating waveforms of each part.
まず1通常モード、すなわち、非通話時は第4図(ml
に示すような記録モード信号37を入力とするモード/
切換えのだめの7リツプフロツプ38はリセット状態に
あシ、このためその″り′出力信号41(第4図(c)
参照)は′Hルベルであシ、ゲート回路42はオフ状態
であシ、外部からのダイヤル要求信号16を受は付ける
状態にある。また、外部からの記録モード信号3Tは第
4図(、)に示すように、1Lルベルであるため、ゲー
ト回11−
路39はメモリ書き込み制御回路1からのライトポイン
タープリセント信号5を受は付ける状態になっている。First, 1 normal mode, that is, when not talking, as shown in Figure 4 (ml
A mode in which the recording mode signal 37 as shown in FIG.
The switching circuit 7 lip-flop 38 is in the reset state, so that its output signal 41 (FIG. 4(c)) is
) is in the 'H level, the gate circuit 42 is in the OFF state, and is in the state of accepting and accepting the dial request signal 16 from the outside. Furthermore, since the recording mode signal 3T from the outside is 1L level as shown in FIG. It is ready to be attached.
したがって、この第3図に示す実施例の回路は第1図に
示す従来の書き込みおよび読み出し動作と全く同様の機
能を満足することは明らかである。Therefore, it is clear that the circuit of the embodiment shown in FIG. 3 satisfies the same functions as the conventional write and read operations shown in FIG.
つぎに1本発明における記録モード時の動作について説
明する。まず、外部より第4図の(、)に示すような波
形の記録モード信号37が入力されると、ゲート回路3
日を通してライトポインター4がアドレス100′にプ
リセットされる。また、この記録モード信号37によシ
フリップフロップ38はセット状態となシ、その1り“
出力信号41は第4図(、)に示すように、′H″レベ
ルから″″LLルベルシ、記録モード時における読み出
し動作を禁止している。なお、ゲート回路39から出力
される制御信号40であるライトポインタープリセント
信号を示す第4図(b)の(イ)はライトポインタープ
リセット時点を示し、また、フリップフロップ370′
ζ“出力信号41を示す第4図(、)の12−
(ロ)はダイヤル要求信号16の受付状態を示し、(ハ
)は読み出し禁止時点を示す。Next, the operation in the recording mode according to the present invention will be explained. First, when a recording mode signal 37 having a waveform as shown in (,) in FIG. 4 is input from the outside, the gate circuit 3
Throughout the day, the light pointer 4 is preset to address 100'. Also, this recording mode signal 37 causes the flip-flop 38 to be in the set state.
As shown in FIG. 4(,), the output signal 41 changes from the ``H'' level to ``LL level'', prohibiting the read operation in the recording mode. (a) in FIG. 4(b) showing a certain light pointer precent signal shows the light pointer preset time, and also shows the light pointer preset time, and the flip-flop 370'
4(a) showing the ζ" output signal 41, 12-(b) indicates the acceptance state of the dial request signal 16, and (c) indicates the time when reading is prohibited.
この状態で、ダイヤルデーターの書き込み動作を行なう
のであるが、その書き込み時の動作は。In this state, the dial data is written, but the operation when writing is as follows.
通常モードの場合の動作と全く同様に行なわれるので、
ここでの説明を省略する。しかし、読み出し動作はゲー
ト回路42によって、外部からのダイヤル要求信号16
およびダイヤルパルス発生制御回路30よりのデーター
リクエスト信号1Tがメモリ読み出し制御回路19に入
力されないよう禁止されているため1通常のモードのよ
うに読み出し動作が行なわれることはない。The operation is exactly the same as in normal mode, so
The explanation here will be omitted. However, the read operation is performed by the gate circuit 42 using the external dial request signal 16.
Since the data request signal 1T from the dial pulse generation control circuit 30 is prohibited from being input to the memory read control circuit 19, no read operation is performed as in the normal mode.
かくして1通話中であっても新たなダイヤルデーターを
正確にしてかつ他に障害をおよぼすことなく記録するこ
とができる。そして、記録モード信号3Tは通常動作モ
ードでは使用しない記録用キーを設けても実現すること
ができることは明らかである。また、この方法はアウト
パルスダイヤル用回路のみでなく、短縮ダイヤル機構を
有するアウトパルスダイヤル用回路にも応用できるもの
である。In this way, even during a single call, new dialing data can be recorded accurately and without causing any trouble to others. It is clear that the recording mode signal 3T can also be realized by providing a recording key that is not used in the normal operation mode. Furthermore, this method can be applied not only to outpulse dialing circuits but also to outpulse dialing circuits having a speed dial mechanism.
以上説明したように1本発明によれば1通話中であって
も新たなダイヤルデーターを正確にしてかつ他に障害を
及ぼすことなく記録することができるので、実用上の効
果は極めて大である。As explained above, according to the present invention, new dial data can be recorded accurately and without causing any trouble to others even during a single call, so the practical effect is extremely large. .
第1図は従来のアウトパルスダイヤル回路におけるダイ
ヤルデーターの記録読出し制御回路の一例を示す回路図
、第2図は第1図の動作説明に供するタイムチャート、
第3図は本発明によるアウトパルスダイヤル回路の一実
施例を示す回路図。
第4図は第3図に示す実施例の動作説明に供するタイム
チャートである。
8・・・・メモリ回路、38・・・・フリツプフロップ
、39.42・・・・ゲート回路。
特杵出願人 岩崎通信機株式会社
代 理 人 山 川 政 樹(ほか1名)15−
第1図FIG. 1 is a circuit diagram showing an example of a dial data recording/reading control circuit in a conventional out-pulse dial circuit; FIG. 2 is a time chart for explaining the operation of FIG. 1;
FIG. 3 is a circuit diagram showing an embodiment of an outpulse dial circuit according to the present invention. FIG. 4 is a time chart for explaining the operation of the embodiment shown in FIG. 8...Memory circuit, 38...Flip-flop, 39.42...Gate circuit. Special pestle applicant: Iwasaki Tsushinki Co., Ltd. Representative: Masaki Yamakawa (and one other person) 15- Figure 1
Claims (1)
このモード切換手段に供給される入力信号によシダイヤ
ル情報を記憶するメモリ回路のライトポインターをプリ
セットする手段と、前記モード切換手段からの出力信号
を受けて前記メモリ回路からのダイヤル情報の読み出し
を禁止する手段とを具備し、通話時に前記メモリ回路の
書き換えを行ない得るようにしたことを特徴とするアウ
トパルスダイヤル回路。mode switching means for switching between non-call time and call time;
Means for presetting a write pointer of a memory circuit for storing dial information in response to an input signal supplied to the mode switching means, and prohibiting reading of dial information from the memory circuit in response to an output signal from the mode switching means. 1. An outpulse dialing circuit comprising means for rewriting the memory circuit during a call.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087107A JPS59212061A (en) | 1983-05-18 | 1983-05-18 | Out pulse dial circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087107A JPS59212061A (en) | 1983-05-18 | 1983-05-18 | Out pulse dial circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59212061A true JPS59212061A (en) | 1984-11-30 |
Family
ID=13905717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58087107A Pending JPS59212061A (en) | 1983-05-18 | 1983-05-18 | Out pulse dial circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59212061A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211348A (en) * | 1985-07-09 | 1987-01-20 | Canon Inc | Electronic apparatus |
JPS63181552A (en) * | 1987-01-22 | 1988-07-26 | Matsushita Electric Ind Co Ltd | Telephone set |
-
1983
- 1983-05-18 JP JP58087107A patent/JPS59212061A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211348A (en) * | 1985-07-09 | 1987-01-20 | Canon Inc | Electronic apparatus |
JPS63181552A (en) * | 1987-01-22 | 1988-07-26 | Matsushita Electric Ind Co Ltd | Telephone set |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4016409A (en) | Longitudinal parity generator for use with a memory | |
US4365328A (en) | Device for switching digital data | |
JPS59212061A (en) | Out pulse dial circuit | |
KR100253565B1 (en) | Data input and output circuit of synchronous memory device | |
US5043825A (en) | Intermediate picture field storage system for slow motion playback of video tape recording | |
KR100503189B1 (en) | Access circuit | |
JP2999877B2 (en) | Access method to time switch, write access method to call path memory, read access method to call path memory, time switch, time switch matrix, time division communication path, and time division digital electronic exchange | |
JP2908890B2 (en) | Large-scale channel, access method to each control memory, and read access method to each channel memory | |
JP2570137B2 (en) | Programmable array logic | |
JPS61246848A (en) | Operation hysteresis storage circuit | |
SU1265780A1 (en) | Interface for linking digital computer and information store | |
JPS623504B2 (en) | ||
JPH04149896A (en) | Method for controlling data writing in ram | |
JPS5919376B2 (en) | Buffer memory control method | |
KR100315904B1 (en) | Circuit of Preventing Error Operation of the Tone Sender Logic | |
SU1277434A1 (en) | Device for switching subscriber's lines | |
JPH0783513B2 (en) | Semiconductor memory device | |
JPH0591454A (en) | Input/output device for storage of video signal | |
JPS58105474A (en) | Storage device | |
JPH03228158A (en) | Storage device | |
JPH01236897A (en) | Storage memory control circuit | |
JPH03278393A (en) | Semiconductor memory device | |
JPS6148175B2 (en) | ||
JPH01270483A (en) | Time division channel switching memory | |
JPS6052462B2 (en) | Memory control method |