JPS5921061B2 - 演算処理装置の暴走検知及び復帰装置 - Google Patents
演算処理装置の暴走検知及び復帰装置Info
- Publication number
- JPS5921061B2 JPS5921061B2 JP55039111A JP3911180A JPS5921061B2 JP S5921061 B2 JPS5921061 B2 JP S5921061B2 JP 55039111 A JP55039111 A JP 55039111A JP 3911180 A JP3911180 A JP 3911180A JP S5921061 B2 JPS5921061 B2 JP S5921061B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- microcomputer
- arithmetic processing
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、所定のルーチンに従つて周期的な演算処理を
可能とする演算処理装置例えば、マイクロコンピュータ
における処理の乱れすなわち暴走を検知し、もとに復帰
させる装置に関するものである。
可能とする演算処理装置例えば、マイクロコンピュータ
における処理の乱れすなわち暴走を検知し、もとに復帰
させる装置に関するものである。
以下本発明をマイクロコンピュータの例に従つて説明す
る。
る。
マイクロコンピュータ(以下、マイコンと称する)が、
一定のプログラムにしたがつて周期的な演算処理を行う
際、マイコンがノイズなどの何らかの理由により誤動作
を起し、正しい処理をしなくなることがある。
一定のプログラムにしたがつて周期的な演算処理を行う
際、マイコンがノイズなどの何らかの理由により誤動作
を起し、正しい処理をしなくなることがある。
これを暴走というが、このような場合、一般的にはマイ
コンをリセットして正常状態に復帰させる。したがって
、本発明の目的は、この種演算処理装置すなわちマイコ
ンがある一定周期の処理を行なっている場合にマイコン
が暴走したことをマイコンの周期の乱れより自動的に検
知して、マイコンにリセットをかけ正常状態に復帰させ
る装置を提供することにある。
コンをリセットして正常状態に復帰させる。したがって
、本発明の目的は、この種演算処理装置すなわちマイコ
ンがある一定周期の処理を行なっている場合にマイコン
が暴走したことをマイコンの周期の乱れより自動的に検
知して、マイコンにリセットをかけ正常状態に復帰させ
る装置を提供することにある。
以下、図面を参照して本発明を実施例に基づいて説明す
る。
る。
第1図は本発明の実施例の概略図であり、第2図はマイ
コン20から周期的にイニシャルパルスPoを発する際
のフローチャートである。
コン20から周期的にイニシャルパルスPoを発する際
のフローチャートである。
マイコンのイニシャルパルスPoは第2図に示すフロー
チャートに従つて処理ルーチンに入る前にマイコンのポ
ートPoを一定時間だけかつ周期的に高レベルとするこ
とによつて発する。
チャートに従つて処理ルーチンに入る前にマイコンのポ
ートPoを一定時間だけかつ周期的に高レベルとするこ
とによつて発する。
すなわちマイコン2口の処理ルーチンの処理時間が一定
としておけば、このイニシャルパルスPOは周期的に発
することになる。第1図において、10は発振器、20
はマイコン、31および32は第1と第2の2進カウン
タ、40は非論理和回路である。
としておけば、このイニシャルパルスPOは周期的に発
することになる。第1図において、10は発振器、20
はマイコン、31および32は第1と第2の2進カウン
タ、40は非論理和回路である。
また、以下の説明において発振器10の周期をT,マイ
コン20の正常動作時のイニシヤルパルスPOの周期を
Aとする。
コン20の正常動作時のイニシヤルパルスPOの周期を
Aとする。
本実施例において第1の2進カウンタ31はりセツト端
子RESにマイコン20のイニシャルパルスPOが入力
され、Q1端子から第1のパルスP1を出力する。
子RESにマイコン20のイニシャルパルスPOが入力
され、Q1端子から第1のパルスP1を出力する。
この第1のパルスP,の周期2×T,(但しlは正の整
数)はりセツト端子RESに入力されるマイコン20の
イニシヤルパルスPOの周期Aよりも長く設定されてい
る。したがつて本実施例においては第1の2進カウンタ
31は第1のパルスP1を発する以前にりセツトがかか
りQ1端子は常に低レベルを維持している。また、第2
の2進カウンタ32は第1の2進カウンタ31のQ2端
子から出力される第2のパルスPOでりセツトされる。
したがつて、第2の2進カウンタ32から出力される第
3のパルスP3の周期2n><T(但しnは正の整数)
を第1の2進カウンタ31の第2のパルスP2の周期2
n1XT(但しmは正の整数)よりも長く設定すれば、
第2の2進カウンタ32のQ3端子から出力される第3
のパルスP3は正常動作の間、常に低レベルを維持する
。
数)はりセツト端子RESに入力されるマイコン20の
イニシヤルパルスPOの周期Aよりも長く設定されてい
る。したがつて本実施例においては第1の2進カウンタ
31は第1のパルスP1を発する以前にりセツトがかか
りQ1端子は常に低レベルを維持している。また、第2
の2進カウンタ32は第1の2進カウンタ31のQ2端
子から出力される第2のパルスPOでりセツトされる。
したがつて、第2の2進カウンタ32から出力される第
3のパルスP3の周期2n><T(但しnは正の整数)
を第1の2進カウンタ31の第2のパルスP2の周期2
n1XT(但しmは正の整数)よりも長く設定すれば、
第2の2進カウンタ32のQ3端子から出力される第3
のパルスP3は正常動作の間、常に低レベルを維持する
。
そして低レベルのパルスP1および低レベルのパルスP
3が非論理和回路40に入力され、高レベルの出力パル
スPRを出力する。ここでマイコン20はりセツト信号
として負のパルスを受けるように構成し、その結果マイ
コン20はりセツトがかからない。一方、マイコン20
がノイズ、故障などの原因でソフトウエアが暴走した時
は、後述するとおりりセツト信号発生回路、本実施例で
は非論理オロ回路40の出力パルスすなわちりセツト信
号PRが低レベルになり、マイコン20にりセツトがか
かってマイコン20はスタートより復帰することとなる
。例えば、ソフトウエアの暴走によりマイコン20のイ
ニシヤルパルスPOの周期が長くなり第1の2進カウン
タ31に最後にりセツトがかかつてから27−1XTな
る時間が経過すると、第1の2進ノカウンタ31のQ1
端子からの第1のパルスP1が高レベルになり、非論理
和回路40の出力パルスPRが低レベルとなつてマイコ
ン20にりセツトがかかる。
3が非論理和回路40に入力され、高レベルの出力パル
スPRを出力する。ここでマイコン20はりセツト信号
として負のパルスを受けるように構成し、その結果マイ
コン20はりセツトがかからない。一方、マイコン20
がノイズ、故障などの原因でソフトウエアが暴走した時
は、後述するとおりりセツト信号発生回路、本実施例で
は非論理オロ回路40の出力パルスすなわちりセツト信
号PRが低レベルになり、マイコン20にりセツトがか
かってマイコン20はスタートより復帰することとなる
。例えば、ソフトウエアの暴走によりマイコン20のイ
ニシヤルパルスPOの周期が長くなり第1の2進カウン
タ31に最後にりセツトがかかつてから27−1XTな
る時間が経過すると、第1の2進ノカウンタ31のQ1
端子からの第1のパルスP1が高レベルになり、非論理
和回路40の出力パルスPRが低レベルとなつてマイコ
ン20にりセツトがかかる。
またマイコン20のイニシヤルパルスPOの周期が短か
くなり、Q2端子からの第2のパルスP2が発せられる
以前すなわち、2m−1XT時間経過前にイニシャルパ
ルスPOが発生され2進カウンタ31がりセツトされる
と、第1の2進カウンタのQ2端子が低レベルのままと
なり、第2の2進カウンタ32にりセツトがかからない
。その結果、第2の2進カウンタ32のQ3端子からの
第3のパルスP3が高レベルになり、非論理和回路40
の出力パルスPRが低レベルとなつてマイコン20にり
セツトがかかる。つまり、2mxT〈2nxT<A<2
1XTとなるように、M,n,lを選ぶ少なくとも2個
の2進カウンタを構成することにより、マイコン20の
処理ルーチン時間Aが2ト1×Tより長くなつた場合も
しくは2m−1XTより短かくなつた場合にはマイコン
20にりセツトがかかり、マイコン20はスタートより
復帰することになる。
くなり、Q2端子からの第2のパルスP2が発せられる
以前すなわち、2m−1XT時間経過前にイニシャルパ
ルスPOが発生され2進カウンタ31がりセツトされる
と、第1の2進カウンタのQ2端子が低レベルのままと
なり、第2の2進カウンタ32にりセツトがかからない
。その結果、第2の2進カウンタ32のQ3端子からの
第3のパルスP3が高レベルになり、非論理和回路40
の出力パルスPRが低レベルとなつてマイコン20にり
セツトがかかる。つまり、2mxT〈2nxT<A<2
1XTとなるように、M,n,lを選ぶ少なくとも2個
の2進カウンタを構成することにより、マイコン20の
処理ルーチン時間Aが2ト1×Tより長くなつた場合も
しくは2m−1XTより短かくなつた場合にはマイコン
20にりセツトがかかり、マイコン20はスタートより
復帰することになる。
第3図は、本発明に係る別の実施例の詳細な回路図であ
る。
る。
本実施例に於いて、発振器10の代りにマイコン20の
基準クロツクパルスを採用し、その周期Tは2.5μs
であり、マイコン20の処理ルーチン時間Aは50ms
とした例を示す。
基準クロツクパルスを採用し、その周期Tは2.5μs
であり、マイコン20の処理ルーチン時間Aは50ms
とした例を示す。
また実施例に於いて2m×T〈2n><T〈2!×Tを
満たすM,n,lを一例としてm=13,n=14,1
=17とし、入手容易なカウンタの分周段に制限がある
ことから前記実施例の第1のカウンタ31に相当する部
分を2つのカウンタ33および34で構成してある。図
に於いて、33はクロスパルスとしてマイコン20の基
準クロツクパルスPcを受け、りセツトパルスとしてマ
イコン20のイニシヤルパルスPOを受け、出力パルス
として出力端子QlOからはクロツク端子に入力された
基準クロツクパルスPcの周期を210倍したパルスP
lOが出力され、出力端子Ql3からは基準クロツクパ
ルスPcの周期を213倍したパルスPl3が出力され
る。
満たすM,n,lを一例としてm=13,n=14,1
=17とし、入手容易なカウンタの分周段に制限がある
ことから前記実施例の第1のカウンタ31に相当する部
分を2つのカウンタ33および34で構成してある。図
に於いて、33はクロスパルスとしてマイコン20の基
準クロツクパルスPcを受け、りセツトパルスとしてマ
イコン20のイニシヤルパルスPOを受け、出力パルス
として出力端子QlOからはクロツク端子に入力された
基準クロツクパルスPcの周期を210倍したパルスP
lOが出力され、出力端子Ql3からは基準クロツクパ
ルスPcの周期を213倍したパルスPl3が出力され
る。
その結果、この2進カウンタ33の周期は20.28m
sとなる。一方、34はクロツクパルスとして前記2進
カウンタ33のQlO端子から出力されたパルスPlO
を受け、りセツトパルスとしてマイコン20のイニシヤ
ルパルスPOを受け、出力パルスとして出力端子Q7か
らクロツク端子に入力されたパルス周期の27倍したパ
ルスPl7が出力される。その結果、この2進カウンタ
34の周期は327.68msとなる。
sとなる。一方、34はクロツクパルスとして前記2進
カウンタ33のQlO端子から出力されたパルスPlO
を受け、りセツトパルスとしてマイコン20のイニシヤ
ルパルスPOを受け、出力パルスとして出力端子Q7か
らクロツク端子に入力されたパルス周期の27倍したパ
ルスPl7が出力される。その結果、この2進カウンタ
34の周期は327.68msとなる。
また32はクロツクパルスとしてマイコン20の基準ク
ロツクパルスPcを受け、りセツトパルスとして前記2
進カウンタ33で出力端子Ql3から出力されたPl3
を受け、出力パルスとしてクロツク端子に入力されたパ
ルス周期の214倍したパルスPl4が出力端子Ql4
から出力される。その結果、この2進カウンタ34の周
期は40.56msとなる。2進カウンタ32および3
4から出力されるパルスPl4およびPl7は、それぞ
れダイオードを介してトランジスタTRlのスイツチン
グパルスとして働き、トランジスタTRlの出力パルス
TRがマイコン20のりセツトパルスとなる。
ロツクパルスPcを受け、りセツトパルスとして前記2
進カウンタ33で出力端子Ql3から出力されたPl3
を受け、出力パルスとしてクロツク端子に入力されたパ
ルス周期の214倍したパルスPl4が出力端子Ql4
から出力される。その結果、この2進カウンタ34の周
期は40.56msとなる。2進カウンタ32および3
4から出力されるパルスPl4およびPl7は、それぞ
れダイオードを介してトランジスタTRlのスイツチン
グパルスとして働き、トランジスタTRlの出力パルス
TRがマイコン20のりセツトパルスとなる。
最初に、マイコン20が暴走した結果プログラム周期が
長くなつた時の回路動作を第4図を参照して説明する。
長くなつた時の回路動作を第4図を参照して説明する。
先ず、マイコン20が正常時は、2進カウンタ34から
出力されるパルスPl7の半周期が163.84msに
対し、2進カウンタ34にりセツトが50msごとにか
かる為、2進カウンタ34のパルスPl7は出力されず
、トランジスタTRlは非導通状態となる。
出力されるパルスPl7の半周期が163.84msに
対し、2進カウンタ34にりセツトが50msごとにか
かる為、2進カウンタ34のパルスPl7は出力されず
、トランジスタTRlは非導通状態となる。
その結果、パルスPRは高レベルにあり、マイコン20
にはりセツトがかからない。ところで、マイコン20の
プログラム周期が長くなり、マイコン20のイニシャル
パルスPOの周期が163.84msを超えると、2進
カウンタ(から出力されるパルスPl7をりセツトでき
ず、2進カウンタ34の出力からパルスPl7が現れ、
トランジスタTRlが導通状態となる。その結果、トラ
ンジスタTRlの出力パルスが低レベルになりマイコン
20はりセツトされる。次に、マイコン20が暴走した
結果、プログラム周期が短くなつた時の回路動作を第4
図を考照して説明する。
にはりセツトがかからない。ところで、マイコン20の
プログラム周期が長くなり、マイコン20のイニシャル
パルスPOの周期が163.84msを超えると、2進
カウンタ(から出力されるパルスPl7をりセツトでき
ず、2進カウンタ34の出力からパルスPl7が現れ、
トランジスタTRlが導通状態となる。その結果、トラ
ンジスタTRlの出力パルスが低レベルになりマイコン
20はりセツトされる。次に、マイコン20が暴走した
結果、プログラム周期が短くなつた時の回路動作を第4
図を考照して説明する。
先ず、マイコン20が正常の時は、2進カウンタ32か
ら出力されるパルスPl4はパルスPl3で常時りセツ
トされる為、パルスPl4は出力されずマイコン20は
りセツトされない。
ら出力されるパルスPl4はパルスPl3で常時りセツ
トされる為、パルスPl4は出力されずマイコン20は
りセツトされない。
ここで、マイコン20のプログラム周期が短い方に暴走
し、マイコン20のイニシャルパルスPOの周期が10
.14ms以下になると、2進カウンタ33は常時りセ
ツトされ、パルスPl3が出力されない為に2進カウン
タ32にはりセツトがかからない。その結果、2進カウ
ンタ32からパルスPl4が出力され、トランジスタT
Rlを導通状態としてマイコン20をりセツトする。以
上のように、本発明はマイコン20の処理ルーチンを一
定とし、その結果としてイニシヤルパルスPOの周期を
一定にすることにより、マイコン20がノイズ、故障な
どの原因でマイコン20のプログラム周期が暴走した時
に自動的にそれを検知し、マイコン20を復帰させる。
し、マイコン20のイニシャルパルスPOの周期が10
.14ms以下になると、2進カウンタ33は常時りセ
ツトされ、パルスPl3が出力されない為に2進カウン
タ32にはりセツトがかからない。その結果、2進カウ
ンタ32からパルスPl4が出力され、トランジスタT
Rlを導通状態としてマイコン20をりセツトする。以
上のように、本発明はマイコン20の処理ルーチンを一
定とし、その結果としてイニシヤルパルスPOの周期を
一定にすることにより、マイコン20がノイズ、故障な
どの原因でマイコン20のプログラム周期が暴走した時
に自動的にそれを検知し、マイコン20を復帰させる。
第1図は本発明の一実施例装置の構成図、第2図は演算
処理装置における出力パルスPOを周期的にさせる一例
のフローチヤート、第3図は本発明の他の一実施例装置
の構成図、第4図は、第3図装置の各部出力のタイミン
グを示す図である。 10・・・発振器、20・・・演算処理装置、31,3
233および34・・・2進カウンタ、40・・・非論
理和回路、Pm,pn,pl,plO,pl3,pl4
およびPl7・・・2進カウンタ出力パルス、PO・・
・マイコンのイニシャルパルス、Pc・・・クロツクパ
ルス、PR・・・マイコンのりセツト信号。
処理装置における出力パルスPOを周期的にさせる一例
のフローチヤート、第3図は本発明の他の一実施例装置
の構成図、第4図は、第3図装置の各部出力のタイミン
グを示す図である。 10・・・発振器、20・・・演算処理装置、31,3
233および34・・・2進カウンタ、40・・・非論
理和回路、Pm,pn,pl,plO,pl3,pl4
およびPl7・・・2進カウンタ出力パルス、PO・・
・マイコンのイニシャルパルス、Pc・・・クロツクパ
ルス、PR・・・マイコンのりセツト信号。
Claims (1)
- 1 一定の処理時間をもつ所定のルーチンに従って繰返
し演算処理を行なう演算処理装置において、上記ルーチ
ンの演算処理の終了と対応してイニシャルパルスを作成
するパルス作成手段と、上記ルーチンの処理時間よりも
短い一定間隔をもつクロックパルスを発生するパルス発
生手段と、上記クロックパルスを常時計数し、この計数
値を上記イニシャルパルスが入力されることによつてク
リアし、このクリアしたときに計数していたクリア計数
値よりも大きい値に設定した第1計数値と、前記クリア
計数値よりも小さい値に設定した第2計数値とをそれぞ
れ計数したとき第1と第2パルスを各々別個に発生する
第1カウンタと、上記クロックパルスを常時計数し、こ
の計数値を上記第1カウンタの第2パルスが入力される
ことによつてクリアし、上記クリア計数値よりも小さく
第2計数値よりも大きい値に設定した第3計数値を計数
したとき第3パルスを発生する第2カウンタと、上記第
1パルスと第3パルスの論理和により上記演算処理装置
の演算処理を上記ルーチンの開始位置に戻す論理和手段
とを備えてなる演算処理装置の暴走検知および復帰装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55039111A JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55039111A JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56137450A JPS56137450A (en) | 1981-10-27 |
JPS5921061B2 true JPS5921061B2 (ja) | 1984-05-17 |
Family
ID=12543961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55039111A Expired JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5921061B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3207633A1 (de) * | 1982-02-26 | 1983-09-15 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur ueberwachung eines mikroprozessors |
JPS60214050A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
JPS60214051A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
-
1980
- 1980-03-28 JP JP55039111A patent/JPS5921061B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56137450A (en) | 1981-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
US4151522A (en) | Count discriminating fire detection system | |
US4586180A (en) | Microprocessor fault-monitoring circuit | |
JPS5921061B2 (ja) | 演算処理装置の暴走検知及び復帰装置 | |
JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
JPH06204993A (ja) | クロック断検出回路 | |
CA1039366A (en) | Digital repetition rate check circuit | |
JPH0749879Y2 (ja) | 二値化信号出力装置 | |
SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
JP3144811B2 (ja) | 監視タイマ回路 | |
SU1649523A1 (ru) | Счетчик с контролем | |
KR920007509B1 (ko) | 마이크로 프로세서의 폭주감시회로 | |
JP2580824B2 (ja) | クロック障害検出回路 | |
JPH04367944A (ja) | 故障検出方法および装置 | |
JPS6347083Y2 (ja) | ||
SU711575A2 (ru) | Устройство выдачи текущего кода временного интервала | |
SU717745A1 (ru) | Устройство управлени периодом тактовых синхроимпульсов цифровой вычислительной системы | |
JP2826883B2 (ja) | 信号の時間間隔監視装置 | |
RU1809420C (ru) | Генератор тактов и стробов дл устройства программного управлени | |
JPH0226427B2 (ja) | ||
JPS61274514A (ja) | 接点出力計数方法および装置 | |
SU921093A1 (ru) | Пересчетное устройство | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
JP3025318U (ja) | リセット信号発生装置 | |
JP3312543B2 (ja) | Cpu監視回路 |