JPS5921061B2 - 演算処理装置の暴走検知及び復帰装置 - Google Patents
演算処理装置の暴走検知及び復帰装置Info
- Publication number
- JPS5921061B2 JPS5921061B2 JP55039111A JP3911180A JPS5921061B2 JP S5921061 B2 JPS5921061 B2 JP S5921061B2 JP 55039111 A JP55039111 A JP 55039111A JP 3911180 A JP3911180 A JP 3911180A JP S5921061 B2 JPS5921061 B2 JP S5921061B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- microcomputer
- arithmetic processing
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、所定のルーチンに従つて周期的な演算処理を
可能とする演算処理装置例えば、マイクロコンピュータ
における処理の乱れすなわち暴走を検知し、もとに復帰
させる装置に関するものである。
可能とする演算処理装置例えば、マイクロコンピュータ
における処理の乱れすなわち暴走を検知し、もとに復帰
させる装置に関するものである。
以下本発明をマイクロコンピュータの例に従つて説明す
る。
る。
マイクロコンピュータ（以下、マイコンと称する）が、
一定のプログラムにしたがつて周期的な演算処理を行う
際、マイコンがノイズなどの何らかの理由により誤動作
を起し、正しい処理をしなくなることがある。
一定のプログラムにしたがつて周期的な演算処理を行う
際、マイコンがノイズなどの何らかの理由により誤動作
を起し、正しい処理をしなくなることがある。
これを暴走というが、このような場合、一般的にはマイ
コンをリセットして正常状態に復帰させる。したがって
、本発明の目的は、この種演算処理装置すなわちマイコ
ンがある一定周期の処理を行なっている場合にマイコン
が暴走したことをマイコンの周期の乱れより自動的に検
知して、マイコンにリセットをかけ正常状態に復帰させ
る装置を提供することにある。
コンをリセットして正常状態に復帰させる。したがって
、本発明の目的は、この種演算処理装置すなわちマイコ
ンがある一定周期の処理を行なっている場合にマイコン
が暴走したことをマイコンの周期の乱れより自動的に検
知して、マイコンにリセットをかけ正常状態に復帰させ
る装置を提供することにある。
以下、図面を参照して本発明を実施例に基づいて説明す
る。
る。
第１図は本発明の実施例の概略図であり、第２図はマイ
コン２０から周期的にイニシャルパルスＰｏを発する際
のフローチャートである。
コン２０から周期的にイニシャルパルスＰｏを発する際
のフローチャートである。
マイコンのイニシャルパルスＰｏは第２図に示すフロー
チャートに従つて処理ルーチンに入る前にマイコンのポ
ートＰｏを一定時間だけかつ周期的に高レベルとするこ
とによつて発する。
チャートに従つて処理ルーチンに入る前にマイコンのポ
ートＰｏを一定時間だけかつ周期的に高レベルとするこ
とによつて発する。
すなわちマイコン２口の処理ルーチンの処理時間が一定
としておけば、このイニシャルパルスＰＯは周期的に発
することになる。第１図において、１０は発振器、２０
はマイコン、３１および３２は第１と第２の２進カウン
タ、４０は非論理和回路である。
としておけば、このイニシャルパルスＰＯは周期的に発
することになる。第１図において、１０は発振器、２０
はマイコン、３１および３２は第１と第２の２進カウン
タ、４０は非論理和回路である。
また、以下の説明において発振器１０の周期をＴ，マイ
コン２０の正常動作時のイニシヤルパルスＰＯの周期を
Ａとする。
コン２０の正常動作時のイニシヤルパルスＰＯの周期を
Ａとする。
本実施例において第１の２進カウンタ３１はりセツト端
子ＲＥＳにマイコン２０のイニシャルパルスＰＯが入力
され、Ｑ１端子から第１のパルスＰ１を出力する。
子ＲＥＳにマイコン２０のイニシャルパルスＰＯが入力
され、Ｑ１端子から第１のパルスＰ１を出力する。
この第１のパルスＰ，の周期２×Ｔ，（但しｌは正の整
数）はりセツト端子ＲＥＳに入力されるマイコン２０の
イニシヤルパルスＰＯの周期Ａよりも長く設定されてい
る。したがつて本実施例においては第１の２進カウンタ
３１は第１のパルスＰ１を発する以前にりセツトがかか
りＱ１端子は常に低レベルを維持している。また、第２
の２進カウンタ３２は第１の２進カウンタ３１のＱ２端
子から出力される第２のパルスＰＯでりセツトされる。
したがつて、第２の２進カウンタ３２から出力される第
３のパルスＰ３の周期２ｎ＞＜Ｔ（但しｎは正の整数）
を第１の２進カウンタ３１の第２のパルスＰ２の周期２
ｎ１ＸＴ（但しｍは正の整数）よりも長く設定すれば、
第２の２進カウンタ３２のＱ３端子から出力される第３
のパルスＰ３は正常動作の間、常に低レベルを維持する
。
数）はりセツト端子ＲＥＳに入力されるマイコン２０の
イニシヤルパルスＰＯの周期Ａよりも長く設定されてい
る。したがつて本実施例においては第１の２進カウンタ
３１は第１のパルスＰ１を発する以前にりセツトがかか
りＱ１端子は常に低レベルを維持している。また、第２
の２進カウンタ３２は第１の２進カウンタ３１のＱ２端
子から出力される第２のパルスＰＯでりセツトされる。
したがつて、第２の２進カウンタ３２から出力される第
３のパルスＰ３の周期２ｎ＞＜Ｔ（但しｎは正の整数）
を第１の２進カウンタ３１の第２のパルスＰ２の周期２
ｎ１ＸＴ（但しｍは正の整数）よりも長く設定すれば、
第２の２進カウンタ３２のＱ３端子から出力される第３
のパルスＰ３は正常動作の間、常に低レベルを維持する
。
そして低レベルのパルスＰ１および低レベルのパルスＰ
３が非論理和回路４０に入力され、高レベルの出力パル
スＰＲを出力する。ここでマイコン２０はりセツト信号
として負のパルスを受けるように構成し、その結果マイ
コン２０はりセツトがかからない。一方、マイコン２０
がノイズ、故障などの原因でソフトウエアが暴走した時
は、後述するとおりりセツト信号発生回路、本実施例で
は非論理オロ回路４０の出力パルスすなわちりセツト信
号ＰＲが低レベルになり、マイコン２０にりセツトがか
かってマイコン２０はスタートより復帰することとなる
。例えば、ソフトウエアの暴走によりマイコン２０のイ
ニシヤルパルスＰＯの周期が長くなり第１の２進カウン
タ３１に最後にりセツトがかかつてから２７−１ＸＴな
る時間が経過すると、第１の２進ノカウンタ３１のＱ１
端子からの第１のパルスＰ１が高レベルになり、非論理
和回路４０の出力パルスＰＲが低レベルとなつてマイコ
ン２０にりセツトがかかる。
３が非論理和回路４０に入力され、高レベルの出力パル
スＰＲを出力する。ここでマイコン２０はりセツト信号
として負のパルスを受けるように構成し、その結果マイ
コン２０はりセツトがかからない。一方、マイコン２０
がノイズ、故障などの原因でソフトウエアが暴走した時
は、後述するとおりりセツト信号発生回路、本実施例で
は非論理オロ回路４０の出力パルスすなわちりセツト信
号ＰＲが低レベルになり、マイコン２０にりセツトがか
かってマイコン２０はスタートより復帰することとなる
。例えば、ソフトウエアの暴走によりマイコン２０のイ
ニシヤルパルスＰＯの周期が長くなり第１の２進カウン
タ３１に最後にりセツトがかかつてから２７−１ＸＴな
る時間が経過すると、第１の２進ノカウンタ３１のＱ１
端子からの第１のパルスＰ１が高レベルになり、非論理
和回路４０の出力パルスＰＲが低レベルとなつてマイコ
ン２０にりセツトがかかる。
またマイコン２０のイニシヤルパルスＰＯの周期が短か
くなり、Ｑ２端子からの第２のパルスＰ２が発せられる
以前すなわち、２ｍ−１ＸＴ時間経過前にイニシャルパ
ルスＰＯが発生され２進カウンタ３１がりセツトされる
と、第１の２進カウンタのＱ２端子が低レベルのままと
なり、第２の２進カウンタ３２にりセツトがかからない
。その結果、第２の２進カウンタ３２のＱ３端子からの
第３のパルスＰ３が高レベルになり、非論理和回路４０
の出力パルスＰＲが低レベルとなつてマイコン２０にり
セツトがかかる。つまり、２ｍｘＴ〈２ｎｘＴ＜Ａ＜２
１ＸＴとなるように、Ｍ，ｎ，ｌを選ぶ少なくとも２個
の２進カウンタを構成することにより、マイコン２０の
処理ルーチン時間Ａが２ト１×Ｔより長くなつた場合も
しくは２ｍ−１ＸＴより短かくなつた場合にはマイコン
２０にりセツトがかかり、マイコン２０はスタートより
復帰することになる。
くなり、Ｑ２端子からの第２のパルスＰ２が発せられる
以前すなわち、２ｍ−１ＸＴ時間経過前にイニシャルパ
ルスＰＯが発生され２進カウンタ３１がりセツトされる
と、第１の２進カウンタのＱ２端子が低レベルのままと
なり、第２の２進カウンタ３２にりセツトがかからない
。その結果、第２の２進カウンタ３２のＱ３端子からの
第３のパルスＰ３が高レベルになり、非論理和回路４０
の出力パルスＰＲが低レベルとなつてマイコン２０にり
セツトがかかる。つまり、２ｍｘＴ〈２ｎｘＴ＜Ａ＜２
１ＸＴとなるように、Ｍ，ｎ，ｌを選ぶ少なくとも２個
の２進カウンタを構成することにより、マイコン２０の
処理ルーチン時間Ａが２ト１×Ｔより長くなつた場合も
しくは２ｍ−１ＸＴより短かくなつた場合にはマイコン
２０にりセツトがかかり、マイコン２０はスタートより
復帰することになる。
第３図は、本発明に係る別の実施例の詳細な回路図であ
る。
る。
本実施例に於いて、発振器１０の代りにマイコン２０の
基準クロツクパルスを採用し、その周期Ｔは２．５μｓ
であり、マイコン２０の処理ルーチン時間Ａは５０ｍｓ
とした例を示す。
基準クロツクパルスを採用し、その周期Ｔは２．５μｓ
であり、マイコン２０の処理ルーチン時間Ａは５０ｍｓ
とした例を示す。
また実施例に於いて２ｍ×Ｔ〈２ｎ＞＜Ｔ〈２！×Ｔを
満たすＭ，ｎ，ｌを一例としてｍ＝１３，ｎ＝１４，１
＝１７とし、入手容易なカウンタの分周段に制限がある
ことから前記実施例の第１のカウンタ３１に相当する部
分を２つのカウンタ３３および３４で構成してある。図
に於いて、３３はクロスパルスとしてマイコン２０の基
準クロツクパルスＰｃを受け、りセツトパルスとしてマ
イコン２０のイニシヤルパルスＰＯを受け、出力パルス
として出力端子ＱｌＯからはクロツク端子に入力された
基準クロツクパルスＰｃの周期を２１０倍したパルスＰ
ｌＯが出力され、出力端子Ｑｌ３からは基準クロツクパ
ルスＰｃの周期を２１３倍したパルスＰｌ３が出力され
る。
満たすＭ，ｎ，ｌを一例としてｍ＝１３，ｎ＝１４，１
＝１７とし、入手容易なカウンタの分周段に制限がある
ことから前記実施例の第１のカウンタ３１に相当する部
分を２つのカウンタ３３および３４で構成してある。図
に於いて、３３はクロスパルスとしてマイコン２０の基
準クロツクパルスＰｃを受け、りセツトパルスとしてマ
イコン２０のイニシヤルパルスＰＯを受け、出力パルス
として出力端子ＱｌＯからはクロツク端子に入力された
基準クロツクパルスＰｃの周期を２１０倍したパルスＰ
ｌＯが出力され、出力端子Ｑｌ３からは基準クロツクパ
ルスＰｃの周期を２１３倍したパルスＰｌ３が出力され
る。
その結果、この２進カウンタ３３の周期は２０．２８ｍ
ｓとなる。一方、３４はクロツクパルスとして前記２進
カウンタ３３のＱｌＯ端子から出力されたパルスＰｌＯ
を受け、りセツトパルスとしてマイコン２０のイニシヤ
ルパルスＰＯを受け、出力パルスとして出力端子Ｑ７か
らクロツク端子に入力されたパルス周期の２７倍したパ
ルスＰｌ７が出力される。その結果、この２進カウンタ
３４の周期は３２７．６８ｍｓとなる。
ｓとなる。一方、３４はクロツクパルスとして前記２進
カウンタ３３のＱｌＯ端子から出力されたパルスＰｌＯ
を受け、りセツトパルスとしてマイコン２０のイニシヤ
ルパルスＰＯを受け、出力パルスとして出力端子Ｑ７か
らクロツク端子に入力されたパルス周期の２７倍したパ
ルスＰｌ７が出力される。その結果、この２進カウンタ
３４の周期は３２７．６８ｍｓとなる。
また３２はクロツクパルスとしてマイコン２０の基準ク
ロツクパルスＰｃを受け、りセツトパルスとして前記２
進カウンタ３３で出力端子Ｑｌ３から出力されたＰｌ３
を受け、出力パルスとしてクロツク端子に入力されたパ
ルス周期の２１４倍したパルスＰｌ４が出力端子Ｑｌ４
から出力される。その結果、この２進カウンタ３４の周
期は４０．５６ｍｓとなる。２進カウンタ３２および３
４から出力されるパルスＰｌ４およびＰｌ７は、それぞ
れダイオードを介してトランジスタＴＲｌのスイツチン
グパルスとして働き、トランジスタＴＲｌの出力パルス
ＴＲがマイコン２０のりセツトパルスとなる。
ロツクパルスＰｃを受け、りセツトパルスとして前記２
進カウンタ３３で出力端子Ｑｌ３から出力されたＰｌ３
を受け、出力パルスとしてクロツク端子に入力されたパ
ルス周期の２１４倍したパルスＰｌ４が出力端子Ｑｌ４
から出力される。その結果、この２進カウンタ３４の周
期は４０．５６ｍｓとなる。２進カウンタ３２および３
４から出力されるパルスＰｌ４およびＰｌ７は、それぞ
れダイオードを介してトランジスタＴＲｌのスイツチン
グパルスとして働き、トランジスタＴＲｌの出力パルス
ＴＲがマイコン２０のりセツトパルスとなる。
最初に、マイコン２０が暴走した結果プログラム周期が
長くなつた時の回路動作を第４図を参照して説明する。
長くなつた時の回路動作を第４図を参照して説明する。
先ず、マイコン２０が正常時は、２進カウンタ３４から
出力されるパルスＰｌ７の半周期が１６３．８４ｍｓに
対し、２進カウンタ３４にりセツトが５０ｍｓごとにか
かる為、２進カウンタ３４のパルスＰｌ７は出力されず
、トランジスタＴＲｌは非導通状態となる。
出力されるパルスＰｌ７の半周期が１６３．８４ｍｓに
対し、２進カウンタ３４にりセツトが５０ｍｓごとにか
かる為、２進カウンタ３４のパルスＰｌ７は出力されず
、トランジスタＴＲｌは非導通状態となる。
その結果、パルスＰＲは高レベルにあり、マイコン２０
にはりセツトがかからない。ところで、マイコン２０の
プログラム周期が長くなり、マイコン２０のイニシャル
パルスＰＯの周期が１６３．８４ｍｓを超えると、２進
カウンタ（から出力されるパルスＰｌ７をりセツトでき
ず、２進カウンタ３４の出力からパルスＰｌ７が現れ、
トランジスタＴＲｌが導通状態となる。その結果、トラ
ンジスタＴＲｌの出力パルスが低レベルになりマイコン
２０はりセツトされる。次に、マイコン２０が暴走した
結果、プログラム周期が短くなつた時の回路動作を第４
図を考照して説明する。
にはりセツトがかからない。ところで、マイコン２０の
プログラム周期が長くなり、マイコン２０のイニシャル
パルスＰＯの周期が１６３．８４ｍｓを超えると、２進
カウンタ（から出力されるパルスＰｌ７をりセツトでき
ず、２進カウンタ３４の出力からパルスＰｌ７が現れ、
トランジスタＴＲｌが導通状態となる。その結果、トラ
ンジスタＴＲｌの出力パルスが低レベルになりマイコン
２０はりセツトされる。次に、マイコン２０が暴走した
結果、プログラム周期が短くなつた時の回路動作を第４
図を考照して説明する。
先ず、マイコン２０が正常の時は、２進カウンタ３２か
ら出力されるパルスＰｌ４はパルスＰｌ３で常時りセツ
トされる為、パルスＰｌ４は出力されずマイコン２０は
りセツトされない。
ら出力されるパルスＰｌ４はパルスＰｌ３で常時りセツ
トされる為、パルスＰｌ４は出力されずマイコン２０は
りセツトされない。
ここで、マイコン２０のプログラム周期が短い方に暴走
し、マイコン２０のイニシャルパルスＰＯの周期が１０
．１４ｍｓ以下になると、２進カウンタ３３は常時りセ
ツトされ、パルスＰｌ３が出力されない為に２進カウン
タ３２にはりセツトがかからない。その結果、２進カウ
ンタ３２からパルスＰｌ４が出力され、トランジスタＴ
Ｒｌを導通状態としてマイコン２０をりセツトする。以
上のように、本発明はマイコン２０の処理ルーチンを一
定とし、その結果としてイニシヤルパルスＰＯの周期を
一定にすることにより、マイコン２０がノイズ、故障な
どの原因でマイコン２０のプログラム周期が暴走した時
に自動的にそれを検知し、マイコン２０を復帰させる。
し、マイコン２０のイニシャルパルスＰＯの周期が１０
．１４ｍｓ以下になると、２進カウンタ３３は常時りセ
ツトされ、パルスＰｌ３が出力されない為に２進カウン
タ３２にはりセツトがかからない。その結果、２進カウ
ンタ３２からパルスＰｌ４が出力され、トランジスタＴ
Ｒｌを導通状態としてマイコン２０をりセツトする。以
上のように、本発明はマイコン２０の処理ルーチンを一
定とし、その結果としてイニシヤルパルスＰＯの周期を
一定にすることにより、マイコン２０がノイズ、故障な
どの原因でマイコン２０のプログラム周期が暴走した時
に自動的にそれを検知し、マイコン２０を復帰させる。
第１図は本発明の一実施例装置の構成図、第２図は演算
処理装置における出力パルスＰＯを周期的にさせる一例
のフローチヤート、第３図は本発明の他の一実施例装置
の構成図、第４図は、第３図装置の各部出力のタイミン
グを示す図である。 １０・・・発振器、２０・・・演算処理装置、３１，３
２３３および３４・・・２進カウンタ、４０・・・非論
理和回路、Ｐｍ，ｐｎ，ｐｌ，ｐｌＯ，ｐｌ３，ｐｌ４
およびＰｌ７・・・２進カウンタ出力パルス、ＰＯ・・
・マイコンのイニシャルパルス、Ｐｃ・・・クロツクパ
ルス、ＰＲ・・・マイコンのりセツト信号。
処理装置における出力パルスＰＯを周期的にさせる一例
のフローチヤート、第３図は本発明の他の一実施例装置
の構成図、第４図は、第３図装置の各部出力のタイミン
グを示す図である。 １０・・・発振器、２０・・・演算処理装置、３１，３
２３３および３４・・・２進カウンタ、４０・・・非論
理和回路、Ｐｍ，ｐｎ，ｐｌ，ｐｌＯ，ｐｌ３，ｐｌ４
およびＰｌ７・・・２進カウンタ出力パルス、ＰＯ・・
・マイコンのイニシャルパルス、Ｐｃ・・・クロツクパ
ルス、ＰＲ・・・マイコンのりセツト信号。
Claims (1)
- １ 一定の処理時間をもつ所定のルーチンに従って繰返
し演算処理を行なう演算処理装置において、上記ルーチ
ンの演算処理の終了と対応してイニシャルパルスを作成
するパルス作成手段と、上記ルーチンの処理時間よりも
短い一定間隔をもつクロックパルスを発生するパルス発
生手段と、上記クロックパルスを常時計数し、この計数
値を上記イニシャルパルスが入力されることによつてク
リアし、このクリアしたときに計数していたクリア計数
値よりも大きい値に設定した第１計数値と、前記クリア
計数値よりも小さい値に設定した第２計数値とをそれぞ
れ計数したとき第１と第２パルスを各々別個に発生する
第１カウンタと、上記クロックパルスを常時計数し、こ
の計数値を上記第１カウンタの第２パルスが入力される
ことによつてクリアし、上記クリア計数値よりも小さく
第２計数値よりも大きい値に設定した第３計数値を計数
したとき第３パルスを発生する第２カウンタと、上記第
１パルスと第３パルスの論理和により上記演算処理装置
の演算処理を上記ルーチンの開始位置に戻す論理和手段
とを備えてなる演算処理装置の暴走検知および復帰装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55039111A JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55039111A JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137450A JPS56137450A (en) | 1981-10-27 |
| JPS5921061B2 true JPS5921061B2 (ja) | 1984-05-17 |
Family
ID=12543961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55039111A Expired JPS5921061B2 (ja) | 1980-03-28 | 1980-03-28 | 演算処理装置の暴走検知及び復帰装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921061B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3207633A1 (de) * | 1982-02-26 | 1983-09-15 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur ueberwachung eines mikroprozessors |
| JPS60214050A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
| JPS60214051A (ja) * | 1984-04-10 | 1985-10-26 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走検知回路 |
-
1980
- 1980-03-28 JP JP55039111A patent/JPS5921061B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137450A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
| US4151522A (en) | Count discriminating fire detection system | |
| US4586180A (en) | Microprocessor fault-monitoring circuit | |
| JPS5921061B2 (ja) | 演算処理装置の暴走検知及び復帰装置 | |
| JPH07334392A (ja) | リセット装置及び異常動作検出装置 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| CA1039366A (en) | Digital repetition rate check circuit | |
| JPH0749879Y2 (ja) | 二値化信号出力装置 | |
| SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| SU1649523A1 (ru) | Счетчик с контролем | |
| KR920007509B1 (ko) | 마이크로 프로세서의 폭주감시회로 | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JPS6347083Y2 (ja) | ||
| SU711575A2 (ru) | Устройство выдачи текущего кода временного интервала | |
| SU717745A1 (ru) | Устройство управлени периодом тактовых синхроимпульсов цифровой вычислительной системы | |
| JP2826883B2 (ja) | 信号の時間間隔監視装置 | |
| RU1809420C (ru) | Генератор тактов и стробов дл устройства программного управлени | |
| JPH0226427B2 (ja) | ||
| JPS61274514A (ja) | 接点出力計数方法および装置 | |
| SU921093A1 (ru) | Пересчетное устройство | |
| SU427331A1 (ru) | Цифровой интегратор с контролем | |
| JP3025318U (ja) | リセット信号発生装置 | |
| JP3312543B2 (ja) | Ｃｐｕ監視回路 |