JPS59203203A - Signal processing circuit capable of saving electric power - Google Patents

Abstract

PURPOSE:To make the rise to a normal operation quick and to save the power consumption considerably with simple constitution by performing a power saving operation while holding the DC bias voltage of a large-capacity coupling capacitor. CONSTITUTION:In the normal operation, transistors TRs Q6 and Q7 are turned on together, and a TR Q1 is operated with a resistance R5 and the TR Q6 as a load, and a TR Q3 is operated with a resisance R11 and the TR Q7 as a load. In the power saving operation, TRs Q6 and Q7 are cut off together by a control signal applied to a terminal 4. No current is flowed to emitter resistances R5 and R11, and large-capacity capacitors C2 and C4 are connected to loads of two TRs Q1 and Q3. Therfore, it is sufficient if TRs Q1 and Q3 supply currents which hold bias voltages f coupling capacitors C2 and C4. For example, the power consumption for the normal operation is about 100mW but that for the power saving operation is about 12mW. Thus, the rise to the normal operation is made quick, and the power consumption for the power saving operation is reduced.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電子スチルカメラ或いはボータプルビデオカ
メラを用いたビデオテープレコーダ（ＶＴＲ）等の映像
信号処理回路に使用して特に有効な節・−可能の信号処
理回路に関するものである０〔従来技術の説明〕 第１図は、従来の映像信号処理回路の一例を示す接続図
、第２図は第１図回路での電源端子のオフ。オフ制御に
よる節電動作を可能とするような従来の回路接続図であ
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field to which the Invention Pertains] The present invention provides a particularly effective section and method for use in a video signal processing circuit of a video tape recorder (VTR) using an electronic still camera or a multiple video camera. 0 [Description of Prior Art] FIG. 1 is a connection diagram showing an example of a conventional video signal processing circuit, and FIG. 2 shows a state in which the power terminal is turned off in the circuit shown in FIG. 1. FIG. 2 is a conventional circuit connection diagram that enables power-saving operation through off control.

第１図回路において、電源端子１に正電圧、例えば９■
が印加でれ、映像入力端子２には映像信号が入力さする
。Ｒ１はインピーダンスマツチングのために設置ｆられ
た抵抗である。映像人カイ言号は、電解コノテノサＣ１
を経て抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５及びトランジスタＱ
１よシなるエミッタホロワ回路で電流増巾され、更に′
域別コンデンサＣ２を経て、抵抗Ｒａ、　Ｒ７，Ｒ８，
Ｒ９及びエミノタビーキノグコンデンサＣ３、トランジ
スタＱ２よシなる帰還増巾回路で増巾された後、抵抗Ｒ
１０，Ｒ”　１＋　トランジスタＱ３よシなるエミッタ
ホロワ回路で低出力インピーダンスでもって出力される
。In the circuit shown in Fig. 1, a positive voltage is applied to the power supply terminal 1, for example, 9
is applied, and a video signal is input to the video input terminal 2. R1 is a resistor f installed for impedance matching. The video person's name is Electrolytic Conotenosa C1
through resistors R2, R3, R4, R5 and transistor Q
The current is amplified by a better emitter follower circuit, and
Through the area capacitor C2, resistors Ra, R7, R8,
After being amplified by a feedback amplification circuit consisting of R9, an eminotubby capacitor C3, and a transistor Q2, the resistor R
10, R'' 1+ It is output with low output impedance through an emitter follower circuit such as transistor Q3.

このように構成された映像信号処理回路では、数十Ｈｚ
〜数Ｍｌ（ｚに至る広帯域の信号処理を必要とし、その
駆動手段にはエミッタホロワ回路が通常用いられるとい
う特徴がある。この映像信号処理回路ｔ′電電子スクー
ルカメラリはポータブルビデオ力メシに用いた場合、こ
れらの機器が通常バッテリー動作を行なうという点から
、その映像信号処理回路が動作しなくとも良い場合には
、その回路の電力消費を無くシ、或いは小さくしたいと
いう要求が生じてきた。In the video signal processing circuit configured in this way, the frequency of several tens of Hz
It requires wideband signal processing up to several Ml (z), and its driving means is characterized by the fact that an emitter follower circuit is usually used. Since these devices usually operate on battery power, there has been a demand to eliminate or reduce the power consumption of the video signal processing circuit when it does not need to operate.

第２図は、この目的で従来用いられてきた′低源回路の
一例である。バッテリー　６より゛−源ススインナＳ１
介して供給される箪圧紘、コノトロール端子４に正電圧
全印加することで、トランジスタＱ５かオンとなり、抵
抗Ｒ１４，Ｒ１５を通じて電流が流れることで、メイ／
ｆ５！Ｉ　（Ｈ＋　）ジンジスタＱ４がオンして映像信
号処理回路５に印加される。回路５への供給電圧を遮断
したい場合には、コノトロール端子４を零電圧とすれば
良い。FIG. 2 is an example of a low source circuit conventionally used for this purpose. Battery 6-source inner S1
By applying a full positive voltage to the control terminal 4 supplied through the control terminal 4, the transistor Q5 turns on, and current flows through the resistors R14 and R15.
f5! I (H+) Ginger resistor Q4 is turned on and the signal is applied to the video signal processing circuit 5. If it is desired to cut off the voltage supplied to the circuit 5, the control terminal 4 may be set to zero voltage.

このような回路によれば、映像信号処理ｌ路５への電源
供給を完全にｇ断するために消費電力を大巾に軽減でき
るという利点がある反面、直ぐ動作ができる状態で時期
する様な節電動作中小きざみな節電動作が困難であると
いう欠点があった。This kind of circuit has the advantage that power consumption can be greatly reduced because the power supply to the video signal processing circuit 5 is completely cut off, but on the other hand, it is difficult to operate immediately. There is a drawback that it is difficult to perform power saving operations in small steps during the power saving operation.

その理由は、第１図に見られる如く、映像信号の低域成
分を通過させるための結合コンデンサとして、大容量コ
ンデンサＣＩ、　Ｃ２，Ｃ４等が使われてかり、そのた
めに一旦電源を遮断した後、再び電源を印加し動作を再
開させようとしても、これらのコンデンサが正常な直流
バイアス点に至るまでの充電時間が長くかかり、従って
すみやかな動作の立上シが得られないという問題がある
からである。The reason for this is that, as shown in Figure 1, large capacity capacitors CI, C2, C4, etc. are used as coupling capacitors to pass the low-frequency components of the video signal, and for this reason, once the power is turned off, the Even if you try to restart the operation by applying the power again, it takes a long time to charge these capacitors to the normal DC bias point, so there is a problem that it is not possible to start up the operation quickly. It is.

このような欠点は、特に電子スチルカメラにおいて重大
である。何故ならば、撮像素子から得られる映像信号を
処理し、これを−子的或いは磁気的に・記録する形式の
電子スチルカメラでは、映像信号処理回路を動作させる
のは、ンヤソターレリーズした直後の短時間が良く、シ
かもいつンヤッターレリーズされるかは予測がつかない
ためである。即チ、クヤツターレリーズされる以前の時
期状態においては、節電動作を行ない、一旦シャツター
レリーズされた後は直ちに正常な動作が要求される。信
号処理回路の素早い立上り動作は、電子スチルカメラに
限らず、ボータプルＶＴＲ等に用意されている節電モー
ドにおいても有効であシ、この場合には迅速な出画が得
られるという利点となる。Such drawbacks are particularly serious in electronic still cameras. This is because in electronic still cameras that process the video signal obtained from the image sensor and record it electronically or magnetically, the video signal processing circuit is activated immediately after the shutter release. This is because the short time is good, and it is impossible to predict when the release will occur. In other words, in the state before the shutter is released, a power-saving operation is performed, and once the shutter is released, normal operation is required immediately. The quick start-up operation of the signal processing circuit is effective not only in electronic still cameras but also in power-saving modes provided in vertical VTRs and the like, and in this case it is advantageous in that quick image output can be obtained.

〔本発明の目的〕[Object of the present invention]

不発明は、このような従来技術における欠点を解決し、
素早い回路の立上多動作と、節電効果とを、ともに、１
＆１足できるような信号処理回路を簡単な構成で実現し
ようとするものである。Non-invention solves such shortcomings in the prior art,
Both quick circuit start-up and multi-operation and power saving effect are achieved in 1
The aim is to realize a signal processing circuit that can be used with a simple configuration.

〔本発明の概安〕[Overview of the present invention]

本発明は、信号処理回路の累早い立上多動作を妨げてい
るのが大容量結合コンデンサの充電時定数にあシ、且つ
その駆動が消費電力の大きなエミッタホロ１７回路によ
シなされている点に着目し、コンデンサの動作時のバイ
アス電圧を保持したま丑で節電動作をさせることを技術
的要点としている。The present invention is characterized in that it is the charging time constant of the large-capacity coupling capacitor that prevents the signal processing circuit from accumulating multiple operations, and that it is driven by an emitter holo-17 circuit that consumes a large amount of power. Focusing on this, the technical point is to save power while maintaining the bias voltage during capacitor operation.

〔実施例の説明〕[Explanation of Examples]

第６図は本発明におけ−る節電動作の対象となる信号処
理回路６への電−′電圧供給の系統図である。FIG. 6 is a system diagram of the voltage supply to the signal processing circuit 6 which is the target of the power saving operation in the present invention.

バッテリ６からの電圧は、スイッチＳ２を介して、信号
処理回路６に印加されるようになっておシ、節電コント
ロール端子４に印加される信号を、回路乙に印加するよ
うにしている。なお、節電動作〆時においてはスイッチ
Ｓ２をＯＦＦしない。又、Ｃ６は電源のデカップリング
コンデンサである。The voltage from the battery 6 is applied to the signal processing circuit 6 via the switch S2, and the signal applied to the power saving control terminal 4 is applied to the circuit B. Note that the switch S2 is not turned off at the end of the power saving operation. Further, C6 is a decoupling capacitor for the power supply.

第４図は本発明に係る信号処理回路の一例を示す接続図
で、第１図回路と同一の部分には同一符号を付して示す
。本発明における回路は、２つのエミッタホロワ回路の
エミッタ抵抗Ｒ５及びＲ１１に直列にスイッチングトラ
ンジスタＱ６．Ｑ７をそれぞれ接続する′とともに、こ
れらのスイッチングトランジスタＱ　’　＋　Ｑ　７を
抵抗Ｒ１７，Ｒｌｇを介して印加される節電指令を表わ
すコントロール信号（コントロール端子４に印加される
）によって、オン、オフ制御されるように構成したもの
である。FIG. 4 is a connection diagram showing an example of a signal processing circuit according to the present invention, and the same parts as in the circuit of FIG. 1 are denoted by the same reference numerals. The circuit according to the invention includes switching transistors Q6. At the same time, these switching transistors Q' + Q7 are turned on and off by a control signal (applied to control terminal 4) representing a power saving command applied via resistors R17 and Rlg. It is configured so that

このように構成した回路において、正常動作時は、２つ
のトランジスタＱ６．　Ｃ７は、ともにスイッチオンし
、エミッタホロワ回路は、トランジスタＱ１については
、抵抗Ｒ５とトランジスタＱ６を、トランジスタＱ６を
、トランジスタＱ３については、抵抗Ｒ１１とトランジ
スタＱ７を各々のエミッタ負荷として動作する。In the circuit configured as described above, during normal operation, two transistors Q6. C7 are both switched on, and the emitter follower circuit operates with resistor R5 and transistor Q6 as emitter loads for transistor Q1, and with resistor R11 and transistor Q7 as emitter loads for transistor Q3.

節電動作時に線、端子４に印加されるコノトロール信号
によって２つのトランジスタＱ６．　Ｃ７はともに遮断
され、エミッタ抵抗Ｒ５＋　Ｒ１１には電流が流れず、
２つのトランジスタＱｌ、　Ｑｓの負荷には、各々大”
＆ｆｌＬ結合コ／デノサＣ２，Ｃ４が接続された状態と
なるため、トランジスタＱｌ、　Ｃ３は、粘合コンデン
サＣ２，Ｃ４のバイアス回路を維持する電流を供給する
のみで良い。ここで、第４図における各回路定数を次の
ように選定した場合、正常動作時の消費電力は約１［、
ｌＯｍＷに対して、節′電動作時は約１２ｍＷにするこ
とができ、大巾な節電が可能となった。During the power saving operation, the two transistors Q6. C7 are both cut off, and no current flows through emitter resistors R5+R11.
The loads of the two transistors Ql and Qs are large.
Since the &flL coupling co/denosars C2 and C4 are connected, the transistors Ql and C3 only need to supply current to maintain the bias circuit of the cohesive capacitors C2 and C4. Here, if each circuit constant in Fig. 4 is selected as follows, the power consumption during normal operation is approximately 1[,
Compared to 10mW, it can be reduced to about 12mW during power saving operation, making it possible to save a large amount of power.

１ｔ１＝７５Ｑ、Ｃｘ＝＝６３μＦ、Ｒ２＝Ｒ３＝ＩＤ
ＫＵ、Ｒ４＝　１　ｏｏ　ｉ）、　　Ｒ５＝　１　Ｋ　
Ω、Ｃ２二６６μＦ、　　Ｒ６＝４７Ｋ　Ω。1t1=75Q, Cx==63μF, R2=R3=ID
KU, R4= 1 oo i), R5= 1 K
Ω, C2266μF, R6=47K Ω.

Ｒ７二１２にΩ、Ｒ８＝３゜９にΩ、Ｒ９＝１．２にΩ
、　Ｃ３＝５６ＰＦＲ１０＝１００Ω、Ｒ１１＝ＩＫΩ
、Ｒ１２＝６８０．Ｃ４−４７０μＦ、Ｒ１３＝７５０ なお節′亀時においてもエミッタホロワ回路のベースｆ
ｉｌ１１　バイアス回路は動作することになるが、ここ
で用いられる抵抗はエミッタ負荷抵抗に比べて十分大き
く、電力消費もそれ程問題とならない。′第５図〜第７
図は本発明の他の実施例の要部のみを示す接続図である
。Ω to R7212, Ω to R8=3゜9, Ω to R9=1.2
, C3=56PFR10=100Ω, R11=IKΩ
, R12=680. C4 - 470μF, R13 = 750 Note that the base f of the emitter follower circuit is
The il11 bias circuit will operate, but the resistance used here is sufficiently large compared to the emitter load resistance, and power consumption will not be much of a problem. 'Figures 5 to 7
The figure is a connection diagram showing only the main parts of another embodiment of the present invention.

第５図、第６図では、いずれもエミッタホロワ回路の負
荷として抵抗の代りにトランジスタ定電流回路を使用し
たものである。In both FIGS. 5 and 6, a transistor constant current circuit is used instead of a resistor as the load of the emitter follower circuit.

第５図の実施例においてＱｌ（Ｃ３）が第４図回路にお
けるエミッタホロワ回路のトランジスタＱｌ。In the embodiment of FIG. 5, Ql (C3) is the transistor Ql of the emitter follower circuit in the circuit of FIG.

Ｃ３をそれぞれ示しておシ、　ここではベース回路は省
略している。トランジスタＱｌ（Ｃ３）のエミッタには
、負荷としての定電流回路を構成するトランジスタＱ５
３及び抵抗Ｒ５４及び信号を後段の回路に伝達するだめ
の結合コンデンサＣ２（Ｃ４）が接続されている。抵抗
Ｒ５２，Ｒ５３、）ランジスタＱ５２は、エミッタホロ
ワ回路の負荷トランジスタＱ５３を定電流化するだめの
回路を構成し、　抵抗Ｒ５３，Ｒ５４の比率で決まる一
定電流がトランジスタＱ５３を流れるようにしている。C3 is shown, and the base circuit is omitted here. The emitter of the transistor Ql (C3) is connected to a transistor Q5 that constitutes a constant current circuit as a load.
3, a resistor R54, and a coupling capacitor C2 (C4) for transmitting the signal to the subsequent circuit. Resistors R52, R53, and transistor Q52 constitute a circuit for making the load transistor Q53 of the emitter follower circuit constant current, so that a constant current determined by the ratio of resistors R53 and R54 flows through transistor Q53.

抵抗Ｒ５１゜トランジスタＱ５１が節電コントロール回
路であって、抵抗Ｒ５１の入力端４に節電指令をする正
の電圧が印加された時、トランジスタＱ５１は導通し、
そのコレクタが低い飽和電圧となるため、トランジスタ
Ｑ５２．Ｑ５３はいずれも遮４し、エミッタホロワ回路
の直流バイアス電流は流れなくなる。ここで、抵抗Ｒ５
２を充分大すく選んでおくと、トランジスタＱｓｌのコ
レクタ電流は、エミッタホロワ回路の正常動作時のバイ
アス電流に比べて充分小さくでき、節′亀が可能となる
。Resistor R51゜Transistor Q51 is a power saving control circuit, and when a positive voltage that commands power saving is applied to the input terminal 4 of resistor R51, transistor Q51 becomes conductive.
Because its collector has a low saturation voltage, transistor Q52. Q53 is all blocked 4, and the DC bias current of the emitter follower circuit no longer flows. Here, resistance R5
If 2 is selected to be sufficiently large, the collector current of the transistor Qsl can be made sufficiently smaller than the bias current during normal operation of the emitter follower circuit, making it possible to make adjustments.

第６図の実施例において、トランジスタＱｌ（Ｃ３）＋
：：’、合コンデンサＣ２（Ｃ４）は、いずれも第４図
、第５図回路の同一符号のものと対応しておシ、同様の
働きをしている。この実施例においても、エミッタホロ
ワ回路の負荷は、トランジスタＱ６３により能動負荷と
なっている。そして、トランジスタＱ６２．Ｑ６３が、
　カレントミラー回路を構成しておシ、このカレントミ
ラー回路への定電流供給回路の中に電＠遮断手段となる
トランジスタＱ６１を設けた点に特徴がある。In the embodiment of FIG. 6, the transistor Ql(C3)+
::' The combining capacitors C2 (C4) all correspond to those having the same reference numerals in the circuits of FIGS. 4 and 5, and have the same function. In this embodiment as well, the load of the emitter follower circuit is an active load due to the transistor Q63. And transistor Q62. Q63 is
The present invention is characterized in that a current mirror circuit is constructed, and a transistor Q61 serving as a current cutoff means is provided in a constant current supply circuit to the current mirror circuit.

通常動作時端子４には低電圧が印加され、抵抗Ｒ６１を
通して′電流が吸い出され、　トランジスタＱ６１は導
通している。抵抗６３は抵抗６２より−ｉ分大きく、定
電流回路の電流は、抵抗Ｒ６２でほとんど決まっている
。従って、トランジスタＱ６３にもトランジスタＱ６２
とほぼ等しい定電流が流れることとガる。During normal operation, a low voltage is applied to terminal 4, current is sucked out through resistor R61, and transistor Q61 is conductive. The resistor 63 is larger than the resistor 62 by -i, and the current of the constant current circuit is almost determined by the resistor R62. Therefore, transistor Q63 also has transistor Q62.
This means that a constant current approximately equal to that flows.

この状態から、端子４に節電指令をする電源電圧を印加
すれば、トランジスタＱ６１はｆｉｒ、ｒｉシ、）ラノ
ジスタＱ６２．Ｑ６３には、抵抗Ｒ６３で決まる微小電
流しか流れなくなり、節電動作が実現される。From this state, if a power supply voltage that commands power saving is applied to the terminal 4, the transistor Q61 becomes fir, ri, and the transistor Q62. Only a small current determined by resistor R63 flows through Q63, realizing power saving operation.

なお、第５図及び第６図において、節電動作時、エミッ
タホロワ回路のベースバイアス電圧は変化しないように
する。また抵抗Ｒ６３は回路の立上シを極めて早くする
ためにエミッタホロワ回路にある程度の電流を流すため
に設けたものであって、必ずしも必要とし々い。In addition, in FIGS. 5 and 6, the base bias voltage of the emitter follower circuit is kept unchanged during the power saving operation. The resistor R63 is provided to allow a certain amount of current to flow through the emitter follower circuit in order to extremely quickly start up the circuit, and is not necessarily necessary.

第７図の実施例においては、トランジスタＱｌ（Ｑ３）
のコレクタ側に、それぞれ抵抗Ｒ１，Ｒ３を介してスイ
ッチングトランジスタＱ２．Ｑ３を接続するとともに、
エミッタ側にそれぞ扛抵抗Ｒ２，Ｒ４を介してスイッチ
ングトランジスタＱ４．Ｑｓを接続させたものである。In the embodiment of FIG. 7, the transistor Ql (Q3)
A switching transistor Q2. is connected to the collector side of the switching transistor Q2. While connecting Q3,
Switching transistor Q4. Qs is connected.

なお、この例では、結合コンデンサＣ２（Ｃ４）は、　
トランジスタＱｌ　（Ｑ３）のコレクタ側に接続されて
いる。Note that in this example, the coupling capacitor C2 (C4) is
It is connected to the collector side of the transistor Ql (Q3).

この回路において、Ｂ　１　＜＜Ｒ３，Ｒ２＜＜Ｒ４に
選定するとともに、各スイッチングトランジスタＱ２と
Ｑ３のベースには、極性の異なったコントロール信号Ａ
、Ａが印加され、また、各スイッチングトランジスタＱ
４とＱ５のベースにも、極性の異なったコントロール信
号Ｂ、Ｂが印加される。In this circuit, B 1 << R3, R2 << R4 are selected, and control signals A with different polarities are connected to the bases of each switching transistor Q2 and Q3.
, A are applied, and each switching transistor Q
Control signals B and B having different polarities are also applied to the bases of Q4 and Q5.

動作時は、このようなコントロール信号によって、スイ
ッチングトランジスタＱ２．Ｑ４がオン、Ｑ３．Ｑ５が
オフとなる。節電時は、逆にスイッチングトランジスタ
Ｑ２．Ｑ４がオフｒ　Ｑ３＋　Ｑ５がオ動作時、節電時
ともに、結合コンデンサＣ２（Ｃ４）の入力側端子電圧
が一定に保たれるようにする。During operation, such a control signal causes switching transistors Q2 . Q4 is on, Q3. Q5 is turned off. Conversely, during power saving, the switching transistor Q2. Q4 is OFF r Q3+ Q5 is OFF so that the voltage at the input side terminal of coupling capacitor C2 (C4) is kept constant both when operating and during power saving.

この結果、節電と、コンデンサの動作時と同じバイアス
電圧保持とが同時に遠戚され、立上りの早い回路が実現
できる。As a result, power saving and maintaining the same bias voltage as when the capacitor is in operation can be achieved at the same time, and a circuit with a fast rise time can be realized.

なお、この回路においで、抵抗Ｒ６１，Ｒ６２には電〆
流が流れ欣けるが、Ｒ６１，Ｒ６２は、抵抗Ｒ１やＲ２
に比べて充分高抵抗のため電力消費は少ない。In this circuit, current flows through resistors R61 and R62, but R61 and R62 are connected to resistors R1 and R2.
Since it has a sufficiently high resistance compared to , power consumption is low.

また以上の説明では信号として映像信号を例にとったが
これに限られるものではない。Further, in the above explanation, a video signal was used as an example of the signal, but the signal is not limited to this.

〔本発明の効果〕[Effects of the present invention]

以上説明したように、本発明によれば、犬答量結合コン
デンサの直流バイアス電圧を保持したまま、節電動作状
態を実現できるもので、正常動作への笠上゛シが素早く
、シかも簡単な構成で大幅な消費電力の低下が可能な信
号処理回路が実現できる。As explained above, according to the present invention, it is possible to realize a power-saving operating state while maintaining the DC bias voltage of the coupling capacitor, and the return to normal operation is quick and easy. With this configuration, it is possible to realize a signal processing circuit that can significantly reduce power consumption.

′　本発明に係る信号処理回路は、節電状態から正常動
作状態への移行が迅速に行なわれる必要のある電子スチ
ルカメラやポータプルビデオカメラを用いたＶＴＲ等に
適用して特に有効である。' The signal processing circuit according to the present invention is particularly effective when applied to a VTR using an electronic still camera or a portable video camera, which requires a quick transition from a power saving state to a normal operating state.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来の映像信号処理回路の一例を示す接続図、
第２図は節電動作を可能とするような従来回路の接続図
、第６図は本発明での電源系統を示す接続図、第４図は
本発明における信号処理回路の一例を示す接続図、第５
図〜第７図は本発明の他の実施例の要部を示す接続図で
ある。 Ｑｌ〜Ｑ３・・・・・・・・・・・・トランジスタ　Ｑ
６．　Ｑ７・・・・・・・・・スイッチングトランジス
タ　ＣＩ、　Ｃ２，Ｃ４・・・・・・・・・結合コンデ
ンサ　４・・・・・・コントロール端子。 代理人　弁理士　木　村　三　朗 才１　図 才２図 ７５図 ２ｐ′４図FIG. 1 is a connection diagram showing an example of a conventional video signal processing circuit.
FIG. 2 is a connection diagram of a conventional circuit that enables power saving operation, FIG. 6 is a connection diagram showing a power supply system in the present invention, and FIG. 4 is a connection diagram showing an example of a signal processing circuit in the present invention. Fifth
7 to 7 are connection diagrams showing essential parts of other embodiments of the present invention. Ql~Q3・・・・・・・・・Transistor Q
6. Q7...Switching transistor CI, C2, C4...Coupling capacitor 4...Control terminal. Agent Patent Attorney San Kimura Rozai 1 Figure 2 Figure 75 Figure 2 p'4 Figure

Claims (3)

【特許請求の範囲】[Claims] （１）結合コンデンサを含む信号処理回路において、節
電動作時に前記結合コンデンサを通常動作特電圧と略同
電圧に保持する電圧保持手段を備えたことを特徴とする
節電可能の信号処理回路。(1) A signal processing circuit capable of saving power, characterized in that the signal processing circuit including a coupling capacitor is provided with voltage holding means for holding the coupling capacitor at approximately the same voltage as a normal operating special voltage during a power saving operation. （２）信号処理回路は、画像信号を入力信号とすること
を特徴とする特許請求の範囲第１項記載の節電可能の信
号処理回路。(2) The signal processing circuit capable of saving power according to claim 1, wherein the signal processing circuit uses an image signal as an input signal. （３）信号処理回路は結合コンデンサを駆動するエミッ
タホロワ回路を含み、電圧保持手段は前記エミッタホロ
ワ回路のエミッタ負荷に直列に接続されたスイッチング
手段であることを特徴とする特許請求の範囲第１項記載
の節電可能の信号処理回路。(3) The signal processing circuit includes an emitter follower circuit that drives a coupling capacitor, and the voltage holding means is switching means connected in series to the emitter load of the emitter follower circuit. power-saving signal processing circuit.