JPS59202683A - 薄型回路基板の形成方法 - Google Patents
薄型回路基板の形成方法Info
- Publication number
- JPS59202683A JPS59202683A JP58076763A JP7676383A JPS59202683A JP S59202683 A JPS59202683 A JP S59202683A JP 58076763 A JP58076763 A JP 58076763A JP 7676383 A JP7676383 A JP 7676383A JP S59202683 A JPS59202683 A JP S59202683A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- film
- conductive path
- insulating substrate
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、半導体素子等の電子部品が固着される薄型回
路基板の形成方法に関する。
路基板の形成方法に関する。
（ロ）従来技術
従来、電子回路の一部を独立して一つの基板上に形成し
、その回路基板を他の回路基板に取り付ける方法が実用
化されているが、この場合、独立した回路基板の側端か
も突出する複数のリードを設け、該リードを他の回路基
板に設けられた導電路に半田付する方法がとられる。こ
の回路基板は、０．３朋以下の厚さの絶縁基板、及び、
数十μｍ程度の厚さのリードが用いられ、全体として薄
型となる様に作られている。
、その回路基板を他の回路基板に取り付ける方法が実用
化されているが、この場合、独立した回路基板の側端か
も突出する複数のリードを設け、該リードを他の回路基
板に設けられた導電路に半田付する方法がとられる。こ
の回路基板は、０．３朋以下の厚さの絶縁基板、及び、
数十μｍ程度の厚さのリードが用いられ、全体として薄
型となる様に作られている。
この様な薄型回路基板を形成する場合、０．２ ｖｒｘ
程度の厚さのフィルム状絶縁基板を用い、回路基板とな
る部分の周囲を一部分打ち抜いて貫通孔を設けた後、銅
箔を貼り付けて所望のノくターンにエツチングして、回
路基板上に導電路を形成し、貫通孔の部分にリードを形
成する。このとき、導ｉ［路の一部あるいはリードにニ
ッケルある（・（ま金等を電解メッキするために、すべ
ての導電路ある（・はり一部は、一つの電極に接続され
るべく導出され、電気的に一体化される。この様な方法
によれば、各回路基板上に半導体素子等の電子部品を固
着して回路を完成させた場合、フィルム状態のまま動作
状１馳を行うことはできず、フィルム状絶縁基板から各
々の回路基板を切断分離した後、動作試験を行わなけれ
ばならず、作業性か悪（・欠点を有していた。
程度の厚さのフィルム状絶縁基板を用い、回路基板とな
る部分の周囲を一部分打ち抜いて貫通孔を設けた後、銅
箔を貼り付けて所望のノくターンにエツチングして、回
路基板上に導電路を形成し、貫通孔の部分にリードを形
成する。このとき、導ｉ［路の一部あるいはリードにニ
ッケルある（・（ま金等を電解メッキするために、すべ
ての導電路ある（・はり一部は、一つの電極に接続され
るべく導出され、電気的に一体化される。この様な方法
によれば、各回路基板上に半導体素子等の電子部品を固
着して回路を完成させた場合、フィルム状態のまま動作
状１馳を行うことはできず、フィルム状絶縁基板から各
々の回路基板を切断分離した後、動作試験を行わなけれ
ばならず、作業性か悪（・欠点を有していた。
（ハ）発明の目的
本発明は上述した点に鑑みて為され、フィルム状態のま
ま動作試験を行え得ると共に、各回路基板を切断分離す
る場合、その分離された回路基板の個数を容易に計数で
きる様にすることを目的と１−る０ に）発明の構成 本発明は、複数の回路基板が連結された０、 ３ ｍｍ
以下の厚さのフィルム状絶縁基板に銅箔を貼り付けた後
、エツチングにより各回路基板に導電路及びリードを形
成し、各回路基板上に半導体素子等の電子部品の固着及
び電気的接続を為し、各回路基板を切断分離する薄型回
路基板の形成方法に於いて、回路基板以外のフィルム状
絶縁基板上に導電路あるいばり−ドの各々から延在され
る接続用導電路を設け、この接続用導電路は、フィルム
状絶縁基板の複数の個所に於いて各々集中され、この集
中部を介して共通導電路と一体化される様に形成し、共
通導電路を一方の電極として導電路あるいはリード上に
電解メッキを施した後、集中部のフィルム状絶縁基板を
打ち抜き除去することにより、各回路基板を電気的に分
離すると共に、集中部に形成された絶縁孔を、切断分離
された回路基板の個数を計数する手段に利用する構成で
ある。
ま動作試験を行え得ると共に、各回路基板を切断分離す
る場合、その分離された回路基板の個数を容易に計数で
きる様にすることを目的と１−る０ に）発明の構成 本発明は、複数の回路基板が連結された０、 ３ ｍｍ
以下の厚さのフィルム状絶縁基板に銅箔を貼り付けた後
、エツチングにより各回路基板に導電路及びリードを形
成し、各回路基板上に半導体素子等の電子部品の固着及
び電気的接続を為し、各回路基板を切断分離する薄型回
路基板の形成方法に於いて、回路基板以外のフィルム状
絶縁基板上に導電路あるいばり−ドの各々から延在され
る接続用導電路を設け、この接続用導電路は、フィルム
状絶縁基板の複数の個所に於いて各々集中され、この集
中部を介して共通導電路と一体化される様に形成し、共
通導電路を一方の電極として導電路あるいはリード上に
電解メッキを施した後、集中部のフィルム状絶縁基板を
打ち抜き除去することにより、各回路基板を電気的に分
離すると共に、集中部に形成された絶縁孔を、切断分離
された回路基板の個数を計数する手段に利用する構成で
ある。
（ホ）実施例
第１図は本発明の実施例を示す平面図である。
フィルム状絶縁基板（１）は、例えば厚さが０．３朋以
下、好ましくは０．２朋°程度のガラスエポキシ板から
成り、複数の回路基板（２）が支持部（３）によって連
結されている。各回路基板（２）の周囲には、フィルム
状絶縁基板（１）を打ち抜いて形成された貫通孔（４）
が、支持部（３）を残して形成される。この様に形成さ
れたフィルム状絶縁基板（１）上に銅箔を接着剤によっ
て貼り付け、所望のパターンに銅箔をエツチングする。
下、好ましくは０．２朋°程度のガラスエポキシ板から
成り、複数の回路基板（２）が支持部（３）によって連
結されている。各回路基板（２）の周囲には、フィルム
状絶縁基板（１）を打ち抜いて形成された貫通孔（４）
が、支持部（３）を残して形成される。この様に形成さ
れたフィルム状絶縁基板（１）上に銅箔を接着剤によっ
て貼り付け、所望のパターンに銅箔をエツチングする。
これにより、回路基板（２）上には、半導体素子固着部
（５）の周囲に延在する複数の導電路（６）が形成され
、また、貫通孔（４）には回路基板（２）から突出する
複数のリード（７）が形成され、更に、回路基板（２）
以外のフィルム状絶縁基板（１）上には、複数の接続用
導電路（８）及び共通導電路（９）が形成される。
（５）の周囲に延在する複数の導電路（６）が形成され
、また、貫通孔（４）には回路基板（２）から突出する
複数のリード（７）が形成され、更に、回路基板（２）
以外のフィルム状絶縁基板（１）上には、複数の接続用
導電路（８）及び共通導電路（９）が形成される。
接続用層電路（８）は、各回路基板（２）から突出する
リード（７）から各々延在され、各回路基板（２）間の
フィルム状絶縁基板（１）の両側に配置された集中部ａ
Ｏ）に集中される。そして、集中部（Ｉｔ）ｌを介して
、フィルム状絶縁基板（１）の両側に帯状に設けられた
共通導電路（９）に一体化されている。この両側の共通
導電路（９）は、各回路基板（２）間のフィルム状絶縁
基板（１）上の中央に設けられた接続路αυによって互
いに接続される。よって、各回路基板（２）上の導電路
（６）及びリード（力はすべて電気的に接続されている
のである。
リード（７）から各々延在され、各回路基板（２）間の
フィルム状絶縁基板（１）の両側に配置された集中部ａ
Ｏ）に集中される。そして、集中部（Ｉｔ）ｌを介して
、フィルム状絶縁基板（１）の両側に帯状に設けられた
共通導電路（９）に一体化されている。この両側の共通
導電路（９）は、各回路基板（２）間のフィルム状絶縁
基板（１）上の中央に設けられた接続路αυによって互
いに接続される。よって、各回路基板（２）上の導電路
（６）及びリード（力はすべて電気的に接続されている
のである。
以上の如く形成したフィルム状絶縁基板（１）に於いて
、半導体素子と導電路（６）とをボンディングするため
に、半導体素子固着部（５）の近傍の導電路（６）上に
金メッキを行う。この場合、半導体素子固着部（５）の
周囲を除いた表面をレジストで被覆し、共通導電路（９
）を一方の電極として、金の電解メッキを行う。これに
より、導電路（６）の先端のみ金メッキが為されるので
ある。また、リード（７）上に、半田の付着を良くする
ためにニッケルメッキする場合も同様に行える。そして
、電解メッキを施した後は、フィルム状絶縁基板（１）
の破線で示された集中部００）をプレスで打ち抜き、第
２図に示す如く、絶縁孔Ｑ２１を設ける。この絶縁孔（
１２＋により接続用導電路（８）は互いに電気的に分離
されるため、各回路基板（２）の導電路（６）及びリー
ド（７）も電気的に独立される。
、半導体素子と導電路（６）とをボンディングするため
に、半導体素子固着部（５）の近傍の導電路（６）上に
金メッキを行う。この場合、半導体素子固着部（５）の
周囲を除いた表面をレジストで被覆し、共通導電路（９
）を一方の電極として、金の電解メッキを行う。これに
より、導電路（６）の先端のみ金メッキが為されるので
ある。また、リード（７）上に、半田の付着を良くする
ためにニッケルメッキする場合も同様に行える。そして
、電解メッキを施した後は、フィルム状絶縁基板（１）
の破線で示された集中部００）をプレスで打ち抜き、第
２図に示す如く、絶縁孔Ｑ２１を設ける。この絶縁孔（
１２＋により接続用導電路（８）は互いに電気的に分離
されるため、各回路基板（２）の導電路（６）及びリー
ド（７）も電気的に独立される。
従って、第２図の如（形成されたフィルム状絶縁基板（
１）を用いて、半導体素子固着部（５）に素子な固着し
、導電路（６）とボンディングした後は、各回路基板（
２）毎に、リード（７）にグローブを立て、動作試験を
行うことができるのである。そして、各回路基板（２）
は、プレスによって支持部（３）及びリード（７）の先
端を切断】−ることにより、フィルム状絶縁基板（１）
から分離独立され、第３図に示される様な、回路基板（
２）からリード（力が突出した薄型回路基板が得られる
のである。この切断時に於いて、絶縁孔（１２＋Ｙ発光
素子と受光素子によって検出し、計数することにより、
切断分離された薄型回路基板の個数が得られ、切断後に
薄型回路基板を数える必要がなく、製品として出荷する
場合、合理的である。また、各回路基板（２）の動作試
験と分離切断とを連続して行うこともでき、良品のみ切
断する様にすることも可能である。この場合、不良品が
生じたときは、その動作試験の結果から絶縁孔θ２の計
数を停止させるか、あるいは、減算処理を行うか、また
は、絶縁孔（１２＋に不透明なテープ等を貼り付ける様
に切断機を構成し、絶縁孔α２）の検出が為されない様
にする。
１）を用いて、半導体素子固着部（５）に素子な固着し
、導電路（６）とボンディングした後は、各回路基板（
２）毎に、リード（７）にグローブを立て、動作試験を
行うことができるのである。そして、各回路基板（２）
は、プレスによって支持部（３）及びリード（７）の先
端を切断】−ることにより、フィルム状絶縁基板（１）
から分離独立され、第３図に示される様な、回路基板（
２）からリード（力が突出した薄型回路基板が得られる
のである。この切断時に於いて、絶縁孔（１２＋Ｙ発光
素子と受光素子によって検出し、計数することにより、
切断分離された薄型回路基板の個数が得られ、切断後に
薄型回路基板を数える必要がなく、製品として出荷する
場合、合理的である。また、各回路基板（２）の動作試
験と分離切断とを連続して行うこともでき、良品のみ切
断する様にすることも可能である。この場合、不良品が
生じたときは、その動作試験の結果から絶縁孔θ２の計
数を停止させるか、あるいは、減算処理を行うか、また
は、絶縁孔（１２＋に不透明なテープ等を貼り付ける様
に切断機を構成し、絶縁孔α２）の検出が為されない様
にする。
（へ）発明の効果
上述の如（本発明によれば、フィルム状態のまま電子部
品等の固着及び電気的接続が行え得ると共に、フィルム
状態のまま動作試験を行うことができるので、生産性が
向上する効果を有し、更に、切断された薄型回路基板の
個数が自動的に得られるため合理的な生産を為し得る利
点を有している。
品等の固着及び電気的接続が行え得ると共に、フィルム
状態のまま動作試験を行うことができるので、生産性が
向上する効果を有し、更に、切断された薄型回路基板の
個数が自動的に得られるため合理的な生産を為し得る利
点を有している。
第１図は本発明の実施例を示す平面図、第２図は電気的
な分離が為された状態を示す平面図、第３図は切断され
た薄型回路基板の平面図である。 （１）・・・フィルム状絶縁基板、 （２）・・・回路
基板、（３）・・・支持部、 （４）・・−貫通孔、
（５）・・・半導体素子固着部、 （６）・・・導電路
、 （力・・・リード、 （８）・・・接続用導電路、
（９）・−・共通導電路、 ａ叫・・集中部、旧）・
−・接続路、 （１２＋・−・絶縁孔。
な分離が為された状態を示す平面図、第３図は切断され
た薄型回路基板の平面図である。 （１）・・・フィルム状絶縁基板、 （２）・・・回路
基板、（３）・・・支持部、 （４）・・−貫通孔、
（５）・・・半導体素子固着部、 （６）・・・導電路
、 （力・・・リード、 （８）・・・接続用導電路、
（９）・−・共通導電路、 ａ叫・・集中部、旧）・
−・接続路、 （１２＋・−・絶縁孔。
Claims (1)
- １、複数の回路基板が連結された０、３期以下の厚さの
フィルム状絶縁基板に銅箔を貼り付けた後、前記銅箔の
エツチングにより各回路基板に導電路及びリードを形成
し、前記各回路基板上に半導体素子等の電子部品の固着
及び電気的接続を為し、前記各回路基板を切断分離する
薄型回路基板の形成方法に於いて、前記回路基板以外の
フィルム状絶縁基板上に、前記導電路あるいはリードの
各々から延在される接続用導電路を設け、該接続用導電
路は、前記フィルム状絶縁基板の複数の集中部を介して
共通導電路と一体化され、該共通導電路を一方の電極と
して前記導電路あるいはリード上に電解メッキを施した
後、前記集中部のフィルム状絶縁基板を打ち抜き除去す
ることにより、各回路基板を電気的に分離すると共に、
前記集中部に設けられた絶縁孔を切断した回路基板の個
数を計数する手段に用いることを特徴とする薄型回路基
板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076763A JPS59202683A (ja) | 1983-04-30 | 1983-04-30 | 薄型回路基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076763A JPS59202683A (ja) | 1983-04-30 | 1983-04-30 | 薄型回路基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202683A true JPS59202683A (ja) | 1984-11-16 |
Family
ID=13614628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076763A Pending JPS59202683A (ja) | 1983-04-30 | 1983-04-30 | 薄型回路基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202683A (ja) |
-
1983
- 1983-04-30 JP JP58076763A patent/JPS59202683A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
| JP2857496B2 (ja) | Ｔａｂ回路の製造方法 | |
| EP0213575A2 (en) | Method of manufacturing a semiconductor device employing a film carrier tape | |
| KR20050024471A (ko) | 테이프 캐리어 | |
| JPH04229692A (ja) | 電気的接続部形成装置 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0380347B2 (ja) | ||
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPS59202683A (ja) | 薄型回路基板の形成方法 | |
| JPH0740576B2 (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
| JPS6350862B2 (ja) | ||
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS6155247B2 (ja) | ||
| JPS59152656A (ja) | 半導体装置 | |
| JPH0445986B2 (ja) | ||
| JPS62147741A (ja) | 半導体素子の選別用基板および半導体素子の選別方法 | |
| JPH0314225B2 (ja) | ||
| JPS6220694B2 (ja) | ||
| JPS6152977B2 (ja) | ||
| JPH11233566A (ja) | 半導体装置用配線パターンフィルム | |
| JPS62128133A (ja) | 半導体装置の製造方法 |