JPS5920200B2 - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS5920200B2 JPS5920200B2 JP54069919A JP6991979A JPS5920200B2 JP S5920200 B2 JPS5920200 B2 JP S5920200B2 JP 54069919 A JP54069919 A JP 54069919A JP 6991979 A JP6991979 A JP 6991979A JP S5920200 B2 JPS5920200 B2 JP S5920200B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- storage device
- host device
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は記憶装置に関し、特にエラー検出時の処理の改
良に関する。
良に関する。
第1図に示すように、一般に記憶装置2は上位装置(一
般に処理装置)1からの起動信号3によつて記憶サイク
ルを起動し、応答信号4を上位装置1に返送する。
般に処理装置)1からの起動信号3によつて記憶サイク
ルを起動し、応答信号4を上位装置1に返送する。
この応答信号5の受付けで、上位装置1は次の起動信号
を送出する準備を始める。また記憶装置2は、記憶サイ
クルの間にいくつかのチェックタイミングでエラーチェ
ックを実行する。例えば、最初のチェックタイミングで
上位装置からのアドレスのパリ子イチエツクが行われ、
次のチェックタイミングで書込み、読出しの信号等のイ
ンタフェース信号の存在の有無によりあるいはパリテイ
等によりチェックを行う。そしてエラーが検出された時
はエラー報告信号5によつて上位装置1にエラーを報告
する。上に述べた各信号のタイミング関係は、従来、第
2図に示す如くであつた。
を送出する準備を始める。また記憶装置2は、記憶サイ
クルの間にいくつかのチェックタイミングでエラーチェ
ックを実行する。例えば、最初のチェックタイミングで
上位装置からのアドレスのパリ子イチエツクが行われ、
次のチェックタイミングで書込み、読出しの信号等のイ
ンタフェース信号の存在の有無によりあるいはパリテイ
等によりチェックを行う。そしてエラーが検出された時
はエラー報告信号5によつて上位装置1にエラーを報告
する。上に述べた各信号のタイミング関係は、従来、第
2図に示す如くであつた。
同図において、aは起動信号3、bは応答信号4、cは
記憶サイクル時間、dはチェックタイミング、eはエラ
ー報告信号5を示す。図示のように、チエツクタイミン
グイ〜二のいずれのチェックでエラーが検出されても、
そのエラー報告信号5は記憶サイクルの終了直後に出さ
れる。したがつて上位装置1は、応答信号4が立下つて
もエラー報告信号5が出されるか否かを調べるために次
の起動信号3を直ちに送出することはできず、多少の余
裕時間を経過してから次の起動信号を送出する必要があ
る。かくして、起動信号3の発生間隔は記憶装置2の最
小記憶サイクル時間よりも大きくならざるを得ず、記憶
装置の本来有する性能を最大限に利用できない。
記憶サイクル時間、dはチェックタイミング、eはエラ
ー報告信号5を示す。図示のように、チエツクタイミン
グイ〜二のいずれのチェックでエラーが検出されても、
そのエラー報告信号5は記憶サイクルの終了直後に出さ
れる。したがつて上位装置1は、応答信号4が立下つて
もエラー報告信号5が出されるか否かを調べるために次
の起動信号3を直ちに送出することはできず、多少の余
裕時間を経過してから次の起動信号を送出する必要があ
る。かくして、起動信号3の発生間隔は記憶装置2の最
小記憶サイクル時間よりも大きくならざるを得ず、記憶
装置の本来有する性能を最大限に利用できない。
本発明の目的は、叙上の如きエラー報告のために起動信
号の時間間隔が大きくなることのないようにした記憶装
置を提供することにある。
号の時間間隔が大きくなることのないようにした記憶装
置を提供することにある。
しかして本発明による記憶装置では、早い時期のチェッ
クタイミングにおいてエラーが検出された場合はエラー
報告信号によつて上位装置にエラーを報告し、次の起動
信号の発生を停止させ、遅い時期のチェックタイミング
でエラーが検出された場合はエラー報告信号は出さず装
置内において上位装置からの次の起動信号の受付けを禁
止する。
クタイミングにおいてエラーが検出された場合はエラー
報告信号によつて上位装置にエラーを報告し、次の起動
信号の発生を停止させ、遅い時期のチェックタイミング
でエラーが検出された場合はエラー報告信号は出さず装
置内において上位装置からの次の起動信号の受付けを禁
止する。
以下、本発明の一実施例を第3図および第4図によつて
説明する。第3図は本発明による記憶装置の一部を示す
論理回路であり、本発明に直接関係しない部分は省略し
てある。
説明する。第3図は本発明による記憶装置の一部を示す
論理回路であり、本発明に直接関係しない部分は省略し
てある。
記憶装置2内のゲー口0は上位装置1からの起動信号3
を取込むゲート、ゲート11は上位装置1へ応答信号4
を送出するゲート、ゲート12は上位装置へエラー報告
信号5を送出するゲートである。また14〜17はそれ
ぞれチエツクタイミングイ〜二(第4図参照)でエラー
が検出された時にセツトされるフリツプフロツプであり
、これらフリツプフロツプ14〜17はゲート13を介
して上位装置1から受信するリセツト信号6でりセツト
される。各フリツプフロツプ14〜17のデータ入力端
子Dには線25〜28を介して記憶装置内の各部のチエ
ツク回路(図示せず)からのエラー検出信号が与えられ
ており、チエツクタイミング信号イ,口,ハ,二が与え
られた時の線25〜28の状態(″0″であれば″01
に、゛ビであれば″F”)にされる。これは上位からり
セツト信号6が与えられるまで保持される。フリツプフ
ロツプ14,15の出力はゲート18でオアされてゲー
口2に供給され、またフリツプフロツプ16,17の出
力はゲート19でオアされてゲート10に供給される。
上位装置1において、20は起動信号3をセツトするフ
リツプフロツプであり、このフリツプフロツプの出力が
ゲート21を介して起動信号3として記憶装置に送られ
る。22は記憶装置2からの応答信号4を受けるゲート
、23は記憶装置2にりセツト信号6を送出するゲート
、5は記憶装置2からのエラー報告信号5を受けてフリ
ツプフロツプ20をりセツトするゲートである。
を取込むゲート、ゲート11は上位装置1へ応答信号4
を送出するゲート、ゲート12は上位装置へエラー報告
信号5を送出するゲートである。また14〜17はそれ
ぞれチエツクタイミングイ〜二(第4図参照)でエラー
が検出された時にセツトされるフリツプフロツプであり
、これらフリツプフロツプ14〜17はゲート13を介
して上位装置1から受信するリセツト信号6でりセツト
される。各フリツプフロツプ14〜17のデータ入力端
子Dには線25〜28を介して記憶装置内の各部のチエ
ツク回路(図示せず)からのエラー検出信号が与えられ
ており、チエツクタイミング信号イ,口,ハ,二が与え
られた時の線25〜28の状態(″0″であれば″01
に、゛ビであれば″F”)にされる。これは上位からり
セツト信号6が与えられるまで保持される。フリツプフ
ロツプ14,15の出力はゲート18でオアされてゲー
口2に供給され、またフリツプフロツプ16,17の出
力はゲート19でオアされてゲート10に供給される。
上位装置1において、20は起動信号3をセツトするフ
リツプフロツプであり、このフリツプフロツプの出力が
ゲート21を介して起動信号3として記憶装置に送られ
る。22は記憶装置2からの応答信号4を受けるゲート
、23は記憶装置2にりセツト信号6を送出するゲート
、5は記憶装置2からのエラー報告信号5を受けてフリ
ツプフロツプ20をりセツトするゲートである。
第4図のタイミングチヤートにしたがつて本実施例の動
作を説明する。
作を説明する。
尚.第4図においてaは起動信号3、bは応答信号4、
cは記憶サイクル時間.dはチエツクタイミング.eは
エラー報告信号である。フリツプフロツプ20がセツト
されて起動信号3が出されると、この起動信号3はゲー
ト10を通じて受付けられ記憶サイクルが開始する。
cは記憶サイクル時間.dはチエツクタイミング.eは
エラー報告信号である。フリツプフロツプ20がセツト
されて起動信号3が出されると、この起動信号3はゲー
ト10を通じて受付けられ記憶サイクルが開始する。
同時にエラー検出回路(図示せず)によるエラーチエ4
[ツクが開始される。
[ツクが開始される。
またゲート11を通じて応答信号4が出される。フリツ
プフロツプ14〜17は全て予めりセツトされているが
、早い時期のチエツクタイミングイまたは口でエラーが
検出されるとフリツプフロツプ14または15がセツト
され、また遅い時期のチエツクタイミングハまたは二で
エラーが検出されるとフリツプフロツプ16または17
がセツトされる。フリツプフロツプ14または15がセ
ツトされると、エラー報告信号5が立上り6上位装置1
のフリツプフロツプ20がりセツトされ、次の起動信号
の発生が禁止される。フリツプフロツプ20はりセツト
優先形のフリツプフ田ソプであり、エラー報告信号5が
”1”の間、フリツプフロツプ20は起動信号がセツト
入力に与えられてもセツトされない。チエツクタイミン
グイ,口の時期にエラーが検出され、それを上位装置に
送つても、まだ上位装置が次の記憶サイクルのための起
動信号を発行する前であり、上位装置内で次の起動信号
の発行を抑止することができる。フリツプフロツプ16
または17がセツトされると、その出力によりゲート1
0が抑止され、後続の起動信号の受付けが禁止される。
つまり、次の起動信号の発生を禁止可能な早い時期のチ
エツクタイミングイ,口でエラーが検出された時はエラ
ー報告信号によつて上位装置にエラーを報告する。他方
、上位装置に対して次の起動信号の発生を停止させるに
は時間的余裕のない遅い時期のチエツクタイミングハ,
二でエラーが検出された時は6エラー報告はせず、記憶
装置側で次の起動信号の受付けを禁止する(破線で示し
てある)。この場合、応答信号4が出ないので上位装置
1はエラー検出を認識できる。以上に述べたことから明
らかなように、本発明の記憶装置は、記憶サイクルの終
了後にエラー報告のための余裕時間を介在することなく
ほぼ直ちに次の記憶サイクルの起動信号を受付けられる
。
プフロツプ14〜17は全て予めりセツトされているが
、早い時期のチエツクタイミングイまたは口でエラーが
検出されるとフリツプフロツプ14または15がセツト
され、また遅い時期のチエツクタイミングハまたは二で
エラーが検出されるとフリツプフロツプ16または17
がセツトされる。フリツプフロツプ14または15がセ
ツトされると、エラー報告信号5が立上り6上位装置1
のフリツプフロツプ20がりセツトされ、次の起動信号
の発生が禁止される。フリツプフロツプ20はりセツト
優先形のフリツプフ田ソプであり、エラー報告信号5が
”1”の間、フリツプフロツプ20は起動信号がセツト
入力に与えられてもセツトされない。チエツクタイミン
グイ,口の時期にエラーが検出され、それを上位装置に
送つても、まだ上位装置が次の記憶サイクルのための起
動信号を発行する前であり、上位装置内で次の起動信号
の発行を抑止することができる。フリツプフロツプ16
または17がセツトされると、その出力によりゲート1
0が抑止され、後続の起動信号の受付けが禁止される。
つまり、次の起動信号の発生を禁止可能な早い時期のチ
エツクタイミングイ,口でエラーが検出された時はエラ
ー報告信号によつて上位装置にエラーを報告する。他方
、上位装置に対して次の起動信号の発生を停止させるに
は時間的余裕のない遅い時期のチエツクタイミングハ,
二でエラーが検出された時は6エラー報告はせず、記憶
装置側で次の起動信号の受付けを禁止する(破線で示し
てある)。この場合、応答信号4が出ないので上位装置
1はエラー検出を認識できる。以上に述べたことから明
らかなように、本発明の記憶装置は、記憶サイクルの終
了後にエラー報告のための余裕時間を介在することなく
ほぼ直ちに次の記憶サイクルの起動信号を受付けられる
。
つまり上位装置からの起動信号の時間間隔を短縮できる
。したがつて、従来に比較して記憶装置をそれ本来の最
小の記憶サイクル時間で起動でき、記憶装置の性能を最
大限に利用できる。
。したがつて、従来に比較して記憶装置をそれ本来の最
小の記憶サイクル時間で起動でき、記憶装置の性能を最
大限に利用できる。
第1図は上位装置と記憶装置との接続の概略説明図、第
2図は従来の記憶装置の動作タイミングを説明するため
のタイミングチヤート、第3図は本発明による記憶装置
の一実帷例の要部を示す論理回路図、第4図は同実施例
の動作タイミングを説明するためのタイミングチヤート
である。 1・・・・・・上位装置、2・・・・・・記憶装置、3
・・・・・・起動信号、4・・・・・・応答信号、5・
・・・・・エラー報告信号、4〜17・・・・・・フリ
ツプフ6・・・・・・りセツト信号、10ツプ。
2図は従来の記憶装置の動作タイミングを説明するため
のタイミングチヤート、第3図は本発明による記憶装置
の一実帷例の要部を示す論理回路図、第4図は同実施例
の動作タイミングを説明するためのタイミングチヤート
である。 1・・・・・・上位装置、2・・・・・・記憶装置、3
・・・・・・起動信号、4・・・・・・応答信号、5・
・・・・・エラー報告信号、4〜17・・・・・・フリ
ツプフ6・・・・・・りセツト信号、10ツプ。
Claims (1)
- 1 上位装置から起動信号で記憶サイクルを起動すると
ともにいくつかの異なつたチェックタイミングでエラー
チェックを行なう構成の記憶装置において、各チェック
タイミングで検出されたエラーを保持する手段(例えば
14〜17)と、早期のチェックタイミングで検出され
た上記保持手段の出力に基づいて、上位装置で発行され
る次の記憶サイクルに対する上記起動信号を抑止するよ
うエラー報告信号を上位装置に対して送出する回路手段
(例えば12、18)と、上記の早期チェックタイミン
グより遅れたチェックタイミングで検出された上記保持
手段の出力に基づいて上位装置から送らてきた次の起動
信号の受付けを禁止する回路手段(例えば10、19)
とを有することを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54069919A JPS5920200B2 (ja) | 1979-06-06 | 1979-06-06 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54069919A JPS5920200B2 (ja) | 1979-06-06 | 1979-06-06 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55163695A JPS55163695A (en) | 1980-12-19 |
JPS5920200B2 true JPS5920200B2 (ja) | 1984-05-11 |
Family
ID=13416570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54069919A Expired JPS5920200B2 (ja) | 1979-06-06 | 1979-06-06 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5920200B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11085851B2 (en) | 2017-06-20 | 2021-08-10 | Meidensha Corporation | Method for calculating estimation value of mechanical characteristic parameter |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259843A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | 記憶装置 |
-
1979
- 1979-06-06 JP JP54069919A patent/JPS5920200B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11085851B2 (en) | 2017-06-20 | 2021-08-10 | Meidensha Corporation | Method for calculating estimation value of mechanical characteristic parameter |
Also Published As
Publication number | Publication date |
---|---|
JPS55163695A (en) | 1980-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4456993A (en) | Data processing system with error processing apparatus and error processing method | |
EP0470030A2 (en) | Fast memory power-on diagnostics using direct memory addressing | |
US4651277A (en) | Control system for a magnetic disk drive unit | |
US5619513A (en) | Fast, cost-effective method for memory testing | |
US5436856A (en) | Self testing computer system with circuits including test registers | |
JPS5920200B2 (ja) | 記憶装置 | |
JPS62250563A (ja) | 磁気デイスク記憶装置 | |
JPS6044700B2 (ja) | 構成エラ−検出装置 | |
JPS61125650A (ja) | 制御システム | |
JP2600376B2 (ja) | メモリ制御装置 | |
JPH0670775B2 (ja) | エラ−検出・訂正システム | |
JPH06149685A (ja) | メモリエラー回復装置 | |
TW522404B (en) | Additional type memory built-in test structure and method | |
CN117711469A (zh) | 可编程逻辑器件的位流修复方法、装置及可编程逻辑器件 | |
JPH0368035A (ja) | 情報処理装置 | |
JPH07281999A (ja) | データ転送方法及び受信回路 | |
JPS6027424B2 (ja) | 半導体記憶装置 | |
JPH05150866A (ja) | リセツト情報記憶回路 | |
JPH1153267A (ja) | メモリデータ誤り自動訂正回路 | |
JPH038040A (ja) | 1ビット誤リ情報記憶装置 | |
JPH0254582B2 (ja) | ||
JPH0535455B2 (ja) | ||
JPH0721782B2 (ja) | 記憶装置 | |
JPH05108491A (ja) | 情報処理装置 | |
JPH02247754A (ja) | メモリシステムの断線検出処理装置 |